JPH03296374A - 映像情報補間回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ　産業上の利用分野 本発明は、撮像素子の複数の画素のうち欠陥のある画素
の位置における映像情報を他の位置の画素からの映像情
報により補間する映像情報補間回路に関し、例えば、電
荷結合素子（ＣＣＤ　：　ＣｈａｒｇｅＣｏｕｐｌｅｄ
　Ｄｅｖｉｃｅ）等の固体撮像素子に含まれる欠陥画素
からの撮像出力に起因する画質劣化を該撮像出力に対す
る信号処理により回避するのに利用される。

Ｂ　発明の概要 本発明は、撮像素子の複数の画素のうち欠陥のある画素
の位置における映像情報を他の位置の画素からの映像情
報により補間する映像情報補間回路において、欠陥のあ
る画素の近傍に位置する複数の画素からそれぞれ出力さ
れる映像信号のレベルを互いに比較し、その比較結果に
基づいて選択した画素の映像情報を用いて上記欠陥のあ
る画素の位置における映像情報を補間により求めること
により、常に適正な映像情報を得ることができるように
したものである。

Ｃ従来の技術 一般に、半導体により形成したＣＣＤ等の固体撮像素子
では、半導体の局部的な結晶欠陥等により異常な撮像信
号を出力する欠陥画素を生じ、この欠陥画素からの撮像
出力に起因する画質劣化を生じることが知られている。

上記固体撮像素子における欠陥画素としては１、例えば
、その撮像出力によるモニタ画面上の画像に黒点として
現れる黒傷欠陥画素や白点として現れる白傷欠陥画素が
知られている。

従来、上述の如き固体撮像素子に含まれる欠陥画素によ
る撮、像出力に起因する画質劣化を該撮像出力に対する
信号処理により回避するには、例えば、固体撮像素子の
画素毎に欠陥の有無を示す情報をメモリに記憶しておき
、このメモリの情報に基づいて、欠陥画素の隣の画素か
ら得られる撮像出力を欠陥画素からの撮像出力に置き換
える所謂θ次ホールド補間による欠陥補正処理を行うよ
うにしていた。なお、このように固体撮像素子の画素毎
に欠陥の有無を示す情報を記憶するのでは、上記固体撮
像素子の総画素数に相当する膨大な記憶容量を有するメ
モリを用いなければならないので、本願出願人は、画素
毎に欠陥の有無を記憶する代わりに、固体撮像素子に含
まれる欠陥画素の位置を示すデータとして、欠陥画素間
の距離を符号化してメモリに記憶することにより、記憶
容量を削減するようにしたものを先に提案している（特
公昭６０−３４８７２号公報参照）。

Ｄ　発明が解決しようとする課題 ところで、従来のＯ次ホールド補間による欠陥補正処理
では、欠陥画素の撮像出力をその水平ライン上の左側の
画素の撮像出力で置き換えるので、第１０図に示すよう
に欠陥画素Ａ□を含む固体撮像素子により水平方向に周
波数の高い縞状のパターン（Ｐ）を撮像した撮像出力に
対して欠陥補正処理を施した場合に、上記欠陥補正処理
を施した場所ＡｃＰが目立ってしまうという問題点があ
った。

また、従来、上記欠陥補正処理をアナログ回路で行って
いたので、位相合わせが困難であるという問題点もあっ
た。

そこで、本発明は、上述の如き従来の問題点に鑑み、撮
像素子の複数の画素のうち欠陥のある画素の位置におけ
る映像情報を他の位置の画素からの映像情報により補間
する映像情報補間回路において、欠陥補正処理を施した
場所が目立つことのない補間処理を行うことができるよ
うにすることを目的とするものである。

Ｅ　　１ＫＩ！を解決するための手段 本発明は、上記課題を解決して上記目的を達成するため
に、撮像素子の複数の画素のうち欠陥のある画素の位置
における映像情報を他の位置の画素からの映像情報によ
り補間する映像情報補間回路において、上記欠陥のある
画素の近傍に位置する複数の画素からそれぞれ出力され
る映像信号のレベルを互いに比較する比較手段と、該比
較手段による比較結果に基づいて補間に用いる画素の映
像情報を選択する選択手段と、該選択手段により選択さ
れた画素の映像情報に基づいて上記欠陥のある画素の位
置における映像情報を補間により求める補間手段とを備
えることを特徴とするものである。

Ｆ作用 本発明に係る映像情報補間回路において、比較手段は、
欠陥のある画素の近傍に位置する複数の画素からそれぞ
れ出力される映像信号のレベルを互いに比較する。これ
により、上記欠陥のある画素の近傍における被写体像の
パターンを識別する。

選択手段は、該比較手段による比較結果、すなわち、上
記欠陥のある画素の近傍における被写体像のパターンに
応じて補間に用いる画素の映像情報を選択する。補間手
段は、上記選択手段により被写体像のパターンに応じて
選択された画素の映像情報に基づいて、上記欠陥のある
画素の位置における映像情報を補間により求める。

Ｇ　実施例 以下、本発明に係る映像情報補間回路の一実施例につい
て、図面に従い詳細に説明する。

第１図乃至第９図に示す実施例は、撮像光を撮像光学系
により赤・緑・青の三原色成分に色分解した被写体像が
揚機画面上に結像される三枚の固体イメージセンサ（Ｉ
Ｒ）　、　（ＩＧ）　、　（ＩＢ）によりカラー撮像を
行う三板式の固体撮像装置の信号処理系に本発明を適用
したものである。

第１図に示すように、この固体撮像装置の信号処理系に
おいて、赤色画像撮像用の固体イメージセンサ（ＩＲ）
により得られる赤色撮像出力信号は、前置増幅器（２Ｒ
）を介してＡ／Ｄ変換器（３Ｒ）に供給され、このＡ／
Ｄ変換器（３Ｒ）によりディジタル化された１０ビツト
の赤色撮像データＤ、として、本発明に係る映像情報補
間回路（１０）の第１の入力端子（ＩＩＲ）に供給され
る。また、緑色画像撮像用の固体イメージセンサ（ＩＧ
）により得られる緑色撮像出力信号は、前置増幅器（２
Ｇ）を介してＡ／Ｄ変換器（３Ｇ）に供給され、このＡ
／Ｄ変換器（３Ｇ）によりディジタル化された１０ビツ
トの緑色揚機データＤＧとして上記映像情報補間回路（
１０）の第２の入力端子（ＩＩＧ）に供給される。さら
に、青いろ画像撮像用の固体イメージセンサ（ＩＢ）に
より得られる青色撮像出力信号は、前置増幅器（２Ｂ）
を介してＡ／Ｄ変換器（３Ｂ）に供給され、このＡ／Ｄ
変換器（３Ｂ）によりディジタル化された１０ビツトの
青色撮像データＤ１として上記映像情報補間回路（ｌＯ
）の第３の入力端子（ＩＩＢ）に供給される。

ここで、上記固体イメージセンサとしては、例えば第２
図に示すように、マトリクス状に配設された各々画素に
対応する多数の受光部（Ｓ）と、これら各受光部（Ｓ）
の−例に縦方向に沿って設けられた垂直転送レジスタ（
ＶＲ）と、これら各垂直転送レジスタ（ＶＲ）の終端側
に設けられた水平転送レジスタ（ＨＲ）からなり、受光
量に応じて上記各受光部（Ｓ）により得られる信号電荷
をそれぞれ垂直ライン毎に対応する各垂直転送レジスタ
（Ｖｌ？ンに例えば１フイ一ルド期間毎あるいはｌフレ
ーム期間毎に転送し、上記各垂直転送レジスタ（ＶＲ）
を通じて上記信号電荷を水平転送レジスタ（ＨＲ）に転
送して、この水平転送レジスタＣＨＲ）から−水平ライ
ン毎の信号電荷を撮像出力として取り出すようにしたイ
ンターライントランスファ型のＣＣＤイメージセンサが
用いられる。

この実施例における映像情報補間回路（ｌＯ）は、上記
三原色撮像データＤ−，Ｄａ、Ｄａが上記第１乃至第３
の入力端子（ＩＩＲ）　、　（ＩＩＧ）　、　（ＩＩＢ
）から第１のチャンネル選択スイッチ（１２）を介して
供給される補間情報形成回路（１３）と、この補間情報
形成回路（１３）により形成される補間情報が供給され
るともに上記第１の入力端子（ＩＩＲ）から上記赤色撮
像データＤ、が遅延回路（１４Ｒ）を介して供給される
第１の置換スイッチ（１５Ｒ）と、上記補間情報形成回
路（１３）により形成される補間情報が供給されるとも
に上記第２の入力端子（ＩＩＧ）から上記緑色撮像デー
タＤＧが遅延回路（１４Ｇ）を介して供給される第２の
置換スイッチ（１５Ｇ）と、上記第３の入力端子（ＩＩ
Ｂ）から上記青色撮像データＤ１が遅延回路（１４Ｂ）
を介して供給される第３の置換スイッチ（１５Ｂ）と、
上記第１乃至第３の置換スイッチ（１５Ｒ）（１５に）
　、　（１５Ｂ）の出力データが第２のチャンネル選択
スイッチ（１６）を介して供給される欠陥位置検出回路
（１７）、これらの動作を制御するシステムコントロー
ラ（１８）、上記システムコントローラ（ＩＢ）に接続
されたメモリ（１９）やラインアドレスカウンタ（２０
）　　ピクセルアドレスカウンタ（２１）等を備えてな
る。

上記補間情報形成回路（１３）は、その具体的な構成例
を第３図に示しであるように、上記第１のチャンネル選
択スイッチ（１２）により選択されたチャンネルの撮像
データを一時記憶するレジスタ部（３０）と、このレジ
スタ部（３０）に−時記憶された撮像データにより示さ
れる信号レベル間のレベル差の絶対値を算出する絶対値
演算部（４０）と、この絶対値演算部（４０）により算
出される各絶対値を比較する比較部（５０）と、この比
較部（５０）による比較結果に基づいて、上記レジスタ
部（３０）に記憶されている撮像データを選択的に用い
て、上記欠陥画素の位置における映像情報を補間により
求める補間演算部（６０）とから構成される装 上記レジスタ部（３０）は、縦続接続された第１乃至第
３のＤ型フリップフロップ（３１）　、　（３２）　、
　（３３）と、縦続接続された第４乃至第６のＤ型フリ
ップフロップ（３４）　、　（３５）　、　（３６）と
、上記第１乃至第３のＤ型フリップフロンブ（３１）　
、　（３２）　、　（３３）の入力切り換えスイッチ（
３７＞　、　（３ｉ９）　、　（３９）を備えてなる。

このレジスタ部（３０）において、上記第１のＤ型フリ
ップフロップ（３１）は、上記第１のチャンネル選択ス
イッチ（１２）を介して入力される１０ビツトの撮像デ
ータについて、上記入力切り換えスイッチ（３７）を介
してデータ入力端子に与えられる撮像データを取り込み
、そのＱ出力を上記入力切り換えスイッチ（３７）を介
してデータ入力端子に帰還することにより、取り込んだ
撮像データを一時記憶する。また、上記第２のＤ型フリ
ップフロップ（３２）は、そのデータ入力端子に上記入
力切り換えスイッチ（３８）を介して与えられる上記第
１のＤ型フリップフロップ（３１）のＱ出力を取り込み
、そのＱ出力を上記入力切り換えスイッチ（３８）を介
してデータ入力端子に帰還することにより、取り込んだ
撮像データを一時記憶する。さらに、上記第３のＤ型フ
リップフロップ（３３）は、そのデータ入力端子に上記
入力切り換えスイッチ（３９）を介して与えられる上記
第２のＤ型フリンブフロップ（３２）のＱ出力を取り込
み、そのＱ出力を上記入力切り換えスイッチ（３９）を
介してデータ入力端子に帰還することにより、取り込ん
だ撮像データを一時記憶する。そして、このレジスタ部
（３０）において、上記第１乃至第３のＤ型フリップフ
ロップ（３１）　、　（３２）　。

（３３）は、上記入力切り換えスイッチ（３７）　、　
（３８）　、　（３９）が上記システムコントローラ（
１８）により制御されることによって、第４図に示すよ
うに、欠陥画素（ｘ）に対して１水平ライン前に位置す
る３近傍画素（ｃ）　、　（ｂ）　、　（ａ）からの撮
像出力データＤ　ｃ、　Ｄ　ｂ。

Ｄ、を取り込み、各撮像出力データＤＣ，Ｄ、、Ｄ。

を−時記憶しておく。

上記第１のＤ型フリップフロップ（３１）は、そのＱ出
力として得られる画素（ｃ）からの撮像出力データＤＣ
の上位８ビツトデータを上記絶対値演算部（４０）に供
給する。また、上記第２のＤ型フリップフロップ（３２
）は、そのＱ出力として得られる画素（ｂ）からの撮像
出力データＤ、を上記補間演算部（６０）に供給すると
ともに、そのＱ出力として得られる上記撮像出力データ
Ｄ、の極性反転データＤ、を上記絶対値演算部（４０）
に供給する。さらに、上記第３のＤ型フリップフロップ
（３３）は、そのＱ出力として得られる画素（ａ）から
の撮像出力データＤ１の上位８ビツトデータを上記絶対
値演算部（４０）に供給する。

また、このレジスタ部（３０）において、上記第４乃至
第５のＤ型フリップフロップ（３４）　、　（３５）　
、　（３６）は、上記第１のチャンネル選択スイッチ（
１２）により選択されたチャンネルの撮像データを点順
次に取り込んで転送し、上記第４及び第６のＤ型フリッ
プフロップ（３４）　、　（３６）のＱ出力の各上位８
ビツトデータを上記絶対値演算部（４０）に供給すると
ともに、上記第５及び第６のＤ型フリップフロップ（３
５）　、　（３６）の各Ｑ出力を上記補間演算部（６０
）に供給する。

また、上記絶対値演算部（４０）は、第１乃至第４の加
算器（４１Ａ）　、　（４１Ｂ）　、　（４１Ｃ）　、
　（４１０）と、これら加算器（４１Ａ）　、　（４１
Ｂ）　、　（４１Ｇ）　、　（４１０）の加算出力が供
給される第１乃至第４の排他的否定論理和回路（４２Ａ
）　。

（４２Ｂ）　、　（４２Ｃ）　、　（４２Ｄ）と、これ
ら排他的否定論理和回路（４２Ａ）　、　（４２Ｂ）　
、　（４２Ｃ）　、　（４２Ｄ）の出力がデータ入力端
子に供給された第１乃至第４のＤ型フリップフロップ（
４３Ａ）　、　（４３Ｂ）　、　（４３Ｃ）　、　（４
３０）を備えてなる。

上記第１の加算器（４１Ａ）は、上記レジスタ部（３０
）の第１のＤ型フリップフロップ（３１）のＱ出力と第
４のＤ型フリップフロップ（３４）のＱ出力を加算する
。そして、上記第１の排他的否定論理和回路（４２Ａ）
は、上記第１の加算器（４１Ａ）の加算出力について、
その極性ビットＳとデータビット七の排他的否定論理和
をとり、この排他的否定論理和出力を上記第ＩのＤ型フ
リップフロップ（４３Ａ）のデータ入力端子に供給する
。

また、上記第２の加算器（４１Ｂ）は、上記レジスタ部
（３０）の第１のＤ型フリップフロップ（３１）のＱ出
力と第２のＤ型フリップフロップ（３２）のＱ出力を加
算する。そして、上記第２の排他的否定論理和回路（４
２Ｂ）は、上記第２の加算器（４１Ｂ）の加算出力につ
いて、その極性ピッ）Ｓとデータビ、トとの排他的否定
論理和をとり、この排他的否定論理和出力を上記第２の
Ｄ型フリップフロップ（４３Ｂ）のデータ入力端子に供
給する。

さらに、上記第３の加算器（４１Ｃ）は、上記レジスタ
部（３０）の第２のＤ型フリップフロップ（３２）のＱ
出力と第３のＤ型フリップフロップ（３３）のＱ出力を
加算する。そして、上記第３の排他的否定論理和回路（
４２Ｃ）は、上記第３の加算器（４１Ｃ）の加算出力に
ついて、その極性ビットＳとデータビットとの排他的否
定論理和をとり、この排他的否定論理和出力を上記第３
のＤ型フリップフロップ（４３Ｃ）のデータ入力端子に
供給する。

さらにまた、上記第４の加算器（４１０）は、上記レジ
スタ部（３０）の第３のＤ型フリップフロップ（３３）
のＱ出力と第６のＤ型フリップフロップ（３６）のＱ出
力を加算する。そして、上記第４の排他的否定論理和回
路（４２Ｄ）は、上記第４の加算器（４１Ｄ）の加算出
力について、その極性ピントとデータビットとの排他的
否定論理和をとり、この排他的否定論理和出力を上記第
４のＤ型フリンプフロ・ノブ（４３Ｄ）のデータ入力端
子に供給する。

そして、上記第１乃至第４のＤ型フリップフロップ（４
３Ａ）　、　（４３Ｂ）　、　（４３Ｃ）　、　（４３
Ｄ）は、上記レジスタ部（３０）の第５のＤ型フリップ
フロップ（３５）が上記第４図に示した欠陥画素（ｘ）
からの撮像出力データＤつを取り込み、上記第４のＤ型
フリップフロップ（３４）が上記欠陥画素（ｘ）に隣接
する画素（ｅ）からの撮像出力データＤ＃を出力し、上
記第６のＤ型フリップフロップ（３６）が上記欠陥画素
（ｘ）に隣接する画素（ｄ）からの撮像出力データＤ４
を出力している状態で、上記排他的否定論理和回路（４
２Ａ）　、　（４２Ｂ）　、　（４２Ｃ）　、　（４２
Ｄ）の各排他的否定論理相出力として得られる上記欠陥
画素（ｘ）の近傍に位置する各画素（ａ）　、　（ｂ）
　、　（ｃ）　、　（ｄ）　、　（ｅ）からの撮像出力
データ間の各差の絶対値データ］Ｄｃ−Ｄ。

Ｄｋ−Ｄｅ　、　　　Ｄ、−Ｄｂ　　、ｉＤ、−Ｄ。

を取り込む。

上記絶対値演算部（４０）は、上記第１乃至第４のＤ型
フリップフロップ（４３Ａ）、（４３Ｂ）、（４３Ｃ）
　　（４３０）に取り込んだ絶対値データＩＤＣ−Ｄ、
ｌ、ＩＤｃＤｂ　ｌ、＋Ｄ、−Ｄ、ｌ　　ＩＤ、−Ｄｄ
　　ｌを上記比較部（５０）に供給する。

この比較部（５０）は、上記絶対値演算部（４０）から
供給される絶対値データＩＤＣ−Ｄ、ｌ、ＩＤｃＤ、１
．ｌ　Ｄ、−Ｄ、ｌ、Ｉ　Ｄ、−Ｄ、ｌが供給される第
１乃至第４の比較器（５１Ａ）　、　（５１Ｂ）　、　
（５１Ｃ）（５１０）と、これら第１乃至第４の比較器
（５１Ａ）　、　（５１Ｂ）　、　（５１Ｃ）　、　（
５１０）の各比較出力をラッチするＤ型フリップフロッ
プ（５２）と、このＤ型フリップフロップ（５２）のラ
ッチ出力をデコードするデコーダ（５３）により構成さ
れる。

上記第１の比較器（５１Ａ）は、上記絶対値演算部（４
０）から供給される絶対値データＩＤ−ＤａＤ、−Ｄ、
ｌの大小比較を行い、その比較出力を上記り型フリップ
フロップ（５２）の第１のデータ入力端子（Ｄｌ）に供
給する。この第１の比較器（５１Ａ）の比較出力は、 ＋Ｄ、−０４＋＞ｔＤ、−Ｄｂ の場合に論理ｒＨ」となり、 Ｄ、−０４＜ＩＤ、−Ｄｂ の場合に論理「Ｌ」となる。

また、上記第２の比較器（５１Ｂ）は、上記絶対値演算
部（４０）から供給される絶対値データＩＤ。

Ｄａ　　ｌ、ｌＤｂ　　Ｄｃ　ｌの大小比較を行い、そ
の比較出力を上記り型フリップフロップ（５２）の第２
のデータ入力端子（０２）に供給する。この第２の比較
器（５１Ｂ）の比較出力は、 Ｄ、　−Ｄａ　　ｌ　＞　ｌ　Ｄｂ　−ｏｃの場合に論
理ｒＨ，となり、 Ｄ、　−Ｄａ　　ｌ　＜　ｌ　Ｄ、　−ＤＣの場合に論
理ｒＬ、となる３ さらに、上記第３の比較器（５１Ｃ）は、上記絶対値演
算部（４０）から供給される絶対値データＩＤＣ−Ｄ、
ｌ、ｌ　Ｄ、−Ｄ、ｌの大小比較を行い、その比較出力
を上記り型フリップフロップ（５２）の第３のデータ入
力端子（Ｄ、）に供給する。この第３の比較器（５１（
：）の比較出力は、 Ｉ　Ｄｃ　　Ｄａ　　ｌ　＞　ｉ　Ｄａ　　Ｄｂの場合
に論理「Ｈ」となり、 ＤＣＤｅ　　ｌ　＜　ｌ　Ｄａ　　Ｄｈの場合に論理「
Ｌ」となる。

さらにまた、上記第４の比較器（５１０）は、上記絶対
値演算部（４０）から供給される絶対値データＤｃ−Ｄ
、ｌ、ｌ　Ｄｂ　−Ｄｃ　ｌの大小比較を行い、その比
較出力を上記り型フリップフロップ（５２）の第４のデ
ータ入力端子（Ｄ４）に供給する。この第４の比較器（
５１０）の比較出力は、１０ｃｍＤ、ｌ＞ＩＩ）ｂ　−
ＤＣ の場合に論理ｒＨ，となり、 Ｉ　ＤＣ−Ｉ）、　　ｌ　＜　ｌ　Ｄｂ　−ＤＣの場合
に論理「Ｌ」となる。

そして、この比較部（５０）において、上記デコーダ（
５３）は、上記第１乃至第４の比較器（５１＾）　、　
（５１Ｂ）　。

（５１Ｇ）　、　（５１０）の各比較出力をラッチする
Ｄ型フリップフロップ（５２）に得られるラッチ出力Ｑ
＝、Ｑｉ。

Ｑ、、Ｑ、について、第１表に示すようなデコード処理
により選択制御信号Ｉ）ｃｗｔを形成する。

第１表：デコーダの動作を示す表 上記比較部（５０）により得られる選択制御信号ＤＣＡ
Ｌは、上記補間情報選択部（６０）に供給される。

上記補間情報選択部（６０）は、上記レジスタ部（３０
）の第５のＤ型フリップフロップ（３５）のＱ出力が供
給される加算器（６１）と、上記レジスタ部（３０）の
第６のＤ型フリップフロップ（３６）のＱ出力がデータ
入力端子に供給される第１のＤ型フリップフロップ（６
２）と、この第１のＤ型フリップフロップ（６２）のＱ
出力がデータ入力端子に供給される第２のＤ型フリップ
フロップ（６３）と、上記加算器（６１）による加算出
力がデータ入力端子に供給される第３のＤ型フリップフ
ロップ（６４）と、上記比較部（５０）から供給される
選択制御データＤ　ｔｔＬにより制御される切り換えス
イッチ（６５）と、この切り換えスイッチ（６５）によ
り選択された補間出力かをデータ入力端子に供給される
第４のＤ型フリップフロップ（６６）とを備えてなる。

上記加算器（６１）は、上記第１のＤ型フリップフロッ
プ（６２）のＱ出力と上記レジスタ部（３０）の第５の
Ｄ型フリップフロップ（３５）のＱ出力とを加算すまた
、上記切り換えスイッチ（６５）の第１の入力端子（６
５Ａ）には、上記加算器（６１）による加算出力が上記
第３のＤ型フリップフロップ（６４）を介して供給され
る。この第１の入力端子（６５Ａ）に供給されるデータ
は、上述の欠陥画素（ｘ）に隣接して位置する両画素（
ｄ）　、　（ｅ）による撮像出力データＤ４゜Ｄ、を用
いた平均値補間データＩ）ａｖＤａ　＋Ｄ。

ＤＡｖ＝ として上記第４のＤ型フリップフロップ（６６）を介し
て出力される。

また、上記切り換えスイッチ（６５）の第２の入力端子
（６５Ｂ）には、上記第１のＤ型フリップフロップ（６
２）のＱ出力が上記第２のＤ型フリップフロップ（６３
）を介して供給される。この第２の入力端子（６５Ｂ）
に供給されるデータは、上述の欠陥画素（Ｘ）に隣接し
て位置する画素（ｄ）による撮像出力データＤ４を用い
たθ次ホールド補間データとして上記第４のＤ型フリッ
プフロップ（６６）を介して出力される。

さらに、上記切り換えスイッチ（６５）の第３の入力端
子（６５Ｇ）には、上記レジスタ部（３０）の第６のＤ
型フリップフロップ（３６）のＱ出力が供給される。

この第３の入力端子（６５Ｃ）に供給されるデータは、
上述の欠陥画素（χ）に隣接して位置する画素（ｅ）に
よる撮像出力データＤ、を用いたＯ次ホールド補間デー
タとして上記第４のＤ型フリップフロップ（６６）を介
して出力される。

さらにまた、上記切り換えスイッチ（６５）の第４の入
力端子（６５Ｄ）には、上記レジスタ部（３０）の第２
のＤ型フリップフロップ（３２）のＱ出力が供給される
。この第４の入力端子（６５Ｄ）に供給されるデータは
、上述の欠陥画素（ｘ）の１水平ライン前に位置する画
素（ｂ）による画像出力データＤ、を用いた０次ホール
ド補間データとして上記第４のＤ型フリップフロップ（
６６）を介して出力される。

このような構成の補間情報形成回路（１３）において、
上記補間情報選択部（６０）は、上記欠陥画素（ｘ）の
近傍に位置する各画素（ａ）　、　（ｂ）　、　（ｃ）
　、　（ｄ）　、　（ｅ）により撮像した被写体像が例
えば第５図のＡ、Ｂに示すように水平方向のストライプ
パターンである場合には、上記比較部（５０）のデーコ
ーダ（５３）から出力される選択制御信号Ｍイにより上
記切り換えスイッチ（６５）が第１の入力端子（６５Ａ
）を選択するように制御され、上記欠陥画素（χ）によ
る撮像出力データＤ８の補正データとして、該欠陥画素
（ｘ）に隣接して位置する両画素（ｄ）　、　（ｅ）か
らの撮像出力データＤａ、Ｄ−による平均値補間データ
ＤＡ％ｌを出力する。

また、上記補間情報選択部（６０）は、上記各画素（ａ
）　、　（ｂ）　、　（ｃ）　、　（ｄ）　、　（ｅ）
により撮像した被写体像が第６図のＡ、Ｂ、Ｃに示すよ
うに左上がりのストライプパターンである場合には、上
記比較部（５０）のデーコーダ（５３）から出力される
選択制御信号Ｍｔにより上記切り換えスイッチ（６５）
が第２の入力端子（６５Ｂ）を選択するように制御され
、上記欠陥画素（ｘ）による撮像出力データＤ１の補正
データとして上述の欠陥画素（×）に隣接して位置する
画素（ｄ）による撮像出力データＤ４を出力する。

さらに、上記補間情報選択部（６０）は、上記各画素（
ａ）　、　（ｂ）　、　（ｃ）　、　（ｄ）　、　（ｅ
）により撮像した被写体像が第７図のＡ、Ｂ、Ｃに示す
ように右上がりのストライプパターンである場合には、
上記比較部（５０）のデコーダ（５３）から出力される
選択制御信号Ｍ７により上記切り換えスイッチ（６５）
が第３の入力端子（６５Ｃ）を選択するように制御され
、上記欠陥画素（ｘ）による撮像出力データＤ８の補正
データとして上述の欠陥画素（ｘ）に隣接して位置する
画素（ｅ）による撮像出力データＤ、を出力する。

さらにまた、上記補間情報選択部（６０）は、上記欠陥
画素（ｘ）の近傍に位置する各画素（ａ）　、　（ｂ）
　、　（ｃ）（ｄ）　、　（ｅ）により撮像した被写体
像が第８図のＡＢに示すように垂直方向のストライプパ
ターンである場合には、上記比較部（５０）のデーコー
ダ〔５３）から出力される選択制御信号Ｍｖにより、上
記切り換えスイッチ（６５）が第４の入力端子（６５Ｄ
）を選択するように制御され、上記欠陥画素（ｘ）によ
る撮像出力データＤ８の補正データとして上記欠陥画素
（ｘ）の１水平ライン前に位置する画素（ｂ）による撮
像出力データＤ、を出力する。

また、この実施例の映像情報補間回路（１０）において
、上記システムコントローラ（１８）は、各固体イメー
ジセンサ（ＩＲ）　、　（ＩＧ）　、　（ＩＢ）に含ま
れている各欠陥画素の位置を示す欠陥画素位置データを
各固体イメージセンサ（ＩＲ）　、　（ＩＧ）　、　（
ＩＢ）の識別データとともにメモリ（１９）から読み出
して、上述の欠陥画素（ｘ）による撮像出力データＤｘ
を含むチャンネルの撮像出力データを上記補間情報形成
回路（１３）に選択的に供給するように、上記第１のチ
ャンネル選択スイッチ（１２）を制御するとともに、上
記欠陥画素（×）による撮像出力データＤ８を上記補間
情報形成回路（１３）により形成された補間データＤ８
゛に置き換えるように、上記第１乃至第３の置換スイッ
チ（１５Ｒ）　、　（１５Ｇ）　、　（１５Ｂ）を選択
的に制御する。

ここで、上記各固体イメージセンサ（ＩＲ）　、　（Ｉ
Ｇ）（ＩＢ）に含まれる各欠陥画素の位置は、これら各
固体イメージセンサ（ＩＲ）　、　（ＩＧ）　、　（Ｉ
Ｂ）からの撮像出力データＤ１．ＤＧ、ＤＩが上記第２
のチャンネル選択スイッチ（１６）を介して供給される
欠陥画素検出部（１７）により予め検出され、その欠陥
画素位置データが各固体イメージセンサ（ＩＲ）　、　
（ＩＧ）　、　（ＩＢ）の識別データとともに上記メモ
リ（１９）に記憶される。

上記欠陥画素検出部（１７）は、その具体的な構成例を
第９図のブロック図に示しであるように、ノ１イバスフ
ィルタ部（７０）、クリップ処理部（８０）及び欠陥位
置検出処理部（９０）からなる。

上記バイパスフィルタ部（７０）は、３段のＤ型フリッ
プフロップ（７１）　、　（７２）　、　（７３）及び
２個の加算器（７４）　、　（７５）により、 Ｈ（ｚ）＝−ｚ−’＋２　ｚ＠−ｚ’ の伝達関数Ｈ（ｚ）を与えるように構成され、出力段の
Ｄ型フリップフロップ（７６）のＱ出力とＱ出力がスイ
ッチ（７７）を介して切り換えて出力することができる
。上記スイッチ（７７）は、白傷欠陥画素の検出時にＱ
出力を選択し、黒傷欠陥画素の検出時にて出力を選択す
るように、上記システムコントローラ（１８）によって
制御される。

このバイパスフィルタ部（７０）により直流成分及び低
域成分が除去された画像データは、クリップ処理部（８
０）により負側がクリップされて、上記欠陥位置検出処
理部（９０）に供給される。

この欠陥位置検出処理部（９０）は、上記クリップ処理
部（８０）から供給される画像データを一時記憶する第
１のＤ型フリップフロップ（９１）と、上記ラインカウ
ンタ（２０）から供給されるラインアドレスデータを一
時記憶する第２のＤ型フリップフロンプ（９２）と、上
記ビクセルアドレスカウンタ（２１）から供給されるビ
クセルアドレスデータを一時記憶する第３のＤ型フリッ
プフロップ（９３）と、上記第１のＤ型フリップフロッ
プ（９１）に−時記憶された画像データと上記クリップ
処理部（８０）から供給される画像データとの大小比較
を行うコンパレータ（９４）と、このコンパレータ（９
４）の比較出力カＡＮＤゲート回路（９５）を介して切
り換え制御信号として供給される第１乃至第３の切り換
えスイッチ（９６）　、　（９７）　、　（９８）とか
ら構成される。

上記第１のＤ型フリップフロップ（９１）は、上記コン
パレータ（９４）の比較出力によって切り換え制御され
る上記第１の切り換えスイッチ（９６）を介して上記画
像データがデータ入力端子に供給されることにより、先
に取り込んだ画像データよりも値の大きな画像データを
選択的に取り込む最大値検出器として働く。これにより
、最大信号レベルの撮像信号を出力する欠陥画素による
画像データを検出する。

そして、上記第２のＤ型フリップフロップ（９２）は、
上記コンパレータ（９４）の比較出力により上記第１の
切り換えスイッチ（９６）とともに切り換え制御される
上記第２の切り換えスイッチ（９７）を介してデータ入
力端子に供給されるラインアドレスデータを取り込む。

これにより、上記欠陥画素の位置を示すラインアドレス
データが上記第２のＤ型フリップフロップ（９２）に取
り込まれる。また、上記第３のＤ型フリップフロップ（
９３）は、上記コンパレータ（９４）の比較出力により
上記第１の切り換えスイッチ（９６）とともに切り換え
制御される上記第３の切り換えスイッチ（９８）を介し
てデータ入力端子に供給されるとクセルアドレスデータ
を取り込む。これにより、上記欠陥画素の位置を示すビ
クセルアドレスデータが上記第３のＤ型フリ・ンブフロ
ップ（９３）に取り込まれる。

上記第２及び第３のＤ型フリップフロ・ンプ（９２）　
。

（９３）に取り込まれたラインアドレスデータ及びビク
セルアドレスデータは、そのとき選択されているチャン
ネルを示すデータともに欠陥画素位置データとして上記
システムコントローラ（１８）を介して上記メモリ（１
９）に書き込まれる。

このようにして上記メモリ（１９）に書き込んだ欠陥画
素位置データを用いて上述の欠陥補正処理を行いながら
、上記欠陥位置検出処理部（９０）は、特異な信号レベ
ルを呈する欠陥画素の位置を順次に検出する。

Ｈ発明の効果 上述のように、本発明に係る映像情報補間回路では、欠
陥のある画素の近傍に位置する複数の画素からそれぞれ
出力される映像信号のレベルを互いに比較することによ
り、上記欠陥のある画素の近傍における被写体像のパタ
ーンを識別し、このパターンに応して選択した画素の映
像情報をに基づいて、上記欠陥のある画素の位置におけ
る映像情報を補間により求めるので、欠陥補正処理を施
した場所が目立つことのない補間処理を行うことができ
る。

【図面の簡単な説明】

第１図は本発明に係る映像情報補間回路の一実施例の構
成を示すブロック図、第２図は上記実施例における撮像
素子として用いた固体イメージセンサの構造を模式的に
示す図、第３図は上記実施例における補間情報形成部の
具体的な回路構成例を示すブロック図、第４図は上記実
施例における固体イメージセンサの欠陥画素近傍の画素
配置状態を模式的に示す平面図、第５図は上記固体イメ
ージセンサの欠陥画素近傍の画素で水平方向のストライ
プパターンを撮像した状態を模式的に示す平面図、第６
図は上記ＣＣＤイメージセンサの欠陥画素近傍の画素で
左上がりのストライプパターンを撮像した状態を模式的
に示す平面図、第７図は上記固体イメージセンサの欠陥
画素近傍の画素で右上がりのストライプパターンを撮像
した状態を模式的に示す平面図、第８図は上記固体イメ
ージセンサの欠陥画素近傍の画素で垂直方向のストライ
プパターンを撮像した状態を模式的に示す平面図、第９
図は上記実施例における欠陥画素検出部の具体的な構成
例を示すブロック図である。 第１Ｏ図は従来の映像情報補間処理の説明に供する図で
ある。 （ＩＲ）　、　（ＩＧ）　、　（ＩＢ）・・・固体イメ
ージセンサ（３Ｒ）　、　（３Ｇ）　、　（３Ｂ）・・
・Ａ／Ｄ変換器（１０）・・・映像情報補間回路 （１２）・・・チャンネル選択スイッチ（１３）・・・
補間情報形成部 （１５Ｒ）　、　（１５Ｇ）　、　（１５Ｂ）・・・置
換スイッチ（１８）・・・システムコントローラ （１９）・・・メモリ （３０）・・・レジスタ部 （４０）・・・絶対値検出部 （５０）・・・比較部 （６０）・・・補間演算部 特許出戦人　ソニー株式会社

Claims (1)

1. 【特許請求の範囲】 撮像素子の複数の画素のうち欠陥のある画素の位置にお
   ける映像情報を他の位置の画素からの映像情報により補
   間する映像情報補間回路において、上記欠陥のある画素
   の近傍に位置する複数の画素からそれぞれ出力される映
   像信号のレベルを互いに比較する比較手段と、 該比較手段による比較結果に基づいて補間に用いる画素
   の映像情報を選択する選択手段と、該選択手段により選
   択された画素の映像情報に基づいて上記欠陥のある画素
   の位置における映像情報を補間により求める補間手段と
   を備えることを特徴とする映像情報補間回路。