JP2808653B2

JP2808653B2 - ファクシミリ伝送制御方式

Info

Publication number: JP2808653B2
Application number: JP1105984A
Authority: JP
Inventors: 昌宏望月
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1989-04-27
Filing date: 1989-04-27
Publication date: 1998-10-08
Anticipated expiration: 2013-10-08
Also published as: JPH02285836A

Description

【発明の詳細な説明】（産業上の利用分野）この発明はファクシミリ伝送制御方式に関し、特にCC
ITT T.30におけるHDLCフレーム（DCS、NSS）の受信終
了後、該HDLCフレームとは異なる変調方式で変調された
TCFを確実に受信できるようにしたファクシミリ伝送制
御方式に関する。

（従来の技術）第５図に、発呼局が原稿情報を送信を希望する場合
の、ファクシミリのプロトコルを示す。

周知のように、発呼局である送信側が受信側を発呼す
ると、受信側はDISを出力する。この時、必要があれ
ば、オプションのNSFも出力する。送信側は、該DISを受
信すると、DCSを出力し、若干の期間Ｔをおいて、変復
調部のトレーニングを行った後、TCFを出力する。受信
側は該TCFを受信すると、CFRを出力する。送信側は該CF
Rを受信すると、受信側が受信準備完了したことがわか
るので、画信号の送信を始める。そして、該画信号の送
信が終了すると、EOPを出力する。受信側は該EOPを受信
すると、MCFに出力し、これに対して送信側はDCNを出力
してファクシミリ送信を終了する。

さて、CCITT T.30においては、異なる変調方式を用
いた２つの信号を送信する場合、信号間に75±20ミリ秒
の遅延をおくことを勧告している。

例えば、勧告V.21の変調方式を用いた式号伝送の後、
異なる変調方式を用いた信号方式が始まるまで75±20ミ
リ秒のお延をおくことを勧告してる。具体例には、例え
ば、第６図には、例えば、第６図に示されているように
勧告V.21の変調方式で返答された前記DCSIと、勧告V.27
terやV.29の変調方式で変調された変調されたトレーニ
ングシーケンス２との間（期間Ｔ）に、75±20ミリのも
のが遅延がおかれている第７図は従来のファクシミリ装置の概略構成図であ
り、５は変復調部、６はHDLS解析部、７は符号／復号化
部、８は読取り／記録部９はこれらの装置の動作を制御
する伝送制御部である。なお、図中の実線はデータの流
れを示し、点線は制御信号の流れを示す。

いま、第７図の変復調部５に前記第６図のDCSL1の入
力しているすると、該変調部５は復調した信号をHDLC解
析部６に送ると供に、キャリアが存在しているという信
号ｂを前記伝送制御９に送る。該変更復調部５は該DCS1
の信号が終了し前記期間Ｔに入ると、該キャリア信号が
無くなるため、キャリア断の信号ｂを出力する。

該伝送制御部９は該信号を監視しており、該キャリア
断の信号ｂを検知すると、勧告V.21の復調方式から、勧
告V.27terあるいはV.29の復調方式に切換える信号ａを
出力する。

この結果、前記変復調部５の復調方式は勧告V.27ter
あるいはV.29の復調方式に切換けられ、後続のトレーニ
ングシーケンス２を受信することができる。

（発明が解決しようとする課題）以上の説明から明らかなように、従来装置において
は、勧告V.21の変調方式で変調されたDCS1と、勧告V.27
terやV.29の変調方式で変調されたトレーニングシーケ
ンス２との間、すなわち期間Ｔの検出を、キャリア断す
なわちキャリアの不存在を検知することで行っている。
このため、第６図に示されているように、回線状態不良
等の理由により、該期間Ｔにノイズ３等が混入すると、
該キャリア断が検出できなくなり、この結果、前記伝送
制御部９から変復調部５に復調方式を切換える信号ａが
出力されず、DCS1の後続の信号である、勧告V.26terや
V.29の変調方式で変調されたトレーニングシーケンス２
を受信することができなくなるという問題があった。

本発明の目的は、前記した従来装置の問題点を除去
し、勧告V.21の変調方式で変調されたDCSと、勧告V.27t
erやV.29の変調方式で変調されたトレーニングシーケン
スとの間の期間Ｔを、より確実に検知することのできる
ファクシミリ伝送制御方式を提供することにある。

（課題を解決するための手段および作用）本発明は、前記目的を達成するために、第１図に示さ
れているように、受信したHDLCフレームを蓄積するHDLC
フレームデータ蓄積部11と、該HDLCフレームデータの内
容を解析するフレーム解析部12と、該HDLCフレーム中の
ファイナルビットが最後のHDLCフレームであることを示
しているかいないかを判定する判定部13とを設けた点に
特徴がある。

本発明によれば、ファクシミリ装置のHDLC解析部から
送られてきたデータが一旦前記HDLCフレームデータ蓄積
部11に蓄積され、該HDLCフレームの全データが蓄積され
たところで該テーダの解析が行われる。該解析により制
御フィールド中のファイナルビットが１であると判断さ
れると、これは該HDLCフレームが最後のフレームである
ことを意味するので、復調方式をV.27terあるいはV.29
用の復調方式に切換える信号が変復調部に送出される。

この結果、該変復調部はV.27terあるいはV.29の変調
方式で変調されて送られてきたトレーニングおよびTCF
を確実に受信することができる。

（実施例）以下に、図面を参照して、本発明の詳細に説明する。

第２図はHDLCフレーム（DCSまたはNSS）のファーマッ
トを示す。該HDLCフレームは、図示されているように、
開始フラグＦ、アドレスＡ、制御フィールドＣ、DCSの
データ、エラーチェックFCSおよび終結フラグＦとから
構成されている。そして、該制御フィールドＣは８ビッ
トで形成されており、その中の１ビットが最後のHDLCフ
レームであるか否かを表示するためのファイナルビット
（F.B）に割当てられている。

すなわち、該ファイナルビットが０の時（F.B＝０）
は最後のHDLCフレームでないことを示し、該ファイナル
ビットが１の時（F.B＝１）は最後のHDLCフレームであ
ることを示している。

第３図は本発明の一実施例の概略のブロック図を示
し、図中の符号は前記第７図と同一または同等物を示
す。

外実施例が第７図の従来例と異なる所は、伝送制御部
９が、勧告V.21の復調方式ら、勧告V.27terやV.29への
復調方式への切換えを、従来方式のようにキャリア断で
検出するのではなく、前記HDLCフレームの制御フィール
ドＣ中のファイナルビット情報を利用して行うようにし
た点である。

次に、該伝送制御部９の動作を、第４図のフローチャ
ートを参照して説明する。

今、変復調部５には、勧告V.21の変調方式で変調され
たHDLCフレームが入力しており、該変調部５は該HDLCフ
レームを復調し、HDLC解析部６に送出しているとする。

該HDLC解析部６は該入力信号からまず開始フラグを検
出し（ステップS1）、該開始フラグを検出すると、その
旨を伝送制御部９に通知する（ステップS1が肯定）。該
HDLC解析部６は次いでアドレス信号を受信し、これによ
って自機宛てのデータであることを確認する（ファクシ
ミリでは「11111111」を使用する）。

自機宛てのデータであることが確認されると、該HDLC
解析部６は後続のデータを伝送制御部９に送る。この結
果、伝送制御部９は該データを受信し（ステップS2）、
これを図示されていないメモリに保持する。したがっ
て、該メモリには、前記制御フィールドＣ、DCSのデー
タ、エラーチェックの為のデータFCSが格納される。

次いで、該HDLC解析部６は終結フラグＦを検知する
と、これを該伝送制御部９に通知する。これにより、ス
テップS3が肯定になる。

該ステップS3が肯定になると、該伝送制御部９は受信
したフレームのデータの解析を行う（ステップS4）。該
解析の結果、受信したHDLCフレームのファイナルビット
F.Bが０の時（ステップS5が否定）には、次のHDLCフレ
ームが到来することを意味するので、再び前記ステップ
S1に戻って前記の処理を繰返す。

一方、該ファイナルビットF.Bが１の時（ステップS5
が肯定）には、勧告V.21の変調方式で変調されたHDLCフ
レームの受信は終了し、次に勧告V.27terあるいはV.29
の変調方式で変調されたトレーニングおよびTCFが順次
到来することを意味するので、復調方式の切換え信号ａ
が前記変復調部５に出力される（ステップS6）。

以上のように、本実施例によれば、CCITT勧告V21にお
けるHDLCフレームの制御フィールド中のファイナルビッ
トF.Bをチェックし、該ファイナルビットが１の時に
は、該HDLCフレームの終結後CCITT勧告V27terまたはV29
に復調方式を切換えるようにしているので、回線にノイ
ズが混入しても確実に該HDLCフレームの最後を検知し、
復調方式を切換えることができる。

（発明の効果）本発明によれば、前記の説明から明らかなように、CC
ITT V21におけるHDLCフレレームの終結を、HDLCフレー
ムの制御フィールド中のファイナルビットF.Bを用いて
検知するようにしているので、勧告V.21の変調方式で変
調された前記DSCと、勧告V.27terやV.29の変調方式で変
調されたトレーニングシーケンスとの間の期間Ｔにおい
て回線にノイズが混入しても、確実に該HDLCフレームの
終結を検知できるという効果がある。

また、このため、ファクシミリ装置の変復調部の復調
方式を勧告V.27terあるいはV.29の復調方式に切換える
ことができ、該勧告V.27terあるいはV.29の変調方式で
送信されてきたトレーニングおよびTCFを確実に受信で
きるという効果がある。

【図面の簡単な説明】

第１図は本発明の要部の機能ブロック図、第２図はHDLC
フレームのフォーマットと、該HDLCフレームに続いて到
来する勧告V.27terやV.29の変調方式で変調されたトレ
ーニングシーケンスのタイムチャート、第３図は本発明
が適用されるファクシミリ装置のハード構成の概略図、
第４図は前記第３図の伝送制御部の動作を説明するため
のフローチャート、第５図はファクシミリ通信のプロト
コルを示す図、第６図は該第５図のDCSおよびTCFのタイ
ムチャート、第７図は従来のファクシミリ装置のハード
構成の概略図を示す。５……変復調部、６……HDLC解析部、９……伝送制御
部、11……HDLCフレームデータ蓄積部、12……フレーム
解析部、13……ファイナルビット判定部

Claims

(57)【特許請求の範囲】

【請求項１】ファクシミリ装置のHDLC解析部から送られ
てくる、CCITT T.30におけるHDLCフレームのデータを
蓄積するHDLCフレームデータ蓄積部と、該HDLCフレーム
を解析するフレーム解析部と、該HDLCフレームの制御フ
ィールド中のファイナルビットが該HDLCフレームの最後
を示すものか否かを判定するファイナルビット判定部と
を具備し、該ファイナルビット判定部は前記制御フィー
ルド中のファイナルビットが最後のHDLCフレームである
ことを示しているとき、復調方式をV.27terあるいはV.2
9用の復調方式に切換える信号を変復調部に送出するよ
うにしたことを特徴とするファクシミリ伝送制御方式。