JP2802717B2

JP2802717B2 - Ｍｏｓトランジスタ及びその製造方法

Info

Publication number: JP2802717B2
Application number: JP1885094A
Authority: JP
Inventors: ギョン・セン・キム; ズン・ヒ・リム
Original assignee: エルジイ・セミコン・カンパニイ・リミテッド
Priority date: 1994-01-20
Filing date: 1994-01-20
Publication date: 1998-09-24
Anticipated expiration: 2013-09-24
Also published as: JPH07221305A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、微細素子に適用できる
ＭＯＳトランジスタ及びその製造方法に関し、特にパン
チスルー及びホットキャリヤ特性を改善したＭＯＳトラ
ンジスタ及びその製造方法に関する。

【０００２】

【従来の技術】半導体素子の製造技術が発展するにした
がって素子の大きさを縮小して集積度を向上することが
できた。集積度の向上によってＭＯＳトランジスタは、
そのゲート長さが数ミクロンからサブミクロン以下に縮
小された。ゲート長さが縮小するとチャネル長さもやは
り短くなってホットキャリヤ効果が発生する。すなわち
チャネル長さが短くなるとゲートに誘起された電界がド
レーン領域のエッジ部分に集中されてホットキャリヤが
発生される。

【０００３】発生されたホットキャリヤはゲート酸化膜
にトラップされて素子の信頼性が低下するので、ホット
キャリヤ効果は大きな問題である。ホットキャリヤの発
生によって惹起される問題を解消するために、低濃度ソ
ース／ドレーン領域及び高濃度ソース／ドレーン領域を
有するＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄＤｒａｉ
ｎ）ＭＯＳトランジスタが提案された。

【０００４】図１は従来のＬＤＤＭＯＳトランジスタ
の断面図である。図１を参照すれば、ゲート絶縁膜１２
がｐ型シリコン基板１１のチャネル領域１５上に形成さ
れ、ポリシリコン膜からなるゲート１３がゲート絶縁膜
１２上に形成された。ゲート１３の両方に絶縁膜からな
る側壁スペーサ１４が形成され、基板（１１）内に側壁
スペーサ１４とオーバラップされた低濃度のｎ型ソース
／ドレーン領域１６，１７と、この低濃度のｎ型ソース
／ドレーン領域１６，１７に隣接した高濃度のｎ型ソー
ス／ドレーン領域１８，１９が形成された。

【０００５】このＭＯＳトランジスタは低濃度のｎ型ソ
ース／ドレーン領域１６，１７の形成により高電界によ
るホットキャリヤの発生を抑制することができるが、低
濃度のｎ型ソース／ドレーン領域１６，１７の寄生抵抗
によってＭＯＳトランジスタのオン抵抗が減少する。か
つ低濃度のドレーン領域１７の表面から発生したホット
キャリヤは熱的平衡状態において、より大きいエネルギ
を有するのでこのホットキャリヤがゲート１３の両方に
形成された側壁スペーサ１４へトラップされる。したが
ってＭＯＳトランジスタのドレーン特性が低下する。こ
のようなＬＤＤＭＯＳトランジスタの問題を解消するた
めに逆Ｔ字状のＬＤＤＭＯＳトランジスタが提案され
た。

【０００６】図２〜図５は従来の逆Ｔ字状のＬＤＤＭ
ＯＳトランジスタの製造工程図である。図２を参照すれ
ば、ｐ型シリコン基板２１上に通常のフィールド酸化工
程を行ってアクチブ領域２３を分離するためのフィール
ド酸化膜２２を形成する。基板２１に低濃度のソース／
ドレーン領域のための低濃度のｎ型不純物をイオン注入
してｎ型拡散領域２４を形成する。

【０００７】図３を参照すれば、基板２１のアクチブ領
域２３上にゲート絶縁膜２５を成長させ、その上に不純
物のドーピングされた第１ポリシリコン膜２６を蒸着す
る。不純物をポリシリコン膜２６にドーピングさせる方
法はポリシリコン膜２６を蒸着させる間に不純物をドー
ピングさせたり、ポリシリコン膜２６を蒸着した後不純
物をドーピングさせたりする。第１ポリシリコン膜２６
上にＰＳＧ（ＰｈｏｓｐｈｏＳｉｌｉｃａｔｅＧｌ
ａｓｓ）膜２７を化学蒸着法により蒸着しエッチングし
て開口部２８を形成する。

【０００８】図４を参照すれば、ＰＳＧ膜のような絶縁
膜を蒸着しエッチングバックして開口部２８内のＰＳＧ
膜２７の側壁にスペーサ２９を形成する。ＰＳＧ膜２７
及びスペーサ２９をマスクとしてｐ型不純物を開口部２
８を介して基板２１にイオン注入してｐ型チャネル領域
３０を形成する。チャネル領域３０の形成によってチャ
ネル領域３０の両方に隣接したｎ型拡散領域２４は夫々
低濃度のソース／ドレーン領域となる。図５を参照すれ
ば、開口部２８内に第２ポリシリコン膜３１を形成して
詰める。第２ポリシリコン膜３１上に熱酸化工程により
酸化膜３２を形成する。

【０００９】図６を参照すれば、ＰＳＧ膜２７及びスペ
ーサ２９を全部除去し、通常の方法により酸化膜のよう
な絶縁膜からなるスペーサ３３を第２ポリシリコン膜３
１の側壁に形成する。これにより第１ポリシリコン膜２
６の一部が露出される。図７を参照すれば、絶縁膜３２
及びスペーサ３３をマスクとして露出された第１ポリシ
リコン膜２６を除去する。したがって第１ポリシリコン
膜２６からなる上段（ｔｏｐ）及び第２ポリシリコン膜
３１からなる脚（ｌｅｇ）を有する逆Ｔ字状のゲート３
４が形成される。

【００１０】ゲート３４及びスペーサ３３をマスクとし
て高濃度のｎ⁺ 型不純物をイオン注入して高濃度のソー
ス／ドレーン領域３５を形成する。したがって第１ポリ
シリコン膜２６からなる上段及び第２ポリシリコン膜３
１からなる脚を有する逆Ｔ字状のゲート３４と、ゲート
３４の上段とオーバラップされた低濃度のｎ^- 型ソース
／ドレーン領域２４及びｎ⁺ 型ソース／ドレーン領域
（３５）を有するＬＤＤＭＯＳトランジスタが完成され
る。

【００１１】しかしながら前述した逆Ｔ字状のＬＤＤ
ＭＯＳトランジスタの製造方法は、低濃度のソース／ド
レーン領域を形成するために、イオン注入して全てのア
クチブ領域に実施するのでチャネル領域の濃度を制御し
にくい。また、ゲート下方にパンチスルー防止用チャネ
ル領域が形成されているので、逆ゲートバイアス（ｂａ
ｃｋｇａｔｅｂｉａｓ）による限界電圧が増加する
問題点があった。また、ゲート酸化膜の厚さが一定であ
るのでゲートによるドレーン漏れ（Ｇａｔｅ−Ｉｎｄｕ
ｃｅｄＤｒａｉｎＬｅａｋａｇｅ）が惹起される。
パンチスルー特性を向上するための他の改善されたＬＤ
ＤＭＯＳトランジスタとして、ゲート下方にチャネル
領域を形成せずに低濃度のソース／ドレーン領域をｐ型
パンチスルーストップ領域が覆う構造のＤＩ−ＬＤＤ
ＭＯＳトランジスタが提案された。

【００１２】図８〜図１０は従来のＤＩ−ＬＤＤＭＯ
Ｓトランジスタの製造工程図である。図８を参照すれ
ば、ｐ型シリコン基板２１上に通常のフィールド酸化工
程を行ってアクチブ領域４３間を分離するためのフィー
ルド酸化膜４２を形成し、基板４１のアクチブ領域４３
上にゲート絶縁膜４４を形成する。基板２１の全面にポ
リシリコン膜を蒸着し、パターニングしてゲート４５を
形成する。ゲート４５をマスクとして燐Ｐのような低濃
度のｎ型不純物及びボロンＢのようなｐ型不純物を基板
４１にイオン注入し、熱処理して低濃度のソース／ドレ
ーン領域４６，４７及びパンチスルーストップ用ｐ型不
純物領域４８を形成する。この時、ｐ型不純物領域４８
は低濃度のソース／ドレーン領域４６，４７を包囲する
ポケット構造で形成する。

【００１３】図９に示すように、基板２１の全面にＣＶ
Ｄ酸化膜４９を蒸着する。図１０を参照すれば、このＣ
ＶＤ酸化膜４９を異方性エッチングしてゲート４５の両
側壁にスペーサ５０を形成する。スペーサ５０及びゲー
ト４５をマスクとして燐Ｐのような高濃度のｎ⁺ 型不純
物をイオン注入し熱処理して高濃度のソース／ドレーン
領域５１，５２を形成する。ｐ型不純物領域４８はチャ
ネル領域寄りでｎ^- 型ソース／ドレーン領域４６，４７
を包囲するように位置することとなる。したがって図の
ＤＩ−ＬＤＤＭＯＳトランジスタは、ｎ^- 型ソース／
ドレーン領域４６，４７を包囲してｐ型不純物領域４８
に短チャネル効果及びホットキャリヤ発生を減少させ
る。

【００１４】

【発明が解決しようとする課題】しかしながら、従来技
術はゲート４５がｎ^- 型ソース／ドレーン領域４６，４
７と完全にオーバラップされないので、ホットキャリヤ
発生を完全に抑制することができなかった。またパンチ
スルーストップ用ｐ型不純物領域４８を熱処理工程によ
り拡散させて形成するので、ｐ型不純物領域４８を深く
するには限界があった。本発明の目的は、パンチスルー
特性を向上させ、ホットキャリヤ効果を減少させた改善
されたＬＤＤＭＯＳトランジスタの製造方法を提供す
ることにある。

【００１５】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明によれば、チャネル領域を有する中心部が
底に向かって湾曲し、その中心部を除いた外縁部が偏平
な表面を有する第１導電型のシリコン基板と、シリコン
基板の湾曲した表面上に形成された薄膜のゲート酸化膜
と、シリコン基板の偏平な表面上に形成され前記ゲート
酸化膜よりも厚い酸化膜と、上面は偏平であり底面は凸
部構造を有し、前記ゲート酸化膜上に形成されたゲート
と、ゲート上に形成された厚膜のキャップ酸化膜と、前
記ゲートと完全にオーバラップされ前記シリコン基板の
湾曲した表面のチャネル領域に隣接した表面に形成され
た第２導電型の低濃度のソース／ドレーン領域と、前記
低濃度のソース／ドレーン領域と隣接され、前記シリコ
ン基板の偏平な表面に形成された第２導電型の高濃度の
ソース／ドレーン領域と、前記低濃度のソース／ドレー
ン領域を覆うようにシリコン基板に形成された第１導電
型の不純物領域と、を含むＭＯＳトランジスタを提供す
る。

【００１６】上記の目的を達成するために、本発明によ
れば、第１導電型のシリコン基板上に第１酸化膜を成長
するステップと、第１酸化膜上に窒化膜を肉厚蒸着する
ステップと、窒化膜及び第１酸化膜をエッチングして開
口部を形成するステップと、基板全面に薄膜の第１ポリ
シリコン膜を蒸着するステップと、開口部内に側壁スペ
ーサを形成して側壁スペーサの側面及び底面の第１ポリ
シリコン膜を除いたシリコン基板上の一部である第１ポ
リシリコン膜及び窒化膜上の第１ポリシリコン膜を露出
するステップと、側壁スペーサを酸化マスクとして熱酸
化工程によりシリコン基板上の露出された第１ポリシリ
コン膜を酸化させて厚膜のフィールド酸化膜を形成し、
窒化膜上の露出された第１ポリシリコン膜を酸化させて
第２酸化膜を形成するステップと、側壁スペーサを除去
して残っている第１ポリシリコン膜を露出するステップ
と、露出された第１ポリシリコン膜を酸化させて第３酸
化膜を形成するステップと、前記厚膜のフィールド酸化
膜をマスクとして基板に第１，第２導電型の不純物をイ
オン注入して第２導電型の低濃度のソース／ドレーン領
域及び低濃度のソース／ドレーン領域を覆う第１導電型
の不純物領域を形成するステップと、第３酸化膜及びフ
ィールド酸化膜を全部除去して開口部内においてシリコ
ン基板が湾曲した表面を有するように形成すると共に、
第２酸化膜を除去して窒化膜を露出するステップと、シ
リコン基板の湾曲した表面上にゲート酸化膜用第４酸化
膜を形成するステップと、第４酸化膜上にゲート用ポリ
シリコン膜を形成して開口部の一部を詰めるステップ
と、第２ポリシリコン膜上に厚膜の第５酸化膜を形成し
て開口部を完全に詰めるステップと、露出された窒化膜
を除去して第１酸化膜を露出するステップと、第２ポリ
シリコン膜をマスクとして第２導電型の不純物を露出さ
れた第１酸化膜を介して基板にイオン注入して高濃度の
ソース／ドレーン領域を形成するステップと、を含むＭ
ＯＳトランジスタの製造方法を提供する。

【００１７】

【実施例】以下、本発明の実施例を図面に基づいて詳述
する。図１１〜図２２は、本発明の第１実施例によるＬ
ＤＤＭＯＳトランジスタの製造工程図である。まず図
１１を参照する。ｐ型シリコン基板５１上に酸化膜５２
を形成し、酸化膜５２上に窒化膜５３を形成する。写真
エッチング工程により窒化膜５３及び酸化膜５２をエッ
チングすることにより、ゲートの形成される部分に開口
部５４を形成する。

【００１８】図１２を参照すれば、基板全面にわたって
フィールド酸化工程の際のストレス緩用ポリシリコン膜
５５を薄く蒸着する。図１３を参照すれば、窒化膜をポ
リシリコン膜５５上に肉厚に蒸着し、異方性エッチング
して開口部５４内に側壁スペーサ５６を形成する。これ
により窒化膜５３上のポリシリコン膜５５−２及び開口
部５４内のポリシリコン膜５５−１が露出される。

【００１９】図１４を参照すれば、熱酸化工程により開
口部５４内の露出されたポリシリコン膜５５−１を酸化
させて、厚いフィールド酸化膜５７を成長させる。窒化
膜５３上の露出されたポリシリコン膜５５−２も酸化さ
れて酸化膜５８となる。この時窒化膜からなる側壁スペ
ーサ５６は酸化マスクとして作用する。このフィールド
酸化膜５７は後工程であるイオン注入工程の際のブロッ
キング手段として作用する。したがって側壁スペーサ５
６の側面及び下方に形成されたポリシリコン膜５５−３
は側壁スペーサ５６により酸化されない。

【００２０】図１５に示すように、酸化マスク用側壁ス
ペーサ５６を除去する。これにより側壁スペーサ５６の
側面及び下方に形成されたポリシリコン膜５５−３が露
出される。図１６を参照すれば、次に露出されたポリシ
リコン膜５５−３を後工程において容易に除去できるよ
うに酸化させて酸化膜５９を形成する。

【００２１】図１７を参照すれば、厚いフィールド酸化
膜５７をマスクとしてｎ型及びｐ型不純物をイオン注入
して低濃度のソース／ドレーン領域６０を形成すると共
に、パンチスルーストップ用ｐ型不純物領域６１を形成
する。ｐ型不純物領域６１がソース／ドレーン領域６０
をポケッティングした構造となる。低濃度のソース／ド
レーン領域６０の形成によって基板５１にチャネル領域
５０が定めることとなる。また、低濃度のソース／ドレ
ーン領域６０はフィールド酸化膜５７をマスクとしてイ
オン注入して形成されるので傾斜接合（ｇｒａｄｅｄ
ｊｕｎｃｔｉｏｎ）をなす。

【００２２】さらに、図１８に示すように、酸化膜５７
〜５９を全部除去する。フィールド酸化膜５７の除去に
よって基板５１は開口部５４内の露出された表面が底へ
向かって湾曲した構造となる。図１９に示すように、露
出された基板５１上に薄膜のゲート酸化膜６２を形成す
る。また酸化膜６２より厚くポリシリコン膜６３を蒸着
しエッチングバックして開口部５４内にゲート用ポリシ
リコン膜６３を一部詰める。したがってポリシリコン膜
６３からなるゲートはシリコン基板５１の湾曲した表面
に形成されるので、この底面は凸部構造となる。

【００２３】図２０を参照すれば、酸化膜６４を肉厚蒸
着しエッチングバックして基板の全ての表面を平坦化さ
せる。これにより酸化膜６４は開口部５４内のポリシリ
コン膜６３上にのみ形成されて開口部５４は完全に詰め
られる。この酸化膜６４はゲートのキャップ酸化膜とし
て作用する。

【００２４】図２１に示すように、残っている窒化膜５
３を除去して酸化膜５２を露出させる。図２２を参照す
れば、ゲート用ポリシリコン膜６３及びゲートキャップ
酸化膜６４をマスクとしてｎ型不純物をイオン注入し
て、高濃度のソース／ドレーン領域６５を形成する。こ
れにより、上面は平面で、底面は凸部構造を有するゲー
トを備えたＬＤＤＭＯＳトランジスタが完成される。

【００２５】図２３〜３４は本発明の第２実施例による
ＬＤＤＭＯＳトランジスタの製造工程図である。図２
３を参照すれば、ｐ型シリコン基板７１上に酸化膜７２
を成長させ、酸化膜７２上に窒化膜７３を肉厚に蒸着す
る。写真エッチング工程によりゲートの形成される部分
の窒化膜７３及び酸化膜７２をエッチングして開口部７
４を形成する。

【００２６】図２４に示すように、基板全面にわたって
薄膜のポリシリコン膜７５を蒸着する。図２５を参照す
れば、ポリシリコン膜７５上に窒化膜を肉厚蒸着し、異
方性エッチングして側壁スペーサ７６を形成する。これ
によりポリシリコン膜の中、開口部７４内のポリシリコ
ン膜７５−１及び窒化膜７３上のポリシリコン膜７５−
２は露出され、側壁スペーサ５６の側面及び下方のポリ
シリコン膜７５−３は露出されないこととなる。この側
壁スペーサ７６をマスクとして開口部７４を介して基板
７１にｐ型不純物をイオン注入して基板７１バルク内に
パンチスルーストップ用ｐ型不純物領域７７を形成す
る。

【００２７】図２６を参照すれば、側壁スペーサ７６を
酸化マスクとして熱酸化工程により開口部７４内のポリ
シリコン膜７５−１を酸化させて厚いフィールド酸化膜
７８を成長させる。このフィールド酸化膜７８は後工程
であるイオン注入工程の際のブロッキング手段として作
用する。この時窒化膜７３上の露出されたポリシリコン
膜７５−２も酸化されて酸化膜７９が形成される。ま
た、側壁スペーサ７６の側面及び下方に形成されたポリ
シリコン膜７５−３は側壁スペーサ７６により酸化され
ない。

【００２８】図２７を参照すれば、酸化マスク用側壁ス
ペーサ７６が除去される。これにより側壁スペーサ７６
の側面及び下方のポリシリコン膜７５−３が露出され
る。図２８に示すように、後工程において容易に除去で
きるように、露出されたポリシリコン膜７５−３を酸化
させて酸化膜８０を形成する。図２９を参照すれば、フ
ィールド酸化膜７８をマスクとしてｎ型不純物を開口部
７４を介して基板７１にイオン注入して低濃度のｎ^- 型
ソース／ドレーン領域８１を形成する。低濃度のソース
／ドレーン領域８１の形成によって基板７１にチャネル
領域７０が決められる。また、低濃度のソース／ドレー
ン領域８１はフィールド酸化膜７８をマスクとしてイオ
ン注入されるので、傾斜接合（ｇｒａｄｅｄｊｕｎｃ
ｔｉｏｎ）を形成する。

【００２９】図３０を参照すれば、基板７１上の酸化膜
７８〜８０を除去して開口部７４内の基板７１を露出さ
せる。これにより露出されたシリコン基板７１上に酸化
膜８２を成長させる。基板全面に前記酸化膜８２より厚
くポリシリコン膜８３を蒸着し、エッチングバックして
開口部７４内の一部を詰める。したがって開口部７４内
の酸化膜８２上にのみゲート用ポリシリコン膜８３が形
成される。

【００３０】図３２を参照すれば、酸化膜を肉厚に成長
させてエッチングバックしてポリシリコン膜８３上にキ
ャップ酸化膜８４を形成する。したがってキャップ酸化
膜８４により開口部８４が完全に詰められて基板の全表
面が平坦化される。図３３を参照すれば、窒化膜７３を
全部除去して酸化膜７２を露出させる。図３４を参照す
れば、ゲート用ポリシリコン膜８３及びゲートキャップ
酸化膜８４をマスクとして露出された酸化膜７２を介し
て基板７１にｎ型不純物をイオン注入して、高濃度のｎ
型不純物をイオン注入して高濃度ｎ⁺ 型ソース／ドレー
ン領域８５を形成する。これにより、シリコン基板７１
の湾曲した表面にゲート８３が形成され、低濃度のソー
ス／ドレーン領域８１が前記ゲート８３と完全にオーバ
ラップされてパンチスルーストップ用ｐ型不純物領域７
７が基板７１のバルク内に形成されたＬＤＤ構造のＭＯ
Ｓトランジスタが得られる。

【００３１】

【発明の効果】以上説明したように、本発明によれば、
次のような効果が得られる。１．パンチスルーストップ用ｐ型不純物領域を低濃度の
ソース／ドレーン領域だけで覆うように形成するか、ま
たは基板のバルク内に形成することにより、ソース／ド
レーンの接合容量を減少させて素子の動作速度を改善さ
せることができる。２．ゲートが底へ向かって湾曲した表面を有するシリコ
ン基板上に形成されてパンチスルー特性を向上させ、ま
た低濃度のソース／ドレーン領域と完全にオーバラップ
されるように形成されてゲートが低濃度のソース／ドレ
ーン領域をコントロールすることができるので、ホット
キャリヤ効果に強く対処でき、これにより電流駆動力を
向上させることができる。３．厚膜のフィールド酸化膜をマスクとして不純物をイ
オン注入して低濃度のソース／ドレーン領域が傾斜接合
を形成するので、ドレーン領域寄りに高電界がかかるこ
とを抑制してホットキャリヤ発生を抑制することができ
る。４．低濃度のソース／ドレーン領域上に形成された絶縁
膜の厚さがゲート絶縁膜より厚いのでゲートにより有機
されるドレーン漏れ電流を低減することができる。５．ゲートが形成される領域に開口部を形成し、この開
口部にポリシリコン膜からなるゲートを形成することに
より実際のチャネル長さについての昨今のフォトリソグ
ラフィ技術の限界を克服することができるので微細素子
を提供することができる。

【図面の簡単な説明】

【図１】従来のＬＤＤＭＯＳトランジスタの断面図で
ある。

【図２】従来の逆Ｔ字状のＬＤＤＭＯＳトランジスタ
の製造工程図である。

【図３】従来の逆Ｔ字状のＬＤＤＭＯＳトランジスタ
の製造工程図である。

【図４】従来の逆Ｔ字状のＬＤＤＭＯＳトランジスタ
の製造工程図である。

【図５】従来の逆Ｔ字状のＬＤＤＭＯＳトランジスタ
の製造工程図である。

【図６】従来の逆Ｔ字状のＬＤＤＭＯＳトランジスタ
の製造工程図である。

【図７】従来の逆Ｔ字状のＬＤＤＭＯＳトランジスタ
の製造工程図である。

【図８】従来のＤＩ−ＬＤＤＭＯＳトランジスタの製
造工程図である。

【図９】従来のＤＩ−ＬＤＤＭＯＳトランジスタの製
造工程図である。

【図１０】従来のＤＩ−ＬＤＤＭＯＳトランジスタの
製造工程図である。

【図１１】本発明の第１実施例によるＬＤＤＭＯＳト
ランジスタの製造工程図である。

【図１２】本発明の第１実施例によるＬＤＤＭＯＳト
ランジスタの製造工程図である。

【図１３】本発明の第１実施例によるＬＤＤＭＯＳト
ランジスタの製造工程図である。

【図１４】本発明の第１実施例によるＬＤＤＭＯＳト
ランジスタの製造工程図である。

【図１５】本発明の第１実施例によるＬＤＤＭＯＳト
ランジスタの製造工程図である。

【図１６】本発明の第１実施例によるＬＤＤＭＯＳト
ランジスタの製造工程図である。

【図１７】本発明の第１実施例によるＬＤＤＭＯＳト
ランジスタの製造工程図である。

【図１８】本発明の第１実施例によるＬＤＤＭＯＳト
ランジスタの製造工程図である。

【図１９】本発明の第１実施例によるＬＤＤＭＯＳト
ランジスタの製造工程図である。

【図２０】本発明の第１実施例によるＬＤＤＭＯＳト
ランジスタの製造工程図である。

【図２１】本発明の第１実施例によるＬＤＤＭＯＳト
ランジスタの製造工程図である。

【図２２】本発明の第１実施例によるＬＤＤＭＯＳト
ランジスタの製造工程図である。

【図２３】本発明の第２実施例によるＬＤＤＭＯＳト
ランジスタの製造工程図である。

【図２４】本発明の第２実施例によるＬＤＤＭＯＳト
ランジスタの製造工程図である。

【図２５】本発明の第２実施例によるＬＤＤＭＯＳト
ランジスタの製造工程図である。

【図２６】本発明の第２実施例によるＬＤＤＭＯＳト
ランジスタの製造工程図である。

【図２７】本発明の第２実施例によるＬＤＤＭＯＳト
ランジスタの製造工程図である。

【図２８】本発明の第２実施例によるＬＤＤＭＯＳト
ランジスタの製造工程図である。

【図２９】本発明の第２実施例によるＬＤＤＭＯＳト
ランジスタの製造工程図である。

【図３０】本発明の第２実施例によるＬＤＤＭＯＳト
ランジスタの製造工程図である。

【図３１】本発明の第２実施例によるＬＤＤＭＯＳト
ランジスタの製造工程図である。

【図３２】本発明の第２実施例によるＬＤＤＭＯＳト
ランジスタの製造工程図である。

【図３３】本発明の第２実施例によるＬＤＤＭＯＳト
ランジスタの製造工程図である。

【図３４】本発明の第２実施例によるＬＤＤＭＯＳト
ランジスタの製造工程図である。

【符号の説明】

５１，７１ｐ型シリコン基板５２，５８，５９，７２，７９，８０酸化膜５３，７３窒化膜５６，７６側壁スペーサ５４，７４開口部５５，７５ポリシリコン膜５７，７８フィールド酸化膜６０，８１ｎ^- 型ソース／ドレーン領域６１，７７ｐ型不純物領域６２，８２ゲート酸化膜６３，８３ゲート６４，８４キャップ酸化膜６５，８５ｎ⁺ 型ソース／ドレーン領域

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開平５−82547（ＪＰ，Ａ) 特開平２−126681（ＪＰ，Ａ)

Claims

(57)【特許請求の範囲】

【請求項１】チャネル領域（５０）を有する中心部が
底に向かって湾曲し、その中心部を除いた外縁部が偏平
な表面を有する第１導電型のシリコン基板（５１）と、シリコン基板（５１）の前記湾曲した表面上に形成され
た薄膜のゲート酸化膜（６２）と、シリコン基板（５１）の偏平な表面上に形成され前記ゲ
ート酸化膜（６２）よりも厚い酸化膜（５２）と、上面は偏平であり底面は凸部構造を有し、前記ゲート酸
化膜（６２）上に形成されたゲート（６３）と、ゲート（６３）上に形成された厚膜のキャップ酸化膜
（６４）と、前記ゲート（６３）と完全にオーバラップされ前記シリ
コン基板（５１）の湾曲した表面の、チャネル領域（５
０）に隣接した表面に形成された第２導電型の低濃度の
ソース／ドレーン領域（６０）と、前記低濃度のソース／ドレーン領域（６０）と隣接さ
れ、前記シリコン基板（５１）の偏平な表面に形成され
た第２導電型の高濃度のソース／ドレーン領域（６５）
と、前記低濃度のソース／ドレーン領域（６０）を覆うよう
にシリコン基板（５１）に形成された第１導電型の不純
物領域（６１）と、を含むことを特徴とするＭＯＳトラ
ンジスタ。
【請求項２】シリコン基板（５１）は、低濃度のソー
ス／ドレーン領域（６０）の形成された表面よりチャネ
ル領域の表面が、さらに低い湾曲した構造を有すること
を特徴とする前記第１項記載のＭＯＳトランジスタ。
【請求項３】第１導電型のシリコン基板（５１）上に
第１酸化膜（５２）を成長するステップと、第１酸化膜（５２）上に窒化膜（５３）を肉厚に蒸着す
るステップと、窒化膜（５３）及び第１酸化膜（５２）をエッチングし
て開口部（５４）を形成するステップと、基板全面に薄膜の第１ポリシリコン膜（５５）を蒸着す
るステップと、開口部（５４）内に側壁スペーサ（５６）を形成して側
壁スペーサ（５６）の側面及び底面の第１ポリシリコン
膜（５５−３）を除いたシリコン基板（５１）上の一部
である第１ポリシリコン膜（５５−１）及び窒化膜（５
３）上の第１ポリシリコン膜（５５−２）を露出するス
テップと、熱酸化工程によりシリコン基板（５１）上の露出された
第１ポリシリコン膜（５５−１）を酸化させて厚膜のフ
ィールド酸化膜（５７）を形成し、窒化膜（５３）上の
露出された第１ポリシリコン膜（５５−２）を酸化させ
て第２酸化膜（５８）を形成するステップと、側壁スペーサ（５６）を除去して、側壁スペーサ（５
６）の側面及び底面に残っている第１ポリシリコン膜
（５５−３）を露出するステップと、露出された第１ポリシリコン膜（５５−３）を酸化させ
て第３酸化膜（５９）を形成するステップと、基板（５１）に第１，第２導電型の不純物をイオン注入
して第２導電型の低濃度のソース／ドレーン領域（６
０）及びこの低濃度のソース／ドレーン領域（６０）を
覆う第１導電型の不純物領域（６１）を形成するステッ
プと、第３酸化膜（５９）及びフィールド酸化膜（５７）を全
部除去して開口部（５４）内においてシリコン基板（５
１）が底へ向かって湾曲した表面を有するように形成す
ると共に、第２酸化膜（５８）を除去して窒化膜（５
３）を露出するステップと、シリコン基板（５１）の湾曲した表面上にゲート酸化膜
用第４酸化膜（６２）を形成するステップと、第４酸化膜（６２）上にゲート用第２ポリシリコン膜
（６３）を蒸着し、エッチングバックして開口部（５
４）の一部を詰めるステップと、第２ポリシリコン膜（６３）上に厚膜の第５酸化膜（６
４）を蒸着し、エッチングバックして開口部（５４）を
完全に詰めるステップと、露出された窒化膜（５４）を除去して第１酸化膜（５
２）を露出するステップと、第２ポリシリコン膜（６３）をマスクとして第２導電型
の不純物を露出された第１酸化膜（５２）を介して基板
（５１）にイオン注入して高濃度のソース／ドレーン領
域（６５）を形成するステップと、を含むことを特徴と
するＭＯＳトランジスタの製造方法。
【請求項４】低濃度のソース／ドレーン領域（６０）
のためのイオン注入の際、フィールド酸化膜（５７）及
び窒化膜（５３）をマスクとすることを特徴とする第３
項記載のＭＯＳトランジスタの製造方法。
【請求項５】側壁スペーサ（５６）は、フィールド酸
化工程の際、酸化マスクとして作用することを特徴とす
る第３項記載のＭＯＳトランジスタの製造方法。
【請求項６】側壁スペーサ（５６）は、窒化膜からな
ることを特徴とする第５項記載のＭＯＳトランジスタの
製造方法。
【請求項７】側壁スペーサ（５６）の側面及び底面に
残っている第１ポリシリコン膜（５５−３）は、フィー
ルド酸化工程の際、ストレス緩衝層としての役割をする
ことを特徴とする第３項記載のＭＯＳトランジスタの製
造方法。
【請求項８】第１酸化膜（５２）は、第４酸化膜（６
２）より厚く形成することを特徴とする第３項記載のＭ
ＯＳトランジスタの製造方法。
【請求項９】チャネル領域（７０）を有する中心部が
湾曲し、その中心部を除いた外縁部が偏平な表面を有す
る第１導電型のシリコン基板（７１）と、シリコン基板
（７１）のその湾曲した表面上に形成された薄膜のゲー
ト酸化膜（８２）と、シリコン基板（７１）の偏平な表面上に形成され前記ゲ
ート酸化膜（８２）よりも厚い酸化膜（７２）と、上面は偏平であり底面は凸部構造を有し、前記ゲート酸
化膜（８２）上に形成されたゲート（８３）と、ゲート（８３）上に形成された厚膜のキャップ酸化膜
（８４）と、前記ゲート（８３）と完全にオーバラップされ前記シリ
コン基板（７１）の湾曲した表面のチャネル領域（７
０）に隣接した表面に形成された第２導電型の低濃度の
ソース／ドレーン領域（８１）と、前記低濃度のソース／ドレーン領域（８１）と隣接さ
れ、前記シリコン基板（７１）の偏平な表面に形成され
た第２導電型の高濃度のソース／ドレーン領域（８５）
と、シリコン基板（７１）のチャネル領域（７０）下方のバ
ルク内に形成された第１導電型の不純物領域（７７）
と、を含むことを特徴とするＭＯＳトランジスタ。
【請求項１０】第１導電型のシリコン基板（７１）上
に第１酸化膜（７２）を成長するステップと、第１酸化膜（７２）上に窒化膜（７３）を肉厚に蒸着す
るステップと、窒化膜（７３）及び第１酸化膜（７２）をエッチングし
て開口部（７４）を形成するステップと、基板全面に薄膜の第１ポリシリコン膜（７５）を蒸着す
るステップと、開口部（７４）内に側壁スペーサ（７６）を形成して側
壁スペーサ（７６）の側面及び底面の第１ポリシリコン
膜（７５−３）を除いたシリコン基板（７１）上の一部
である第１ポリシリコン膜（７５−１）及び窒化膜（７
３）上の第１ポリシリコン膜（７５−２）を露出するス
テップと、開口部（７４）を介してシリコン基板（７１）に第１導
電型の不純物をイオン注入して不純物領域（７７）を形
成するステップと、熱酸化工程によりシリコン基板（７１）上の露出された
第１ポリシリコン膜（７５−１）を酸化させて厚膜のフ
ィールド酸化膜（７８）を形成し、窒化膜（７３）上の
露出された第１ポリシリコン膜（７５−２）を酸化させ
て第２酸化膜（７９）を形成するステップと、側壁スペーサ（７６）を除去して、側壁スペーサ（７
６）の側面及び底面下方に残っている第１ポリシリコン
膜（７５−３）を露出するステップと、露出された、残っている第１ポリシリコン膜（７５−
３）を酸化させて第３酸化膜（８０）を形成するステッ
プと、基板（７１）に第１，第２導電型の不純物をイオン注入
して第２導電型の低濃度のソース／ドレーン領域（８
１）を形成するステップと、第３酸化膜（８０）及びフィールド酸化膜（７８）を全
部除去して開口部（７４）内にシリコン基板（７１）が
底に向かって湾曲した表面を有するように形成すると共
に、第２酸化膜（７９）を除去して窒化膜（７３）を露
出するステップと、シリコン基板（７１）の湾曲した表面にゲート酸化膜用
第４酸化膜（８２）を前記第１酸化膜（７２）より薄く
形成するステップと、第４酸化膜（８２）上にゲート用第２ポリシリコン膜
（８３）を蒸着しエッチングバックして開口部（７４）
の一部を詰めるステップと、第２ポリシリコン膜（８３）上に厚膜の第５酸化膜（８
４）を蒸着し、エッチングバックして開口部（７４）を
完全に詰めるステップと、露出された窒化膜（７３）を除去して第１酸化膜（７
２）を露出するステップと、第２ポリシリコン膜（８３）をマスクとして第２導電型
の不純物を露出された第１酸化膜（７２）を介して基板
（７１）にイオン注入して高濃度のソース／ドレーン領
域（８５）を形成するステップと、を含むことを特徴と
するＭＯＳトランジスタの製造方法。