JP2802650B2 - Electronic equipment - Google Patents
Electronic equipmentInfo
- Publication number
- JP2802650B2 JP2802650B2 JP1221213A JP22121389A JP2802650B2 JP 2802650 B2 JP2802650 B2 JP 2802650B2 JP 1221213 A JP1221213 A JP 1221213A JP 22121389 A JP22121389 A JP 22121389A JP 2802650 B2 JP2802650 B2 JP 2802650B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- pad
- electronic component
- chip
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81909—Post-treatment of the bump connector or bonding area
- H01L2224/81951—Forming additional members, e.g. for reinforcing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 この発明は、半導体装置等の電子部品をより小型化
し、より高信頼性化する手段を提供する電子装置に関す
る。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic device that provides means for making electronic components such as semiconductor devices smaller and more reliable.
「従来の技術」 従来、電子部品チップの保護膜形成用のファイナル・
コーティングは、ウエハ・レベルにて行っていた。この
ため、その後工程にくるワイヤ・ボンディング用のパッ
ド部のボンディングされていない他部のアルミニューム
（一般には100μｍ×100μｍ）はエポキシ・モールド部
に露呈してしまっていた。"Prior art" Conventionally, the final
Coating was at the wafer level. For this reason, the other unbonded aluminum (generally 100 μm × 100 μm) of the pad portion for wire bonding coming to the subsequent process has been exposed to the epoxy mold portion.
アルミニューム・パッドはコロージョンを起こしやす
く、半導体装置の特性劣化、信頼性低下を誘発してしま
っていた。Aluminum pads are apt to cause corrosion, leading to deterioration of semiconductor device characteristics and reliability.
本発明はかかる従来の有機樹脂封止を施す電子部品に
おきる信頼性の低下を防ぐための電子装置に関するもの
である。The present invention relates to an electronic device for preventing a decrease in reliability of an electronic component to be sealed with an organic resin.
従来、本発明人による特許願（半導体装置作製方法
昭和58年特許願第106452号 昭和58年６月14日出願）が
知られている。Conventionally, a patent application (semiconductor device manufacturing method)
1983 Patent Application No. 106452 (filed on June 14, 1983) is known.
本発明人の提案は、パッドがコロージョンをおこすこ
とを防ぐのには有効であるが、長期間湿度のある雰囲気
に保持し、これに半田付を行う時、半田付の260℃の急
激な温度変化で有機樹脂中の水分が急激に気化し、パッ
ケージにクラックを誘発してしまった。特に電子部品チ
ップの裏側にあるダイの部分での有機樹脂との剥離が多
かった。これはこのダイが金属であり、有機樹脂との熱
膨張係数の差による歪エネルギの発生によると推定され
る。かかる信頼性の低下を補う電子部品の構造およびそ
の対策が求められていた。The present inventor's proposal is effective in preventing the pad from causing corrosion, but when the pad is kept in a humid atmosphere for a long time and soldered to it, the rapid temperature of 260 ° C. of soldering is applied. The change caused the water in the organic resin to evaporate rapidly, causing cracks in the package. In particular, peeling from the organic resin at the die portion on the back side of the electronic component chip was large. This is presumed to be due to the fact that this die is a metal and generates strain energy due to the difference in thermal expansion coefficient between the die and the organic resin. There has been a demand for a structure of an electronic component and a countermeasure against the decrease in reliability.
「目的」 この発明は、プラスチック・モールド（有機樹脂）封
止に関し、ファイナルコーティング用保護膜形成を半導
体チップ（トランジスタまたはそれが複数個集積化され
た半導体装置等の電子部品を以下電子部品チップまたは
単にチップという）の表面のみならず、リードフレーム
（全面の最終的に電子部品のリードを構成するための集
合体をいう）およびその連結部（電子部品チップのパッ
ドとリードフレームのステム部のパッドとを連結するた
めの領域のすべて）を覆って保護膜を設けることによ
り、高信頼性の電子装置を形成することを目的としてい
る。[Purpose] The present invention relates to a plastic mold (organic resin) encapsulation, in which a protective film for final coating is formed on a semiconductor chip (transistor or an electronic component such as a semiconductor device in which a plurality of transistors are integrated. Not only the surface of the chip, but also the lead frame (referred to as an aggregate for finally forming the leads of the electronic component on the entire surface) and its connecting portion (the pad of the electronic component chip and the pad of the stem of the lead frame) The purpose of the present invention is to form a highly-reliable electronic device by providing a protective film covering all of the regions for connecting the electronic devices.
この発明は、プラスチック・モールド・パッケージに
おいて、信頼性を低下させる水等の湿度が単にプラスチ
ック・パッケージのバルクのみならず、リードフレーム
の表面を伝わって侵入する水に対しても、ブロッキング
効果を有した、高信頼性の半導体装置を設けたことを特
徴としている。According to the present invention, a plastic mold package has a blocking effect not only for humidity, such as water, which lowers the reliability, but also for water entering along the surface of the lead frame as well as the bulk of the plastic package. And a highly reliable semiconductor device.
「発明の構成」 第１図（Ａ），（Ｂ）は本発明構造の有機樹脂封止を
施した電子部品の縦断面図の部分を示す。[Structure of the Invention] FIGS. 1A and 1B show a portion of a vertical cross-sectional view of an electronic component sealed with an organic resin having the structure of the present invention.
第１図（Ａ）は電子部品チップ（28）と、このチップ
の金属、例えばアルミニュームと金の２層パッド（38）
とリードフレームの電子部品チップとの連結のためのス
テム（35）のパッド（38′）との間に導体（39）例えば
半田付による連結を行い、更にこのチップ（28）表面、
パッド（38）表面、連結部（38），（38′），（39）、
電子部品チップ（28）の裏面および側面に対し、劣化防
止用保護膜、特に窒化珪素膜、酸窒化珪素膜、炭化珪素
膜またはこれらとダイヤモンド状炭素（DLCという）と
の多層膜（27）のコーティングを行う。FIG. 1A shows an electronic component chip (28) and a two-layer pad (38) of metal of the chip, for example, aluminum and gold.
A conductor (39) is connected between the pad (38 ') of the stem (35) for connection with the electronic component chip of the lead frame by, for example, soldering.
Pad (38) surface, connecting parts (38), (38 '), (39),
A protective film for preventing deterioration, especially a silicon nitride film, a silicon oxynitride film, a silicon carbide film or a multilayer film (27) of these and diamond-like carbon (DLC) is formed on the back surface and the side surface of the electronic component chip (28). Perform coating.
この窒化珪素膜の如き保護膜は室温またはその近傍の
温度において、珪化物気体と窒化物気体とを反応炉に導
入し、そこに電気エネルギを提供するいわゆるプラズマ
気相法により形成せしめた。This protective film such as a silicon nitride film was formed by introducing a silicide gas and a nitride gas into a reaction furnace at a temperature at or near room temperature, and applying a so-called plasma gas phase method for supplying electric energy thereto.
このようにして劣化防止用保護膜を300〜5000Å、一
般には約1000Åの厚さに形成した後、公知のインジェク
ション・モールド法によりエポキシ樹脂（33）を注入・
封入させた。更にタイバー（リードフレームのリード間
がばらつかないように一時的に連結しているもの）を切
断するとともにフレームをリード（37）部にて曲げ、さ
らにリード部の酸洗いを行った後、リード（37）にハン
ダメッキを行った。After forming the protective film for preventing deterioration in a thickness of 300 to 5000 mm, generally about 1000 mm in this manner, an epoxy resin (33) is injected by a known injection molding method.
It was enclosed. Furthermore, cut the tie bars (the ones that are temporarily connected so that the leads of the lead frame do not disperse), bend the frame at the lead (37), and after pickling the lead, pick the lead. (37) was subjected to solder plating.
一般に半導体装置の構造においては、信頼性を低下さ
せる水がモールド材（33）を含浸し、チップ（28）、パ
ッド（38）、ステム（35）のパッド（38′）の表面に集
合する。本発明はこの水に対しこれらの水が電子部品チ
ップ等に直接接触しないように高信頼性化を図ってい
る。In general, in the structure of a semiconductor device, water that lowers reliability impregnates the molding material (33) and collects on the surface of the chip (28), the pad (38), and the pad (38 ') of the stem (35). The present invention achieves high reliability so that the water does not directly contact the electronic component chip or the like.
かくして第１図（Ａ）はチップをワイヤボンドしない
ため電子部品チップの下にダイがなく、かつボンディン
グワイヤも省略され小型化されている。Thus, FIG. 1 (A) does not have a die under the electronic component chip because the chip is not wire-bonded, and the bonding wire is omitted to reduce the size.
第１図（Ｂ）においては、PCB（プリント回路基板）
への電子部品（29）の密接はダイのない側で行ってい
る。このため、半田付の時の260℃、10秒の急激な熱上
昇に対し、万が一の有機樹脂中に含侵している水の膨張
によるパッケージのクラックの発生をさらに防ぐ。In FIG. 1 (B), PCB (printed circuit board)
The electronic components (29) are closely attached to the side without the die. For this reason, even if a sudden heat rise of 260 ° C. and 10 seconds occurs during soldering, the occurrence of cracks in the package due to the expansion of water impregnated in the organic resin is further prevented.
第２図は、本発明の電子部品チップがリードフレーム
にボンディングまたはマウントされた構造で、１つがホ
ルダに装着された基板、または複数個ホルダに装着して
集合させた基体（２）を複数配設させ、プラズマCVD法
により窒化珪素膜等の保護膜のコーティングを行うため
のプラズマCVD装置の概要を示す。FIG. 2 shows a structure in which an electronic component chip according to the present invention is bonded or mounted on a lead frame, and a plurality of substrates (2) mounted on a holder or assembled on a plurality of holders. An outline of a plasma CVD apparatus for coating a protective film such as a silicon nitride film by a plasma CVD method will be described.
図面において、反応系（６），ドーピング系（５）を
有している。The drawing has a reaction system (6) and a doping system (5).
反応系（６）は、反応空間を有する反応室（１）と予
備室（７）とを有し、ゲート弁（８），（９）とを有し
ている。反応室（１）は内側に供給側フード（13）を有
し、フード（13）は入口側ノズル（３）より反応性気体
を下方向に吹き出し、プラズマ反応をさせ、基板または
基体上に保護膜形成を行った。反応後は排出側フード
（13′）より排気口（４）を経てバルブ（21），真空ポ
ンプ（20）に至る。高周波電源（10）よりの電気エネル
ギはマッチングトランス（26）をへて、50KHz〜50MHz例
えば13.56MHzの周波数を上下間の一対の同じ大きさの網
状電極（11），（11′）に加える。さらにマッチングト
ランスの中点（25′）は接地レベル（25）とし、このレ
ベルと基体（２）との間にはバイアス供給源（24）によ
り、DCまたはACバイアス（１〜500KHz例えば50KHz）を
加えた。また周辺の反応性気体を反応室の内壁にまで広
がらないようにした。枠構造のホルダ（40）は導体の場
合は浮いたレベルとし、また絶縁体であってもよい。反
応性気体は一対の電極（11），（11′）により供給され
た高周波エネルギにより励起され、また低周波バイアス
エネルギにより被形成面を有する電子部品がバイアス印
加され、この電子部品チップ、このチップにボンディン
グされたステムまたはリードフレーム上にコーティング
されるようにした。プラズマCVD法において、被膜の被
形成体（２）（以下基体（２）という）はサポータ（4
0′）上に配設された枠構造のホルダ（40）内に一対の
電極間の電界の方向に平行とし、いずれの電極（11），
（11′）からも離間させている。複数の基板は互いに一
定の間隔（３〜13cm例えば8cm）または概略一定の間隔
を有して配設されている。この多数の基体（２）は、グ
ロー放電により作られるプラズマ中の陽光柱内に配設さ
れる。The reaction system (6) has a reaction chamber (1) having a reaction space and a spare chamber (7), and has gate valves (8) and (9). The reaction chamber (1) has a supply-side hood (13) inside, and the hood (13) blows out a reactive gas downward from an inlet-side nozzle (3) to cause a plasma reaction and protect the substrate or substrate. Film formation was performed. After the reaction, the gas flows from the discharge hood (13 ') to the valve (21) and the vacuum pump (20) through the exhaust port (4). The electric energy from the high-frequency power supply (10) is applied to a matching transformer (26) to apply a frequency of 50 KHz to 50 MHz, for example, 13.56 MHz, to a pair of upper and lower mesh electrodes (11) and (11 ') of the same size. Further, the midpoint (25 ') of the matching transformer is a ground level (25), and a DC or AC bias (1 to 500 KHz, for example, 50 KHz) is provided between this level and the base (2) by a bias supply source (24). added. Also, the surrounding reactive gas was prevented from spreading to the inner wall of the reaction chamber. In the case of a conductor, the holder (40) having the frame structure has a floating level, and may be an insulator. The reactive gas is excited by the high-frequency energy supplied by the pair of electrodes (11) and (11 '), and the electronic component having the surface to be formed is biased by the low-frequency bias energy. To be coated on the stem or lead frame bonded to the substrate. In the plasma CVD method, an object (2) (hereinafter referred to as a substrate (2)) on which a film is formed is supported by a supporter (4).
0 ′) In the holder (40) of the frame structure arranged on the upper side, the direction of the electric field between the pair of electrodes is parallel to the direction of the electric field, and any of the electrodes (11),
(11 '). The plurality of substrates are disposed at a constant interval (3 to 13 cm, for example, 8 cm) or a substantially constant interval. The multiple substrates (2) are arranged in a positive column in a plasma created by glow discharge.
第３図（Ａ）は基体（２）の部品を拡大したものであ
る。即ち第２図の基体（２）は電子部品チップをリード
フレームに５〜10ケマウントした基板（２′）を示す。
電子部品チップ（28）を第３図（Ａ）で□型で略記して
いる。リードフレームのリード（図示せず）を一時的に
固定している上下の補助バー（41），（41′）を第３図
（Ａ）で直線で示している。第３図（Ａ）のＡ−Ａ′の
縦断面図を（Ｂ）に示している。第３図（Ｂ）ではそれ
ぞれの電子部品（29−１），（29−２）・・・（29−
ｎ）即ち（29）に対応して、補助バー（41），（4
1′），リード（37），パッド（38），（38′），電子
部品チップ（28）を示している。FIG. 3 (A) is an enlarged view of parts of the base (2). That is, the substrate (2) in FIG. 2 shows a substrate (2 ') in which 5 to 10 electronic component chips are mounted on a lead frame.
The electronic component chip (28) is abbreviated as a square in FIG. 3 (A). The upper and lower auxiliary bars (41) and (41 ') temporarily fixing the leads (not shown) of the lead frame are shown by straight lines in FIG. 3 (A). FIG. 3B is a longitudinal sectional view taken along the line AA ′ of FIG. 3A. In FIG. 3 (B), the respective electronic components (29-1), (29-2),.
n) That is, corresponding to (29), the auxiliary bars (41), (4)
1 '), leads (37), pads (38) and (38'), and electronic component chips (28).
第１図、第２図、第３図に示した電子装置の保護膜形
成の実施例を示す。An embodiment of forming a protective film of the electronic device shown in FIGS. 1, 2 and 3 is shown.
「実施例１」 第１図において、電子部品チップ（28）のパッド（3
8）をアルミニウムと金の２層膜とした。リードフレー
ムのリード（37）より延在したステム（35）にはニッケ
ルメッキをしたパッド（38′）と、ここに半田が局部的
に連結部を構成するためにつけられている。このリード
フレームをそれぞれのパッド（38），（38′）を位置合
わせをし、260℃の熱外線を照射し、半田を溶かしかつ
連結させた。Example 1 In FIG. 1, the pad (3) of the electronic component chip (28)
8) is a two-layer film of aluminum and gold. A stem (35) extending from the lead (37) of the lead frame is provided with a nickel-plated pad (38 ') and a solder for locally forming a connection portion. The lead frame was aligned with the pads (38) and (38 '), irradiated with an epithermal ray at 260 ° C., and the solder was melted and connected.
かくして第３図（Ｂ）の構造を作る。これを第３図
（Ａ）のホルダ（２）に１ケまたは複数個装着して基体
とし、保護膜を第２図の装置で作製した。Thus, the structure shown in FIG. 3B is formed. One or a plurality of these were mounted on a holder (2) in FIG. 3 (A) to form a base, and a protective film was produced using the apparatus shown in FIG.
第２図のプラズマCVD装置において、ドーピング系は
珪化物気体であるジシラン（Si2H6）を（17）より、ま
た窒化物気体である窒素を（14）より、反応室等のエッ
チング気体、例えば弗化窒素を（16）より、またエチレ
ン（C2H4）を（15）より供給している。それらは流量計
（18），バルブ（19）により制御されている。In the plasma CVD apparatus shown in FIG. 2, the doping system uses disilane (Si 2 H 6 ), which is a silicide gas, from (17), and nitrogen, which is a nitride gas, from (14). For example, nitrogen fluoride is supplied from (16) and ethylene (C 2 H 4 ) is supplied from (15). They are controlled by a flow meter (18) and a valve (19).
例えば、窒化珪素を作らんとする場合、基板温度は外
部加熱を特に積極的に行わない室温（プラズマによる自
己加熱を含む）またはその近傍の温度とし、反応性気体
は反応室にSi2H6/N2＝1/3として反応室の圧力0.01〜0.1
torr例えば0.05torrに保持しつつ供給した。更に13.56M
Hzの周波数の高周波エネルギを1KWの出力で一対の電極
（11），（11′）に供給した。またACバイアス用の50KH
zの周波数のバイアス（24）を基体（２）に100〜500Wの
出力で加える。かくして平均1000Å（1000ű200Å）
に約10分（平均速度２Å／秒）の被膜形成を行った。For example, when silicon nitride is to be produced, the substrate temperature is at or near room temperature (including self-heating by plasma) where external heating is not particularly actively performed, and the reactive gas is Si 2 H 6 in the reaction chamber. / N 2 = 1/3 and pressure of reaction chamber 0.01 to 0.1
Supplied while maintaining at torr, for example, 0.05 torr. 13.56M
High-frequency energy at a frequency of 1 Hz was supplied to the pair of electrodes (11) and (11 ') at an output of 1 KW. 50KH for AC bias
A bias (24) at a frequency of z is applied to the substrate (2) at a power of 100-500W. Thus an average of 1000Å (1000Å ± 200Å)
A film was formed for about 10 minutes (average speed 2 ° / sec).
窒化珪素膜は絶縁耐圧３×106V/cm以上を有し、比抵
抗は２×1015Ωcmであった。赤外線吸収スペクトルでは
864cm-1のSi−Ｎ結合の吸収ピークを有し、屈折率は1.7
〜1.8であった。The silicon nitride film had a dielectric breakdown voltage of 3 × 10 6 V / cm or more and a specific resistance of 2 × 10 15 Ωcm. In the infrared absorption spectrum
It has an absorption peak of Si-N bond of 864 cm -1 and a refractive index of 1.7
~ 1.8.
DLCを形成する場合、同様の室温でジシランおよび窒
素のかわりに（15）よりエチレンを100％の濃度で反応
室（１）に反応空間の圧力0.01〜0.5torr例えば0.05tor
rを保持しつつ供給した。高周波エネルギバイアスは同
様とした。すると２Å／秒の成長速度でDLC膜を300〜30
00Å例えば1000Åの厚さに形成することができた。In the case of forming a DLC, a reaction space pressure of 0.01 to 0.5 torr, for example, 0.05 torr is added to the reaction chamber (1) at a concentration of 100% ethylene instead of disilane and nitrogen at room temperature in the same manner as in (15).
It was supplied while holding r. The high frequency energy bias was the same. Then, the DLC film is grown at a growth rate of 2Å / sec for 300 to 30
It could be formed to a thickness of 00 {for example, 1000}.
DLCは金属および酸化物には密着しにくいため、この
成膜はまず窒化珪素膜を200〜2000Å形成して、さらに
その上にDLCを300〜3000Åの厚さに形成した。DLCはす
べての酸に対して耐久性を有し、超高温で電子部品を作
るのに優れていた。Since DLC does not easily adhere to metals and oxides, this film was formed by first forming a silicon nitride film in a thickness of 200 to 2000 mm, and further forming DLC to a thickness of 300 to 3000 mm. DLC was resistant to all acids and was excellent for making electronic components at ultra-high temperatures.
ホルダ（40）は枠の内側の大きさ60cm×60cmを有し、
電極間距離は30cm（有効20cm）としている。また第２図
の基体（２）の部分を拡大した図面を第３図に示す。The holder (40) has a size of 60 cm x 60 cm inside the frame,
The distance between the electrodes is 30 cm (effective 20 cm). FIG. 3 is an enlarged view of a portion of the base (2) in FIG.
第３図において、基体に電子部品チップをマウントし
たリードフレーム（29−１），（29−２）・・・・（29
−ｎ）即ち（29）を配設したものである。このジグのＡ
−Ａ′の断面図を（Ｂ）に示す。チップ（28）をパッド
（38），（38′）を含む連結部でステム（35）に連結し
てあり、これらが複数ケフレーム上に配設されている。In FIG. 3, lead frames (29-1), (29-2),.
-N), that is, (29) is provided. A of this jig
A cross-sectional view taken along line -A 'is shown in FIG. The chip (28) is connected to the stem (35) at a connecting portion including the pads (38) and (38 '), and these are arranged on a plurality of frames.
リードフレーム部はこの実施例では80ピンの例を示し
ている。42アロイまたは銅フレームのステム（35）と電
子部品チップ（28）とのボンディングパッドとの間に直
接的にボンディングをしている。しかしこの形状以外の
任意のピン数、形状をも同様に有せしめることが可能で
あることはいうまでもない。In this embodiment, the lead frame section has an example of 80 pins. Bonding is made directly between the 42 alloy or copper frame stem (35) and the bonding pad of the electronic component chip (28). However, it goes without saying that any number of pins and shapes other than this shape can be similarly provided.
即ち本発明は、単に保護膜として例えば窒化珪素膜、
窒化珪素膜とDLCの多層膜を電子部品チップとリードフ
レームとを連結部で連結した後にコーティングするとい
う特長を有するのみならず、パッド、チップの露呈した
表面に対しても均一な膜厚で保護膜をコーティングす
る。そしてこのためにリードフレームの導体を通じて基
体（２）に印加されたACバイアスを成膜中にすべてのフ
レームに同じく加えることができるため、きわめて緻密
な膜厚を作ることができる。また反応性気体の活性化は
高周波を用いるため活性化率を高くすることができた。That is, the present invention merely provides, for example, a silicon nitride film as a protective film,
In addition to coating the silicon nitride film and DLC multilayer film after connecting the electronic component chip and the lead frame at the connection part, it also protects the exposed surface of the pad and chip with a uniform film thickness Coat the membrane. For this reason, the AC bias applied to the base (2) through the conductor of the lead frame can be applied equally to all the frames during film formation, so that a very dense film thickness can be formed. In addition, the activation rate of the reactive gas was increased because a high frequency was used.
さらに本発明においては、第１図（Ａ），（Ｂ）に示
した如く、トランスファモールド法によりエポキシ樹脂
をモールド（33）した。そしてリードと電子部品チップ
とを一体物とした。Further, in the present invention, as shown in FIGS. 1A and 1B, an epoxy resin was molded (33) by a transfer molding method. Then, the lead and the electronic component chip were integrated.
さらにタイパーおよび補助パーを除去した。そしてモ
ールドより外のリード部を第１図（Ａ）のリード（37）
の如く所定の形状を曲げてリードの表面を酸洗いをし、
半田メッキを完成させた。Further, the typer and the auxiliary par were removed. The lead outside the mold is connected to the lead (37) in FIG. 1 (A).
Bending a predetermined shape as above and pickling the surface of the lead,
Solder plating was completed.
なお本発明においては、PCVD法において、電気エネル
ギのみならず、10〜15μの波長の遠赤外線または300nm
以下の紫外光を同時に加えた光エネルギを用いるフォト
CVD（またはフォトFPCVD）法を併用することは有効であ
る。In the present invention, in the PCVD method, not only electric energy, but also far infrared rays having a wavelength of 10 to 15 μm or 300 nm
The photo below uses light energy with the simultaneous addition of ultraviolet light
It is effective to use the CVD (or photo FPCVD) method together.
「効果」 金属のリード、電子部品チップ、連結部と異なる材料
は一般に有機樹脂と密着性が悪い。しかし本発明では、
これらを密着性のよい保護膜を形成し、かつ保護膜と密
着性のよい面に有機樹脂膜で封止することにより高信頼
性化を図ることができた。特にリードと電子部品チップ
とを機械的に有機樹脂で保護し、かつこの樹脂の欠点を
保護膜で覆った。さらに従来用いられていたダイとワイ
ヤとを除去することにより超小型化を図ることができ
た。"Effects" Materials different from metal leads, electronic component chips, and connecting parts generally have poor adhesion to organic resins. However, in the present invention,
By forming a protective film with good adhesiveness on these and sealing the surface with good adhesiveness with the protective film with an organic resin film, high reliability could be achieved. In particular, the leads and the electronic component chips were mechanically protected with an organic resin, and the defects of this resin were covered with a protective film. Further, by removing the conventionally used die and wire, it was possible to achieve ultra-miniaturization.
加えて窒化珪素等の保護膜は水、塩素に対するブロッ
キング効果（マスク効果）が大きい。このため本発明構
造の半導体においては、PCT（プレッシャー・クッカー
・テスト）10atom,100時間、150℃の条件下において
も、まったく不良が観察されず、従来のICチップは50〜
100フィットの不良率を有していたが、５〜10フィット
にまでその不良率を下げることが可能になった。In addition, a protective film such as silicon nitride has a large blocking effect (mask effect) against water and chlorine. Therefore, in the semiconductor having the structure of the present invention, no defect was observed at all under the conditions of PCT (pressure cooker test) of 10 atoms, 100 hours, and 150 ° C.
Although it had a failure rate of 100 fits, it became possible to reduce the failure rate to 5 to 10 fits.
本発明における保護膜は窒化珪素膜とした。しかしDL
C（ダイヤモンド・ライク・カーボン）膜、酸化珪素
膜、その他の絶縁膜の単層または多層膜であってもよ
い。The protective film in the present invention was a silicon nitride film. But DL
It may be a single-layer or multilayer film of a C (diamond-like carbon) film, a silicon oxide film, or another insulating film.
さらに本発明において、電子部品チップは半導体集積
回路として示したが、その他、抵抗、コンデンサであっ
てもよく、ボンディングもワイヤボンディングのみなら
ずフリップチップボンディング、ハンダバンプボンディ
ングでもよい。Further, in the present invention, the electronic component chip is shown as a semiconductor integrated circuit, but may be a resistor or a capacitor, and the bonding may be not only wire bonding but also flip chip bonding or solder bump bonding.
上述した説明においては、リードフレーム上に半導体
チップを載置した場合について述べているが、本発明は
特にリードフレームに限るものではなく、リードフレー
ムと同様の機能を持つものであっても、同様の効果が期
待できるものである。In the above description, the case where the semiconductor chip is mounted on the lead frame is described. However, the present invention is not particularly limited to the lead frame. The effect of can be expected.
第１図は本発明の電子装置の縦断面図を示す。 第２図は本発明方法を実施するためのプラズマ気相反応
装置の概要を示す。 第３図は第２図の装置のうちの基体部の拡大図を示す。FIG. 1 is a longitudinal sectional view of the electronic device of the present invention. FIG. 2 shows an outline of a plasma gas phase reactor for carrying out the method of the present invention. FIG. 3 is an enlarged view of a base portion of the apparatus shown in FIG.
Claims (2)
と、 第２のパッドを有するリードフレームのステム部と、 前記電子部品のチップ、前記リードフレームのステム
部、前記第１のパッド、および前記第２のパッドを覆う
保護膜と、 前記保護膜を覆う有機樹脂と、 を有する電子装置であって、 前記第２のパッドと前記第１のパッドは重なり、導体に
よってボンディングされていることを特徴とする電子装
置。1. A chip of an electronic component having a first pad, a stem of a lead frame having a second pad, a chip of the electronic component, a stem of the lead frame, the first pad, and An electronic device, comprising: a protective film covering the second pad; and an organic resin covering the protective film, wherein the second pad and the first pad overlap and are bonded by a conductor. Electronic device characterized by.
素膜、酸化珪素膜、もしくは炭化珪素膜の単層膜、また
は、当該単層膜とDLC膜との多層膜であることを特徴と
する電子装置。2. The semiconductor device according to claim 1, wherein the protective film is a single-layer film of a silicon nitride film, a silicon oxide film, or a silicon carbide film, or a multilayer film of the single-layer film and a DLC film. Electronic device.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1221213A JP2802650B2 (en) | 1989-08-28 | 1989-08-28 | Electronic equipment |
| US08/028,606 US5438222A (en) | 1989-08-28 | 1993-03-08 | Electronic device with plural pad connection of semiconductor chip to leads |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1221213A JP2802650B2 (en) | 1989-08-28 | 1989-08-28 | Electronic equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0383365A JPH0383365A (en) | 1991-04-09 |
| JP2802650B2 true JP2802650B2 (en) | 1998-09-24 |
Family
ID=16763239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1221213A Expired - Fee Related JP2802650B2 (en) | 1989-08-28 | 1989-08-28 | Electronic equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2802650B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003068965A (en) * | 2001-08-30 | 2003-03-07 | Hitachi Ltd | Semiconductor device |
| JP5644341B2 (en) | 2010-10-04 | 2014-12-24 | ソニー株式会社 | Solid-state imaging device, manufacturing method thereof, and electronic apparatus |
| WO2014122892A1 (en) * | 2013-02-06 | 2014-08-14 | 三菱電機株式会社 | Semiconductor module |
| US20150353856A1 (en) * | 2014-06-04 | 2015-12-10 | Ardy S. Kleyman | Fluid tight low friction coating systems for dynamically engaging load bearing surfaces |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58206129A (en) * | 1982-05-27 | 1983-12-01 | Seiko Epson Corp | Semiconductor device |
| JPH0276249A (en) * | 1988-09-10 | 1990-03-15 | Semiconductor Energy Lab Co Ltd | Electronic device and manufacture thereof |
-
1989
- 1989-08-28 JP JP1221213A patent/JP2802650B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0383365A (en) | 1991-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5147822A (en) | Plasma processing method for improving a package of a semiconductor device | |
| US5208467A (en) | Semiconductor device having a film-covered packaged component | |
| KR940000259B1 (en) | Electric device and manufacturing method thereof | |
| US5096851A (en) | Method of packaging an electronic device using a common holder to carry the device in both a cvd and molding step | |
| KR20020002446A (en) | Semiconductor device protective overcoat with enhanced adhesion to polymeric materials and method of fabrication | |
| US6191492B1 (en) | Electronic device including a densified region | |
| US5438222A (en) | Electronic device with plural pad connection of semiconductor chip to leads | |
| JP2802650B2 (en) | Electronic equipment | |
| US5192995A (en) | Electric device utilizing antioxidation film between base pad for semiconductor chip and organic encapsulating material | |
| US5121187A (en) | Electric device having a leadframe covered with an antioxidation film | |
| JP2684387B2 (en) | Electronic device and manufacturing method thereof | |
| US6756670B1 (en) | Electronic device and its manufacturing method | |
| JPS59231840A (en) | Semiconductor device and manufacture thereof | |
| JPH0383353A (en) | Manufacture of electronic device | |
| JPH0383351A (en) | Manufacture of electronic device | |
| JPH0260154A (en) | Lead frame and manufacture of electronic device incorporating the same | |
| EP1134800B1 (en) | Semiconductor device baking method | |
| JPH02106954A (en) | Electronic device | |
| JP2683694B2 (en) | Method of manufacturing electronic device | |
| JPH01292846A (en) | Manufacture of electronic device | |
| JPH01292833A (en) | Manufacture of electronic device | |
| JPH0276249A (en) | Electronic device and manufacture thereof | |
| JP2727605B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH08340019A (en) | Board, manufacture of board, and wire bonding method | |
| JPH11163025A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080717 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090717 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |