JPH0383353A - Manufacture of electronic device - Google Patents

Manufacture of electronic device

Info

Publication number
JPH0383353A
JPH0383353A JP22121289A JP22121289A JPH0383353A JP H0383353 A JPH0383353 A JP H0383353A JP 22121289 A JP22121289 A JP 22121289A JP 22121289 A JP22121289 A JP 22121289A JP H0383353 A JPH0383353 A JP H0383353A
Authority
JP
Japan
Prior art keywords
film
electronic component
pad
chip
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22121289A
Other languages
Japanese (ja)
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP22121289A priority Critical patent/JPH0383353A/en
Publication of JPH0383353A publication Critical patent/JPH0383353A/en
Priority to US08/028,606 priority patent/US5438222A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic

Abstract

PURPOSE:To enhance a prevention effect to water content and to improve the reliability of an electronic component, which is performed an organic resin- sealing, by a method wherein a base body is arranged in a space filmed with plasma and a protective film is formed at a room temperature or at a temperature in the vicinity of the room temperature. CONSTITUTION:An electronic component chip 28 is coupled with a pad 38' of a stem 35 for coupling a two layer pad 38, which consists of an Al layer and a gold layer, with an electronic component chip of a lead frame through a conductor 39, such as by soldering. Moreover, a protective film for deterioration prevention use, in particular a multilayer film 27 consisting of a silicon nitride film, a silicon oxynitride film, a silicon carbide film or these films and a diamond-like carbon film is applied on the surface of this chip 28, the surface of the pad 38, coupling parts 38, 38' and 39 and the rear and the side surface of the chip 28. The protective film like this silicon nitride film is formed by the so-called plasma vapor phase method, in which silicide gas and nitride gas are introduced in a reaction furnace at a room temperature or at a temperature in the vicinity of the room temperature and an electric energy is fed here.

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、半導体装置等の電子部品をより小型化し、
より高信頼性化する手段を提供する電子装置の作製方法
に関する。
[Detailed Description of the Invention] "Industrial Application Field" This invention aims to further reduce the size of electronic components such as semiconductor devices,
The present invention relates to a method for manufacturing an electronic device that provides a means for achieving higher reliability.

「従来の技術」 従来、電子部品チップの保護膜形成用のファイナル・コ
ーティングは、ウェハ・レベルにて行っていた。このた
め、その後工程にくるワイヤ・ボンディング用のパッド
部のボンディングされていない他部のアルミニューム(
一般には100μm×100μm)はエポキシ・モール
ド部に露呈してしまっていた。
"Conventional Technology" Conventionally, final coating for forming a protective film on electronic component chips was performed at the wafer level. For this reason, the aluminum (
In general, 100 μm x 100 μm) was exposed to the epoxy mold part.

アルミニューム・パッドはコロ−ジョンを起こしやすく
、半導体装置の特性劣化、信頼性低下を誘発してしまっ
ていた。
Aluminum pads are prone to corrosion, leading to deterioration of the characteristics and reliability of semiconductor devices.

本発明はかかる従来の有機樹脂封止を施す電子部品にお
きる信頼性の低下を防ぐための保護膜形成方法に関する
ものである。
The present invention relates to a method for forming a protective film to prevent a decrease in reliability that occurs in such conventional electronic components sealed with organic resin.

従来、本発明人による特許H(半導体装置作製方法 昭
和58年特許願第106452号 昭和58年6月14
日出願)が知られている。
Previously, Patent H by the present inventor (Semiconductor device manufacturing method, Patent Application No. 106452, June 14, 1982)
(application filed in Japan) is known.

本発明人の提案は、パッドがコロ−ジョンをおこすこと
を防ぐのには有効であるが、長期間湿度のある雰囲気に
保持し、これに半田付を行う時、半田付の260°Cの
急激な温度変化で有機樹脂中の水分が急激に気化し、パ
ッケージにクランクを誘発してしまった。特に電子部品
チップの裏側にあるダイの部分での有機樹脂との剥離が
多かった。
The inventor's proposal is effective in preventing corrosion of the pad, but when the pad is kept in a humid atmosphere for a long period of time and soldered to it, the soldering temperature of 260°C The rapid temperature change caused the moisture in the organic resin to rapidly evaporate, causing the package to crack. In particular, there was a lot of separation from the organic resin at the die part on the back side of the electronic component chip.

これはこのダイか金属であり、有機樹脂との熱膨張係数
の差による歪エネルギの発生によると推定される。かか
る信頼性の低下を補う電子部品の構造およびその対策が
求められていた。
This is thought to be due to the generation of strain energy due to the difference in thermal expansion coefficient between the die and the organic resin. There has been a need for a structure for electronic components that can compensate for such a decrease in reliability, and for countermeasures therefor.

「目的」 この発明は、プラスチック・モールド(有機樹脂)封止
に関し、ファイナルコーティング用保護膜形成を半導体
チップ(トランジスタまたはそれが複数個集積化された
半導体装置等の電子部品を以下電子部品チップまたは単
にチップという)の表面のみならず、リードフレーム(
全面の最終的に電子部品のリードを構成するための集合
体をいう)およびその連結部(電子部品チップのパッド
とリードフレームのステム部のパッドとを連結するため
の領域のすべて)を覆って保護膜を設けることにより、
高信頼性の電子装置を形成することを目的としている。
"Purpose" This invention relates to plastic mold (organic resin) encapsulation, and the formation of a protective film for final coating on semiconductor chips (hereinafter referred to as electronic component chips or electronic components such as transistors or semiconductor devices in which multiple transistors are integrated) Not only the surface of the chip (simply called a chip), but also the surface of the lead frame (
It covers the entire surface (the assembly that ultimately constitutes the lead of the electronic component) and its connection part (the entire area for connecting the pad of the electronic component chip and the pad of the stem part of the lead frame). By providing a protective film,
The purpose is to form highly reliable electronic devices.

この発明は、プラスチック・モールド・パッケージにお
いて、信頼性を低下させる水等の湿度が単にプラスチッ
ク・パッケージのバルクのみならず、リード部L・−ム
の表面を伝わって侵入する水に対しても、ブロンキング
効果を有した、高信頼性の半導体装置を設けたことを特
徴としている。
In a plastic mold package, the present invention prevents moisture such as water that reduces reliability not only from the bulk of the plastic package, but also from water that enters through the surface of the lead portion L. It is characterized by the provision of a highly reliable semiconductor device that has a bronking effect.

「発明の構成」 第1図(A) 、 (B)は本発明構造の有機樹脂封止
を施した電子部品の縦断面図の部分を示す。
"Structure of the Invention" FIGS. 1A and 1B show a vertical cross-sectional view of an electronic component sealed with an organic resin having the structure of the present invention.

第1図(A)は電子部品チップ(28)と、このチップ
の金属、例えばアルミニュームと金の2層バッド(38
)とリードフレームの電子部品チップとの連結のための
ステム(35)のパッド(38″)との間に導体(39
)例えば半田付による連結を行い、更にこのチップ(2
8〉表面、パッド(38)表面、連結部(3B) 。
Figure 1 (A) shows an electronic component chip (28) and a two-layer pad (38) made of metal such as aluminum and gold.
) and the pad (38″) of the stem (35) for connection with the electronic component chip of the lead frame.
) For example, connect by soldering, and then connect this chip (2
8> Surface, pad (38) surface, connecting portion (3B).

(38’)、 (39)、電子部品チップ(28)の裏
面および側面に対し、劣化防止用保護膜、特に窒化珪素
膜、酸窒化珪素膜、炭化珪素膜またはこれらとダイヤモ
ンド状炭素(口LCという)との多層膜(27)のコー
ティングを行う。
(38'), (39) On the back and side surfaces of the electronic component chip (28), apply a protective film for preventing deterioration, especially a silicon nitride film, a silicon oxynitride film, a silicon carbide film, or a diamond-like carbon (LC) film together with these. Coating with a multilayer film (27) is performed.

この窒化珪素膜の如き保護膜は室温またはその近傍の温
度において、珪化物気体と窒化物気体とを反応炉に導入
し、そこに電気エネルギを供給するいわゆるプラズマ気
相法により形成せしめた。
This protective film such as a silicon nitride film was formed by a so-called plasma vapor phase method in which a silicide gas and a nitride gas were introduced into a reactor and electrical energy was supplied thereto at room temperature or a temperature close thereto.

このようにして劣化防止用保護膜を300〜5000人
、一般には約1000人の厚さに形成した後、公知のイ
ンジェクション・モールド法によりエポキシ樹脂(33
)を注入・封止させた。更にタイバー(リードフレーム
のリード間がばらつかないように一時的に連結している
もの)を切断するとともにフレームをリード(37)部
にて曲げ、さらにリード部の酸洗いを行った後、リード
(37)にハンダメツキを行った。
After forming the protective film for preventing deterioration to a thickness of 300 to 5,000 layers, generally about 1,000 layers, the epoxy resin (33
) was injected and sealed. Furthermore, the tie bars (those that temporarily connect the leads of the lead frame to prevent them from dispersing) are cut, the frame is bent at the lead (37) portion, and the lead portion is pickled. Solder plating was performed on (37).

本発明の半導体装置の構造において、信頼性を低下させ
る水がモールド材(33)を含侵し、チップ(28)、
パッド(38)、ステム(35)のパッド(38’ )
の表面に集合する。この水に対しこれらの水が電子部品
チップ等に直接接触しないように高信頼性化を図ってい
る。
In the structure of the semiconductor device of the present invention, water that reduces reliability impregnates the molding material (33), and the chip (28),
Pad (38), pad (38') of stem (35)
gather on the surface of High reliability is achieved by preventing this water from coming into direct contact with electronic component chips and the like.

かくして第1図(A)はチップをワイヤボンドしないた
め電子部品チップの下にダイかなく、かつボンディング
ワイヤも省略され小型化されている。
Thus, in FIG. 1(A), since the chip is not wire-bonded, there is no die under the electronic component chip, and bonding wires are also omitted, resulting in miniaturization.

第1図(B)においては、PCB(プリント回路基板)
への電子部品(29)の密接はダイのない側で行ってい
る。このため、半田付の時の260°C,10秒の急激
な熱上昇に対し、万が−の有機樹脂中に含侵している水
の膨張によるパッケージのクランクの発生をさらに防ぐ
In Figure 1 (B), a PCB (printed circuit board)
The electronic component (29) is brought into close contact with the die side. This further prevents the occurrence of cranking of the package due to the expansion of water impregnated in the organic resin in the event of a sudden heat rise of 260 DEG C. for 10 seconds during soldering.

第2図は、本発明の電子部品チップがリードフレームに
ボンディングまたはマウントされた構造で、1つがホル
ダに装着された基板、または複数個ホルダに装着して集
合させた基体(2)を複数配設させ、プラズマ気相法に
より窒化珪素膜等の保護膜のコーティングを行うための
プラズマCVD装置の概要を示す。
Figure 2 shows a structure in which the electronic component chip of the present invention is bonded or mounted to a lead frame, and one substrate is mounted on a holder, or a plurality of substrates (2) are mounted on a holder and assembled. An outline of a plasma CVD apparatus for coating a protective film such as a silicon nitride film using a plasma vapor phase method is shown below.

図面において、反応系(6)、ドーピング系(5)を有
している。
In the drawing, it has a reaction system (6) and a doping system (5).

反応系(6)は、反応空間を有する反応室(1)と予備
室(7)とを有し、ゲート弁(8) 、 (9)とを有
している。反応室(1)は内側に供給側フード(13)
を有し、フード(13)はより入口側ノズル(3)より
反応性気体を下方向に吹き出し、プラズマ反応をさせ、
基板または基体上に保護膜形成を行った。反応後は排出
側フード(13’)より排気口(4)を経てバルブ(2
1)、真空ポンプ(20)に至る。高周波電源(10)
よりの電気エネルギはマツチングトランス(26)をへ
て、50KIIz 〜50MIIz例えば13.56M
Hzの周波数を上下間の一対の同し大きさの網状電極(
11)。
The reaction system (6) has a reaction chamber (1) having a reaction space, a preliminary chamber (7), and gate valves (8) and (9). The reaction chamber (1) has a supply hood (13) inside.
The hood (13) blows reactive gas downward from the nozzle (3) on the inlet side to cause a plasma reaction,
A protective film was formed on the substrate or substrate. After the reaction, the valve (2
1), leading to the vacuum pump (20). High frequency power supply (10)
The electric energy of
A pair of mesh electrodes of the same size between the upper and lower sides (
11).

(II’)に加える。さらにマツチングトランスの中点
(25”)ハ接地レベル(25)とし、このレベルと基
体(2)との間にはバイアス供給源(24)により、D
CまたはACバイアス(1〜500KIIz例えば50
KHz)を加えた。また周辺の反応性気体を反応室の内
壁にまで広がらないようにした。枠構造のホルダ(40
)は導体の場合は浮いたレベルとし、また絶縁体であっ
てもよい。反応性気体は一対の電極(11) 、 (1
1°)により供給された高周波エネルギにより励起され
、また低周波バイアスエネルギにより被形成面を有する
電子部品がバイアス印加され、この電子部品チップ、こ
のチップにポンディングされたステムまたはリードフレ
ーム上にコーティングされるようにした。プラズマCv
D法において、被膜の被形成体(2)(以下基体(2)
という)はサポータ(40”)上に配設された枠構造の
ホルダ(40)内に一対の電極間の電界の方向に平行と
し、いずれの電極(11)。
Add to (II'). Furthermore, the center point (25") of the matching transformer is set to the ground level (25), and a bias supply source (24) is connected between this level and the base (2)
C or AC bias (1~500KIIz e.g. 50
KHz) was added. Additionally, the surrounding reactive gas was prevented from spreading to the inner wall of the reaction chamber. Frame structure holder (40
) is a floating level if it is a conductor, or it may be an insulator. The reactive gas is transported between a pair of electrodes (11) and (1
The electronic component having the surface to be formed is excited by high frequency energy supplied by 1°) and biased by low frequency bias energy to coat the electronic component chip, the stem bonded to the chip, or the lead frame. I made it so that it would be done. plasma cv
In method D, the object (2) on which the film is formed (hereinafter referred to as the substrate (2)
) is parallel to the direction of the electric field between a pair of electrodes within a frame-structured holder (40) disposed on a supporter (40''), and either electrode (11).

(11”)からも離間させている。複数の基板は互いに
一定の間隔(3〜13cm例えば8ca+)または概略
一定の間隔を有して配設されている。この多数の基体(
2)は、グロー放電により作られるプラズマ中の陽光社
内に配設される。
(11"). The plurality of substrates are arranged at a constant interval (3 to 13 cm, e.g. 8ca+) or approximately constant interval from each other. This large number of substrates (
2) is placed inside the company with sunlight in the plasma created by glow discharge.

第3図(A)は基体(2)の部品を拡大したものである
。即ち第2図の基体(2)は電子部品チップをリードフ
レームに5=tOケマウントした基板(2゛)を示す。
FIG. 3(A) is an enlarged view of the parts of the base body (2). That is, the base body (2) in FIG. 2 shows a substrate (2') on which 5=tO chips of electronic parts are mounted on a lead frame.

電子部品チップ(28)を第3図(A)で口型で略記し
ている。リードフレームのリードを一時的に固定してい
る上下の補助バー(41)、(41’)を第3図(A)
で直線で示している。第3図(A)の^−A゛の縦断面
図を(B)に示している。第3図(B)ではそれぞれの
電子部品(29−1) 、 (29−2)  ・・(2
9−n)即ち(29)に対応して、補助バー(41)、
(41’)、 リード(37)、パッド(38) 、 
(38”)、電子部品チップ(28)を示している。
The electronic component chip (28) is abbreviated as a mouth shape in FIG. 3(A). Figure 3 (A) shows the upper and lower auxiliary bars (41) and (41') that temporarily fix the leads of the lead frame.
is shown as a straight line. A vertical cross-sectional view taken along line A'' in FIG. 3(A) is shown in FIG. 3(B). In Figure 3 (B), each electronic component (29-1), (29-2), (29-2)
9-n), that is, corresponding to (29), an auxiliary bar (41),
(41'), lead (37), pad (38),
(38”), an electronic component chip (28) is shown.

第1図、第2図、第3図に示した電子装置の保護膜形成
の実施例を示す。
An example of forming a protective film for the electronic device shown in FIGS. 1, 2, and 3 is shown.

「実施例1」 第1図において、電子部品チップ(28)のパッド(3
8)をアルミニウムと金の2層膜とした。リードフレー
ムのリード(37)より延在したステム(35)にはニ
ッケルメッキをしたパッド(38’)と、ここに半田が
局部的に連結部を構成するためにつけられている。この
リードフレームをそれぞれのパッド(38) 、 (3
8’ ”)を位置合わせをし、260″Cの熱外線を照
射し、半田を溶かしかつ連結させた。
“Example 1” In FIG. 1, the pad (3) of the electronic component chip (28) is
8) was made into a two-layer film of aluminum and gold. A stem (35) extending from the lead (37) of the lead frame has a nickel-plated pad (38') and solder is locally applied thereto to form a connection. This lead frame is connected to each pad (38), (3
8''') were aligned and irradiated with external heat at 260''C to melt the solder and connect them.

かくして第3図(B)の構造を作る。これを第3図(A
)のホルダ(2)に1ケまたは複数個装着して基体とし
、保護膜を第2図の装置で作製した。
In this way, the structure shown in FIG. 3(B) is created. This is shown in Figure 3 (A
) was attached to one or more holders (2) to form a base, and a protective film was produced using the apparatus shown in FIG.

第2図のプラズマCVD装置において、ドーピング系は
珪化物気体であるジシラン(SizllJを(17)よ
り、また窒化物気体である窒素を(14)より、反応室
等のエツチング気体、例えば弗化窒素を(16)より、
またエチレン(C2)14)を(15)より供給してい
る。それらは流量計(18) 、バルブ(19)により
制御されている。
In the plasma CVD apparatus shown in FIG. 2, the doping system is a silicide gas, disilane (from (17)), a nitride gas, nitrogen (from (14)), and an etching gas in the reaction chamber, such as nitrogen fluoride. From (16),
Ethylene (C2) 14) is also supplied from (15). They are controlled by a flow meter (18) and a valve (19).

例えば、窒化珪素を作らんとする場合、基板温度は外部
加熱を特に積極的に行わない室温(プラズマによる自己
加熱を含む)またはその近傍の温度とし、反応性気体は
反応室に5id16/Nz = 1/3として反応室の
圧力0.01〜0.1torr例えば0.05torr
を保持しつつ供給した。更に13.56MHzの周波数
の高周波エネルギをIK−の出力で一対の電極(11)
For example, when trying to make silicon nitride, the substrate temperature is set at or near room temperature without any active external heating (including self-heating by plasma), and the reactive gas is placed in the reaction chamber at 5id16/Nz = As 1/3, the pressure in the reaction chamber is 0.01 to 0.1 torr, for example 0.05 torr.
was supplied while maintaining the Furthermore, high frequency energy with a frequency of 13.56 MHz is applied to a pair of electrodes (11) using the output of IK-.
.

(11’)に供給した。またACバイアス用の5QKI
Izの周波数のバイアス(工2)を基体(2)に100
〜500−の出力で加える。かくして平均1000人(
1000人±2゜0人)に約10分(平均速度2入/秒
)の被膜形成を行った。
(11'). Also 5QKI for AC bias
The bias of the frequency of Iz (Step 2) is set to 100 on the substrate (2).
Add at a power of ~500-. Thus, an average of 1000 people (
Film formation was carried out for about 10 minutes (average speed 2 inputs/second) on 1000 people ± 2°0 people).

窒化珪素膜は絶縁耐圧3 X10bV/Co!以上を有
し比抵抗は2X10’″′Ωcmであった。赤外線吸収
スペクトルでは864cm −’の5i−N結合の吸収
ピークを有し、屈折率は1.7〜1.8であった。
The silicon nitride film has a dielectric strength of 3 x 10bV/Co! The specific resistance was 2×10′″′Ωcm.The infrared absorption spectrum had an absorption peak of 5i-N bond at 864 cm −′, and the refractive index was 1.7 to 1.8.

DLCを形成する場合、同様の室温でジシランおよび窒
素のかわりに(15)よりエチレンを100Xの濃度で
反応室(1)に反応空間の圧力0.01−0.5tor
r例えば0.05torrを保持しつつ供給した。高周
波エネルギバイアスは同様とした。すると2λ/秒の成
長速度でDLC膜を300〜3000人例えば1000
大の厚さに形成することができた。
When forming DLC, add ethylene from (15) instead of disilane and nitrogen at a similar room temperature to the reaction chamber (1) at a concentration of 100X at a reaction space pressure of 0.01-0.5 torr.
For example, the supply voltage was maintained at 0.05 torr. The high frequency energy bias was the same. Then, at a growth rate of 2λ/sec, 300 to 3000 DLC films, for example 1000
It was possible to form it to a large thickness.

DLCは金属および酸化物には密着しにくいため、この
成膜はまず窒化珪素膜を200〜2000大形威して、
さらにその上にDLCを300〜3000人の厚さに形
成した。DLCはすべての酸に対して耐久性を有し、超
高温で電子部品を作るのに優れていた。
Since DLC does not adhere well to metals and oxides, this film is first formed by depositing a silicon nitride film with a size of 200 to 2000.
Further, DLC was formed thereon to a thickness of 300 to 3000 layers. DLC is resistant to all acids and is excellent for making electronic components at extremely high temperatures.

ホルダ(40)は枠の内側の大きさ60c++ X 6
0c+++を有し、電極間距離は30cm (有効20
cm )としている。
The holder (40) has an inside size of 60c++ x 6
0c+++, and the distance between the electrodes is 30cm (effective 20
cm).

また第2図の基体(2)の部分を拡大した図面を第3図
に示す。
Further, FIG. 3 shows an enlarged view of the base body (2) in FIG. 2.

第3図において、基体に電子部品チップをマウントした
リードフレーム(29−1) 、 (29−2)  ・
・・・(29−n)即ち(29)を配設したものである
。このジグの^−A°の断面図を(B)に示す。チップ
(28)をバッド(38) 、 (38’ ”)を含む
連結部でステム(35)に連結してあり、これらが複数
ケフレーム上に配設されている。
In Fig. 3, lead frames (29-1), (29-2), with electronic component chips mounted on the base, are shown.
...(29-n), that is, (29) is arranged. A ^-A° cross-sectional view of this jig is shown in (B). The tip (28) is connected to the stem (35) by a connecting portion including pads (38) and (38'''), which are arranged on a plurality of frames.

リードフレーム部はこの実施例では80ビンの例を示し
ている。4270イまたは銅フレームのステム(35)
と電子部品チップ(28)とのポンディングパッドとの
間に直接的にボンディングをしている。
In this embodiment, the lead frame section has 80 bins. 4270i or copper frame stem (35)
Bonding is performed directly between the electronic component chip (28) and the bonding pad of the electronic component chip (28).

しかしこの形状以外の任意のピン数、形状をも同様に有
せしめることが可能であることはいうまでもない。
However, it goes without saying that it is also possible to have any number and shape of pins other than this shape.

即ち本発明は、単に保護膜として例えば窒化珪素膜、窒
化珪素膜とDLCの多層膜を電子部品チップとリードフ
レームとを連結部で連結した後にコティングするという
特長を有するのみならず、パッド、チップの露呈した表
面に対しても均一な膜厚で保護膜をコーティングする。
That is, the present invention not only has the feature of coating a silicon nitride film or a multilayer film of a silicon nitride film and DLC as a protective film after connecting an electronic component chip and a lead frame at a connecting portion, but also coats a silicon nitride film or a multilayer film of a silicon nitride film and DLC as a protective film. The protective film is coated with a uniform thickness even on the exposed surface.

そしてこのためにリードフレームの導体を通じて基体(
2)に印加されたACバイアスを成膜中にすべてのフレ
ームに同じく加えることができるため、きわめて緻密な
膜厚を作ることができる。また反応性気体の活性化は高
周波を用いるため活性化率を高くすることができた。
And for this purpose, the conductor of the lead frame is passed through the substrate (
Since the AC bias applied in 2) can be applied equally to all frames during film formation, an extremely dense film thickness can be produced. Furthermore, since high frequency was used to activate the reactive gas, the activation rate could be increased.

さらに本発明においては、第1図(A) 、 (B)に
示した如く、トランスファモールド法によりエポキシ樹
脂をモールド(33) した。そしてリードと電子部品
チップとを一体物とした。
Furthermore, in the present invention, as shown in FIGS. 1(A) and 1(B), the epoxy resin was molded (33) by the transfer molding method. Then, the lead and the electronic component chip were integrated.

さらにクイパーおよび補助バーを除去した。そしてモー
ルドより外のリード部を第1図(A)のリード(37)
の如く所定の形状を曲げてリードの表面の酸洗いをし、
半田メツキを完成させた。
Additionally, the kuiper and auxiliary bar were removed. Then connect the lead part outside the mold to the lead (37) shown in Figure 1 (A).
Bend the lead into a predetermined shape and pickle the surface of the lead.
Completed soldering.

なお本発明においては、pcvo法において、電気エネ
ルギのみならず、10〜15μの波長の遠赤外線または
300nm以下の紫外光を同時に加えた光エネルギを用
いるフォトCVD (またはフォ) FPCVD)法を
併用することは有効である。
In the present invention, the PCVO method uses not only electrical energy but also a photoCVD (or FPCVD) method that uses light energy that simultaneously adds far infrared rays with a wavelength of 10 to 15 μ or ultraviolet light of 300 nm or less. That is valid.

「効果」 金属のリード、電子部品チップ、連結部と異なる材料は
一般に有機樹脂と密着性が悪い。しかし本発明では、こ
れらを密着性のよい保護膜を形成し、かつ保護膜と密着
性のよい面に有機樹脂膜で封止することにより高信頼性
化を図ることができた。特にリードと電子部品チップと
を機械的に有機樹脂で保護し、かつこの樹脂の欠点を保
護膜で覆った。さらに従来用いられていたグイとワイヤ
とを除去することにより超小型化を図ることができた。
``Effect'' Materials different from metal leads, electronic component chips, and connecting parts generally have poor adhesion to organic resins. However, in the present invention, high reliability can be achieved by forming a protective film with good adhesion on these and sealing the surface with good adhesion with the protective film with an organic resin film. In particular, the leads and electronic component chips are mechanically protected with an organic resin, and the defects of this resin are covered with a protective film. Furthermore, by removing the gougs and wires that were conventionally used, it was possible to achieve ultra-miniaturization.

加えて窒化珪素等の保護膜は水、塩素に対するブロッキ
ング効果(マスク効果)が大きい。このため本発明構造
の半導体に・おいては、PCT (プレッシャー・クツ
カー・テストHOatom、 100時間、150°C
の条件下においても、まったく不良が観察されず、従来
のICチップは50〜100フイツトの不良率を有して
いたが、5〜10フイツトにまでその不良率を下げるこ
とが可能になった。
In addition, a protective film such as silicon nitride has a large blocking effect (mask effect) against water and chlorine. For this reason, the semiconductor having the structure of the present invention is subjected to PCT (Pressure Test HOatom) for 100 hours at 150°C.
Even under these conditions, no defects were observed, and conventional IC chips had a defective rate of 50 to 100 feet, but it became possible to lower that defective rate to 5 to 10 feet.

本発明における保護膜は窒化珪素膜とした。しかしDL
C(ダイヤモンド・ライク・カーボン)膜、酸化珪素膜
、その他の絶縁膜の単層または多層膜であってもよい。
The protective film in the present invention was a silicon nitride film. But DL
It may be a single layer or a multilayer film of a C (diamond-like carbon) film, a silicon oxide film, or another insulating film.

さらに本発明において、電子部品チップは半導体集積回
路として示したが、その他、抵抗、コンデンサであって
もよく、ボンディングもワイヤボンディングのみならず
フリップチップボンディング、ハンダバンブボンディン
グでもよい。
Further, in the present invention, the electronic component chip is shown as a semiconductor integrated circuit, but it may also be a resistor or a capacitor, and the bonding may be not only wire bonding but also flip chip bonding or solder bump bonding.

上述した説明においては、リードフレーム上に半導体チ
ップをi置した場合について述べているが、本発明は特
にリードフレームに限るものではなく、リードフレーム
と同様の機能を持つものであっても、同様の効果が期待
できるものである。
Although the above description describes the case where semiconductor chips are placed on a lead frame, the present invention is not particularly limited to lead frames, and even if the semiconductor chips have the same function as a lead frame, The effects can be expected.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の電子装置の縦断面図を示す。 第2図は本発明方法を実施するためのプラズマ気相反応
装置の概要を示す。 第3図は第2図の装置のうちの基体部の拡大図を示す。 ^−1 弔 / 図
FIG. 1 shows a longitudinal sectional view of an electronic device according to the invention. FIG. 2 shows an outline of a plasma gas phase reactor for carrying out the method of the present invention. FIG. 3 shows an enlarged view of the base portion of the device of FIG. ^-1 Condolence/ Diagram

Claims (1)

【特許請求の範囲】 1、電子部品チップのパッドとリードフレームのステム
部のパッドとを導体により連結せしめた電子部品を複数
ケ配設した基板または該基板を集合させた基体上に、プ
ラズマ空間に前記基板または基体を配設せしめ、保護膜
を室温またはその近傍の温度で形成することを特徴とし
た電子装置の作製方法。 2、電子部品チップのパッドとリードフレームのステム
部のパッドとを導体により連結せしめた電子部品を複数
ケ配設した基板または該基板を集合させた基体上に、プ
ラズマ空間に前記基板または基体を配設せしめ、保護膜
を前記電子部品を覆って形成する工程と、樹脂封止処理
を行う工程と、前記リードフレームを保持していた周辺
部を除去することにより電子装置とする工程とを有する
ことを特徴とする電子装置の作製方法。
[Claims] 1. Plasma space is formed on a substrate on which a plurality of electronic components are arranged, or on a substrate on which such substrates are assembled, in which the pad of an electronic component chip and the pad of the stem portion of a lead frame are connected by a conductor. 1. A method of manufacturing an electronic device, comprising: disposing the substrate or base body on the substrate; and forming a protective film at or near room temperature. 2. Place the substrate or substrate in a plasma space on a substrate on which a plurality of electronic components are arranged, in which the pad of the electronic component chip and the pad of the stem portion of the lead frame are connected by a conductor, or on a substrate on which the substrates are assembled. a step of forming a protective film over the electronic component; a step of performing a resin sealing treatment; and a step of removing a peripheral portion that held the lead frame to form an electronic device. A method for manufacturing an electronic device characterized by the following.
JP22121289A 1989-08-28 1989-08-28 Manufacture of electronic device Pending JPH0383353A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP22121289A JPH0383353A (en) 1989-08-28 1989-08-28 Manufacture of electronic device
US08/028,606 US5438222A (en) 1989-08-28 1993-03-08 Electronic device with plural pad connection of semiconductor chip to leads

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22121289A JPH0383353A (en) 1989-08-28 1989-08-28 Manufacture of electronic device

Publications (1)

Publication Number Publication Date
JPH0383353A true JPH0383353A (en) 1991-04-09

Family

ID=16763223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22121289A Pending JPH0383353A (en) 1989-08-28 1989-08-28 Manufacture of electronic device

Country Status (1)

Country Link
JP (1) JPH0383353A (en)

Similar Documents

Publication Publication Date Title
US5147822A (en) Plasma processing method for improving a package of a semiconductor device
US5208467A (en) Semiconductor device having a film-covered packaged component
US5013688A (en) Method of manufacturing a semiconductor using plasma processing
EP0342681B1 (en) Method of manufacturing an electrical device
US20030001253A1 (en) Semiconductor device
US6191492B1 (en) Electronic device including a densified region
KR101912578B1 (en) Passivation layer for semiconductor device packaging
US5438222A (en) Electronic device with plural pad connection of semiconductor chip to leads
US5192995A (en) Electric device utilizing antioxidation film between base pad for semiconductor chip and organic encapsulating material
JP2802650B2 (en) Electronic equipment
US6756670B1 (en) Electronic device and its manufacturing method
US5121187A (en) Electric device having a leadframe covered with an antioxidation film
JP2684387B2 (en) Electronic device and manufacturing method thereof
JPH0383353A (en) Manufacture of electronic device
JPS59231840A (en) Semiconductor device and manufacture thereof
JPH0383351A (en) Manufacture of electronic device
JPH01292849A (en) Manufacture of electronic device
JPH01292846A (en) Manufacture of electronic device
JPH01292833A (en) Manufacture of electronic device
JPS63216352A (en) Manufacture of semiconductor device
JPH0260154A (en) Lead frame and manufacture of electronic device incorporating the same
JPH02106952A (en) Electronic device
JPH02106954A (en) Electronic device
JPH0276249A (en) Electronic device and manufacture thereof
JP2683694B2 (en) Method of manufacturing electronic device