JPH02106952A - Electronic device - Google Patents
Electronic deviceInfo
- Publication number
- JPH02106952A JPH02106952A JP63261962A JP26196288A JPH02106952A JP H02106952 A JPH02106952 A JP H02106952A JP 63261962 A JP63261962 A JP 63261962A JP 26196288 A JP26196288 A JP 26196288A JP H02106952 A JPH02106952 A JP H02106952A
- Authority
- JP
- Japan
- Prior art keywords
- film
- carbon
- dlc
- molding material
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/015—Manufacture or treatment of bond wires
- H10W72/01515—Forming coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は、半導体集積回路等の電子部品のワイヤボン
ディング後、これら全体に有機樹脂モルト処理を施し、
この絶縁性のモールド(樹脂モルトまたはモールF後の
樹脂封止をしたことを示す)材表面に静電気が局部的に
溜まり、内部の電子部品が静電気破壊をしてしまうこと
を防ぐため、また外部より水分のモールド材中への浸透
を防ぐため、その表面に1×106〜5X1013Ωc
mの比抵抗を有する炭素または炭素を主成分とする被膜
を設けたものである。DETAILED DESCRIPTION OF THE INVENTION "Field of Industrial Application" This invention provides an organic resin malt treatment to the entire electronic components such as semiconductor integrated circuits after wire bonding.
In order to prevent static electricity from locally accumulating on the surface of this insulating mold (indicating resin molding or resin sealing after mold F), internal electronic components would be damaged by static electricity, and external In order to prevent moisture from penetrating into the mold material, a layer of 1 x 106 to 5 x 1013 Ωc is applied to the surface of the mold material.
It is provided with carbon or a coating mainly composed of carbon and having a specific resistance of m.
本発明は、そのため、炭化物気体を用いたプラズマCV
O法を用い、熱伝導度がよく、かつ有機樹脂モールド材
との密着性に優れた炭素をまたは炭素を主成分とする被
膜(ダイヤモンドと同じsp3結合を有する炭素である
ため、DLCとも略記する)を適用したものである。Therefore, the present invention provides plasma CV using carbide gas.
Using the O method, a carbon or carbon-based coating with good thermal conductivity and excellent adhesion to organic resin molding materials (also abbreviated as DLC because carbon has the same sp3 bond as diamond) ) is applied.
「従来の技術およびその問題点」
従来の有機樹脂モールド(41)がなされたフレムのリ
ード(35)およびフレームのグイ(35′)が第4図
に示されている。"Prior Art and its Problems" FIG. 4 shows a frame lead (35) and a frame guide (35') in which a conventional organic resin mold (41) is made.
図面において、この有機樹脂(41)はlXl0”Ωc
m以上の高い比抵抗(固有抵抗ともいう)をもつ絶縁材
料であるため、SMT(サーフェイス・マウント・テク
ノロジー 表面実装技術)において、アッセンブルをす
る際のジグ表面の接触、または保存中にモールド材の表
面に局部的に静電気が溜まってしまった。この静電気は
有機樹脂の厚さが厚い時は相対的にその電界強度も電子
部品にとっては小さくなり、電子部品の静電破壊をもた
らすことは少なかった。しかし、モールド材の厚さが1
.5mmまたはそれ以下になると、相対的に静電気によ
る電界強度が大きくなり、電子部品の信顧性保障上、無
視できなくなった。In the drawing, this organic resin (41) is lXl0"Ωc
Because it is an insulating material with a high resistivity (also called specific resistance) of more than m, it is used in SMT (Surface Mount Technology) to avoid contact with the surface of the jig during assembly or contact with the mold material during storage. Static electricity has accumulated locally on the surface. When the thickness of the organic resin is thick, the electric field strength of this static electricity becomes relatively small for electronic components, and electrostatic damage to electronic components is less likely to occur. However, the thickness of the mold material is 1
.. When the thickness is 5 mm or less, the electric field strength due to static electricity becomes relatively large and cannot be ignored from the viewpoint of ensuring the reliability of electronic components.
さらに電子部品であるICチップ(28)がダイアタッ
チされるダイ(35°)は、銅、4270イ等の金属よ
りなり、この表面(裏面)には、電子部品(28)をダ
イアタッチ(24)させる際の100〜450°Cの熱
処理で低級酸化物(32)が形成されてしまう。Furthermore, the die (35°) to which the IC chip (28), which is an electronic component, is die attached is made of metal such as copper or 4270I, and the electronic component (28) is die attached (24 ) A lower oxide (32) is formed during the heat treatment at 100 to 450°C.
このため、この後、ただちに有機樹脂のモールド材(4
1)によるモールド処理を行うと、モールド材と銅また
は4270イとの間にきわめてはがれやすい酸化物層(
32)が残存してしまう。この電子装置を長期間保存し
ておくと、大気よりの水分をモルト材が吸収し、酸化物
(32)の近傍に集まってしまう。そのため、その後工
程の260°C13〜10秒の半田付の際の急激な熱衝
撃に耐えることができず、ダイの周辺部のモールド材に
クランク(33)。Therefore, immediately after this, the organic resin molding material (4
When the molding process according to 1) is performed, an oxide layer (
32) will remain. If this electronic device is stored for a long period of time, the malt material absorbs moisture from the atmosphere and collects near the oxide (32). Therefore, the crank (33) could not withstand the rapid thermal shock during soldering at 260°C for 13 to 10 seconds in the subsequent process, and the mold material around the die was cranked (33).
(33’)が発生したり、またダイの裏面にたまった水
分が蒸気化してボイド(42)ができ、裏面のモルト材
にふくれ(41’)が発生してしまった。そしてPCB
上にマウントされた後における長期間の使用に対し、ク
ランク箇所よりの水、不純物の侵入による半導体装置の
特性劣化、信頼性低下を誘発してしまっていた。(33') was generated, and moisture accumulated on the back side of the die was vaporized to form voids (42), and blisters (41') were generated in the malt material on the back side. and PCB
When used for a long time after being mounted on a semiconductor device, the ingress of water and impurities from the crank part causes deterioration of the characteristics and reliability of the semiconductor device.
しかしこれらのことはこれまでまったく考慮さ・れてい
ない。However, these matters have not been considered at all so far.
「発明の構成」
本発明はかかる従来のDIPにおきる静電気による電子
部品の局部破壊およびクランクの発生等による信頼性の
低下を防ぐため、モールド処理を完了した後、これらモ
ールド材上表面部に固有抵抗1×10b〜5×1013
ΩC11を有する被膜をコートしたものである。そして
これを有機樹脂と密着性のよい炭素または炭素を主成分
とする被膜を0.05〜5μm好ましくは0.1〜1μ
mの厚さに形成したものである。この被膜を形成するた
め、モールドされた電子装置を予め真空引きするため、
モールド材中の水分を真空脱気する。そしてその上面に
耐静電気対策の弱絶縁性を有し、外部からの水の侵入を
防くため、炭素または炭素を主成分とする被膜(DLC
膜ともいう)は真空を使うとともに、スパッタ効果を伴
わせつつ成膜するプラズマCVD法によりコートし保護
膜としたことを特徴としている。``Structure of the Invention'' In order to prevent local destruction of electronic components caused by static electricity and deterioration of reliability due to occurrence of cranks, etc. that occur in conventional DIP, the present invention provides a unique Resistance 1 x 10b ~ 5 x 1013
It is coated with a film having ΩC11. This is coated with carbon or a coating mainly composed of carbon that has good adhesion to the organic resin.
It is formed to a thickness of m. In order to form this film, the molded electronic device is evacuated in advance.
Vacuum degas the moisture in the mold material. The upper surface has weak insulation properties to prevent static electricity, and to prevent water from entering from the outside, it is coated with carbon or carbon-based coating (DLC).
The film is characterized in that it is coated as a protective film using a plasma CVD method that uses a vacuum and produces a sputtering effect.
本発明においては、さらにこの有機樹脂モールド材を形
成する前に、プラズマ処理法を用いてリードフレームお
よびチップ全体を窒化珪素膜等で覆い、より高信頼性の
電子装置を作ってもよい。In the present invention, before forming the organic resin molding material, the entire lead frame and chip may be covered with a silicon nitride film or the like using a plasma treatment method to produce a more reliable electronic device.
第1図は本発明構造のプラスチック旧P(デュアルレイ
ンライン型パ・ンケイジンまたはフラットパ・ンクパッ
ゲイジの縦断面図を示す。FIG. 1 shows a longitudinal sectional view of a plastic old P (dual rain line type package or flat package) having the structure of the present invention.
図面において、リードフレームのダイ(35’)に有機
樹脂系銀ペースト(24)、ガラス系銀ペーストまたは
金−シリコン合金法等で密着させた電子部品チップ(2
8)と、このチップのアルミニューム・パッド(38)
と金属リード(ステム) (35)との間に金線(39
)のワイヤボンドを行った。In the drawing, an electronic component chip (2) is attached to a die (35') of a lead frame using an organic resin silver paste (24), a glass-based silver paste, or a gold-silicon alloy method.
8) and the aluminum pad (38) of this chip.
and the metal lead (stem) (35) with a gold wire (39).
) wire bonding was performed.
さらに高信頼性化のため、このチップ(28)表面、パ
ッド(38)表面、ワイヤ(39)表面およびダイ(3
5°)の裏面に対し、非生成物気体のプラズマ処理によ
り、ダイアタッチの際発生した低級酸化物およびナチュ
ラルオキサイドを除去し、金属表面を露呈(30)させ
、これらの上に劣化防止用保護膜、特に窒化珪素膜(2
7) 、 (27”)のプラズマCVD法によるコーテ
ィングを行う。Furthermore, for higher reliability, the surface of the chip (28), the surface of the pad (38), the surface of the wire (39), and the surface of the die (3
Lower oxides and natural oxides generated during die attach are removed by plasma treatment with non-product gas on the back side of the metal plate (30), exposing the metal surface (30), and a protective layer is placed on top of this to prevent deterioration. films, especially silicon nitride films (2
7) Coating by plasma CVD method (27'') is performed.
かくの如くして、窒化珪素膜の如き劣化防止用保護膜を
300〜5000人、一般には約1000人の厚さに形
成した後、公知のインジェクション・モールド法により
有機樹脂例えばエポキシ(例えば410B)を注入・封
止させた。さらにフレームをリード部(37)にて曲げ
、かつタイバーを切断する。リード部を酸洗いを行った
後、リードにハンダメツキを行った。After forming a protective film for preventing deterioration such as a silicon nitride film to a thickness of 300 to 5,000 layers, generally about 1,000 layers, an organic resin such as epoxy (for example, 410B) is coated by a known injection molding method. was injected and sealed. Furthermore, the frame is bent at the lead portion (37) and the tie bar is cut. After acid-washing the lead portion, the lead was solder-plated.
これらの後、本発明の1017Ωcmの比抵抗をも・つ
絶縁性有機樹脂モールド材(41)の表面および裏面全
体に対し、比抵抗が1×106〜5×10′3Ωcmを
有するDLC(43)を0.05〜5μmの厚さに形成
する。After these, DLC (43) having a specific resistance of 1 x 106 to 5 x 10'3 Ωcm is applied to the entire front and back surfaces of the insulating organic resin molding material (41) of the present invention having a specific resistance of 1017 Ωcm. is formed to a thickness of 0.05 to 5 μm.
モールド材(41)中には信頬性低下をさせる有機物気
体、塩素、水分がモールドの際存在する。これらを除去
するため、これら全体をまず真空引きをして外部に除去
する。そしてこの表面にプラズマCVD法によりDLC
膜の形成を行う。The molding material (41) contains organic gases, chlorine, and moisture that reduce the credibility of the mold. In order to remove these, the whole is first evacuated and removed to the outside. Then, DLC is applied to this surface by plasma CVD method.
Perform film formation.
この本発明のプラズマ処理方法は第2図のプラズマ処理
法を用いた。そしてアルゴン、ネオン、ヘリウム、クリ
プトン等の不活性物気体、または窒素により表面をスパ
ッタして活性化した。さらにプラズマCVD法によりD
LC膜を0.05〜5μm好ましくは0.1〜1μmの
厚さに保護膜(43”)として形成した。The plasma processing method of the present invention uses the plasma processing method shown in FIG. Then, the surface was activated by sputtering with an inert gas such as argon, neon, helium, or krypton, or nitrogen. Furthermore, by plasma CVD method, D
The LC film was formed as a protective film (43'') to a thickness of 0.05-5 μm, preferably 0.1-1 μm.
このDLC膜の如き保護膜は、室温または室温近傍(外
部加熱を積極的に行うことなく、プラズマスパッタによ
り自己発熱する程度の温度)において、炭素弗素化物(
CzFa、CzFs、CHP+、Cfl□F2等CとF
との結合を有するもの)と水素との混合気体、またはこ
れら炭素弗化物とエチレン(C,Il、)とを1/4〜
4/1例えば1/1に混合し、これをプラズマ反応炉に
導入し、そこに電気エネルギを供給するいわゆるプラズ
マ気相法により形成せしめた。DLC膜の比抵抗の制御
のためには、エチレン等の炭素の水素化物に加えて[1
ztli、 [1(Cllz) *、 Bh、NHs、
Nh。A protective film such as this DLC film is made of carbon fluoride (
C and F such as CzFa, CzFs, CHP+, Cfl□F2
) and hydrogen, or a mixture of these carbon fluorides and ethylene (C, Il, ) from 1/4 to
The mixture was mixed at a ratio of 4/1, for example, 1/1, introduced into a plasma reactor, and formed by a so-called plasma vapor phase method in which electrical energy was supplied thereto. In order to control the resistivity of the DLC film, in addition to carbon hydrides such as ethylene, [1
ztli, [1(Cllz) *, Bh, NHs,
Nh.
N(Clls)+、N(Czll□)z、pHz、P(
CIl+)+等の■価またはV価の不純物を添加する方
法または直流バイアスの位置を可変する方法が有効であ
る。この2つの方法は下地モールド材との間の熱膨張の
調整をも行うことができた。N(Clls)+, N(Czll□)z, pHz, P(
A method of adding a valent or V-valent impurity such as CIl+)+ or a method of varying the position of the DC bias is effective. These two methods also made it possible to adjust the thermal expansion between the base mold material and the base mold material.
第2図は、本発明のチップがフレームにポンディングさ
れモールド材のコートがなされたフラットパック構造の
基板およびそれを複数個集合させた基体(1)(基板お
よび基体をまとめて基体とも以下では略記する)を複数
配設させ、プラズマ処理方法により有機樹脂モールドの
表面活性化およびプラズマCVD法により、OLC11
51のコーティングを行うための装置の概要を示す。Figure 2 shows a substrate with a flat pack structure in which the chip of the present invention is bonded to a frame and coated with a molding material, and a substrate (1) in which a plurality of the chips are assembled (hereinafter, the substrate and the substrate are collectively referred to as the substrate). OLC 11
The outline of the apparatus for coating No. 51 is shown below.
図面において、反応系(50)、 ドーピング系(2
0)を有している。In the drawing, a reaction system (50), a doping system (2)
0).
反応系は、反応室(7)とゲート弁(9)とを有してい
る。反応室(8)は反応性気体をフード(14)のノズ
ル(25)より下方向に吹き出し、プラズマ反応を反応
空間(8)で実行させ、基板または基体(1)上での真
空乾燥、モールド材表面の活性化および保護膜形成を行
った。プラズマ処理または反応後排気口(6)を経てバ
ルブ(21)、ターボ分子ポンプ(22) 、真空ポン
プ(23)に至る。The reaction system has a reaction chamber (7) and a gate valve (9). The reaction chamber (8) blows reactive gas downward from the nozzle (25) of the hood (14) to perform a plasma reaction in the reaction space (8), and performs vacuum drying and molding on the substrate or substrate (1). The material surface was activated and a protective film was formed. After plasma treatment or reaction, the gas passes through the exhaust port (6) to the valve (21), turbomolecular pump (22), and vacuum pump (23).
一対をなす高周波電源(15−1) 、 (15−2)
即ち(15)よりの電気エネルギは、マツチングボック
ス(161) 、 (16−2)から、1〜500MH
z例えば13.56MIIzの周波数をパス(4−1)
、 (4−2)をへて上下間の一対の同じ大きさの網
状電極(3−1) 、 (3−2)に加える。それぞれ
の電極からの高周波電力の位相はO@±30″以内また
は180°±30°以内に位相調整器(26)により制
御する。また周辺の枠構造のホルダ(40)は導体の場
合は接地レベルとし、また絶縁体であってもよい。反応
性気体は、一対の電極(3−1) 、 (3−2)によ
り供給された高周波エネルギにより励起させている。プ
ラズマ処理およびプラズマCVD法において、被形成体
(1−1) 、 (1−2) ・・・(1−n)即ち
(1)(以下基体(2)という)はサポータ(20)上
に配設された枠構造(40)内に一対の電極間の電界の
方向に平行に、さらに、いずれの電極(3−1) 、
(3−2)からも、また反応反応容器(7)からもコン
デンサ(9)等で離間させている。複数の基体(1)は
互いに一定の間隔(2〜13cm例えば6cn+)また
は概略一定の間隔を有して配設されている。A pair of high frequency power supplies (15-1), (15-2)
That is, the electric energy from (15) is 1 to 500 MH from the matching box (161) and (16-2).
For example, pass the frequency of 13.56 MIIz (4-1)
, (4-2) and is added to a pair of mesh electrodes (3-1) and (3-2) of the same size between the upper and lower sides. The phase of the high frequency power from each electrode is controlled within O@±30'' or within 180°±30° by a phase adjuster (26).If the surrounding frame structure holder (40) is a conductor, it is grounded. The reactive gas is excited by high frequency energy supplied by a pair of electrodes (3-1) and (3-2).In plasma processing and plasma CVD method , the object to be formed (1-1), (1-2)...(1-n), that is, (1) (hereinafter referred to as the substrate (2)) is a frame structure (40) disposed on the supporter (20). ) in parallel to the direction of the electric field between the pair of electrodes, furthermore, any electrode (3-1),
(3-2) and from the reaction vessel (7) using a condenser (9) or the like. The plurality of substrates (1) are arranged at constant intervals (2 to 13 cm, for example 6cn+) or approximately constant intervals.
この基体へは50〜100KHzの周波数の交流バイア
7!、 (17−1)および−50〜−2000vノ直
流バイア ス(17−2)即ちバイアス電流(17)よ
りバイアスをスイッチ(10)を(11−2)に連結し
て印加し、DLCを作る。硬質の1×lOb〜5×1O
11Ωcmの比抵抗のDLCを作るには、このバイアス
の印加がきわめて重要である。そしてこれら電源の他端
は接地(5−1) 、 (5−2) 。To this substrate is an AC via 7 with a frequency of 50-100 KHz! , (17-1) and -50 to -2000V DC bias (17-2), that is, bias from bias current (17) is applied by connecting switch (10) to (11-2) to create DLC. . Hard 1×1Ob~5×1O
Application of this bias is extremely important to create a DLC with a resistivity of 11 Ωcm. The other ends of these power supplies are grounded (5-1) and (5-2).
(5−3) されている。(5-3) It has been done.
この多数の基体(1)は、グロー放電により作られるプ
ラズマ中の陽光柱内に配設される。この基体の要部を第
3図(C)に示す。This large number of substrates (1) is arranged in a positive column in plasma created by glow discharge. The main part of this base body is shown in FIG. 3(C).
第3図(A)は基体(1)においてステム(35)およ
びダイ(35’)を複数個一体化した金属リードフシー
ム上(45)に、電子部品(28)がボンディングされ
たモールド処理(41)後の電子装置(29)を5〜2
5ケ、ユニット化したフレーム(45)を有する。複数
の電子部品、例えば半導体チップがボンディングされモ
ールド封止された1本のフレーム(45)における1つ
の電子装置のある部分のフレーム(基板)を第3図(B
)に示す。このA−A’での縦断面図を第3図(C)の
(29)に示す。FIG. 3(A) shows a molding process (41) in which an electronic component (28) is bonded onto a metal lead seam (45) in which a plurality of stems (35) and dies (35') are integrated in a base (1). 5-2 electronic devices (29) after
It has 5 unitized frames (45). Figure 3 (B) shows a frame (substrate) of a certain part of one electronic device in one frame (45) to which a plurality of electronic components, such as semiconductor chips, are bonded and molded.
). A longitudinal cross-sectional view along line AA' is shown in (29) of FIG. 3(C).
第3図(C)において、リードフレーム(35)、グイ
(35”)、半導体チップ(2B)、金属ワイヤ(39
)、モルト材(41)よりなる電子装置(29)を5〜
25ケユニツト化したフレーム(45−1) 、 (4
5−2) ・・・をさらに5〜300本集め、ジグ(
44)により一体化し、基体(1)として構成させてい
る。このジグにより外部接続部にDLCがコートされな
いように覆っておくことは有効である。この基体(1)
が第2図における基体(1−1)、(1−2) ・・
・(1−n)のそれぞれに対応している。これをさらに
5〜50枚(図面では7枚)陽光社内に第2図では配設
している。In FIG. 3(C), a lead frame (35), a guide (35”), a semiconductor chip (2B), a metal wire (39
), an electronic device (29) made of malt material (41) from 5 to
25-unit frame (45-1), (4
5-2) Collect 5 to 300 more jigs (
44) to form a base (1). It is effective to cover the external connection portions with this jig so that they are not coated with DLC. This base (1)
are the base bodies (1-1) and (1-2) in Fig. 2.
- Corresponds to each of (1-n). In addition, 5 to 50 of these (7 in the drawing) are installed inside the Yoko company as shown in Figure 2.
第2図において、反応性気体は、フード(13−1)よ
り枠構造のホルダ(40)の内側およびフード(13−
2)により囲まれた内側にてプラズマ活性状態を呈し、
モールド材上をプラズマ処理して緻密層を形成する。こ
のモールド材上に保護膜としての緻密層形成がなされる
。In FIG. 2, the reactive gas flows from the hood (13-1) to the inside of the frame-structured holder (40) and the hood (13-1).
2) exhibits a plasma active state inside surrounded by
Plasma treatment is performed on the mold material to form a dense layer. A dense layer is formed as a protective film on this mold material.
第2図に示すように、本発明方法におけるプラズマCV
D法によるDLC膜の形成は、それに先立ち室温のアル
ゴンプラズマ陽光社内に保持され、かつ非生成物気体の
プラズマ処理により吸着物の除去およびモールド材樹脂
表面の活性化を行った。As shown in FIG. 2, plasma CV in the method of the present invention
Prior to the formation of a DLC film by method D, the film was kept in an argon plasma solar room at room temperature, and the adsorbate was removed and the surface of the mold material resin was activated by plasma treatment with non-product gas.
またDLC膜の形成するに際し、バイアス印加により外
部より加熱をしなくても充分に緻密な層を作ることがで
きる。Further, when forming a DLC film, a sufficiently dense layer can be formed by applying a bias without applying external heating.
そのプロセス上の実施例を以下に示す。An example of the process is shown below.
「実施例1」
第2図のプラズマCVD装置において、ドーピング系(
20)は、炭素弗化物であるCtFbまたはC,FMを
(20−1)より、窒化物気体であるN(C1li):
+を(20−4)より、B(CHz)+は(20−3)
より、エチレンは(20−2)よりプラズマ処理用の非
生成物気体である水素またはアルゴンを(20−5)よ
り供給している。それらは流量計(19)、バルブ(1
8)により制御されている。"Example 1" In the plasma CVD apparatus shown in FIG.
20) is a carbon fluoride, CtFb or C,FM from (20-1), and a nitride gas, N(C1li):
+ from (20-4), B(CHz)+ is (20-3)
Therefore, ethylene is supplied from (20-2) and hydrogen or argon, which is a non-product gas for plasma processing, is supplied from (20-5). They are flow meter (19), valve (1
8).
基板温度は外部加熱を特に積極的に行わない室温(プラ
ズマによる自己加熱を含む)とした。The substrate temperature was set to room temperature (including self-heating by plasma) without any active external heating.
まず反応空間(1)に第3図に示したモールド処理後の
基体を保持し、アルゴンを導入した。これら全体をI
X 10− ’ torr以下(10〜30分)に真空
引きをし、モールド材中の有機ガス、塩素、水分を脱気
した。基体(1)の特にモール1;材(41)表面のプ
ラズマ処理を行った。ここにB(C1h)tまたはN(
CI+□):I/ (C2H4+C2F6) =O,0
O13〜0.03として同時に添加した。即ちこれらア
ルゴンに対し、13.56MIIzの周波数によりIK
Wの出力を一対の電極(3−1)、(32)に10〜3
0分供給してプラズマ化した。First, the molded substrate shown in FIG. 3 was held in the reaction space (1), and argon was introduced. All of these I
A vacuum was drawn to below X 10-' torr (10 to 30 minutes) to degas organic gas, chlorine, and moisture in the molding material. The surface of the substrate (1), particularly the molding 1 (41), was subjected to plasma treatment. Here B(C1h)t or N(
CI+□):I/ (C2H4+C2F6) =O, 0
It was added at the same time as O13-0.03. That is, for these argon, IK with a frequency of 13.56 MIIz
The output of W is applied to a pair of electrodes (3-1) and (32) at 10 to 3
It was supplied for 0 minutes and turned into plasma.
このプラズマ処理を行った基体に対し、ざらにDLCの
保護膜形成を行った。実施例1に示す如きプラズマ処理
がなされた被形成面上にDLC膜を形成する場合、反応
性気体は、例えば、Czl14/CJ6/Hz=1/1
15とした。即ちこれらの気体に対して、13.56M
IIzの周波数により1に−の出力を一対の電極(11
)、(11°)に供給した。か(して平均5000人(
5000人±200 人)に約30分く平均速度3A/
秒)の被膜形成を行った。A protective film of DLC was roughly formed on the substrate subjected to this plasma treatment. When forming a DLC film on a surface to be formed which has been subjected to plasma treatment as shown in Example 1, the reactive gas is, for example, Czl14/CJ6/Hz=1/1
It was set at 15. That is, for these gases, 13.56M
A pair of electrodes (11
), (11°). (And an average of 5,000 people (
5000 people ± 200 people) for about 30 minutes at an average speed of 3A/
A film was formed (seconds).
DLC膜は交流バイアス50KIIz、±300vおよ
び直流バイアス電圧を一50V〜−2000Vと大きく
することにより、比抵抗はlXl0’〜5X10′3Ω
cmにまで制御することができる。さらにここにNI+
3. B(CIL+) :1等を添加することにより、
基体との密着性がよくかつビッカース硬度も500〜3
000Kg/mm2とモールド材の200〜400Kg
/mm2より大きくすることができた。By increasing the AC bias voltage of 50KIIz, ±300V and the DC bias voltage from -50V to -2000V, the DLC film has a specific resistance of lXl0' to 5X10'3Ω.
It can be controlled down to cm. Further here NI+
3. B(CIL+): By adding 1 etc.
Good adhesion to the substrate and Vickers hardness of 500-3
000Kg/mm2 and 200-400Kg of mold material
/mm2.
こうして得られた電子装置に対し、ノイズ研究所ESS
−6235の静電破壊試験機を用いて耐静電気特性をテ
ストした。ICはC7MOSメモリ256KDIIAM
、有機樹脂モールドは厚さ1.4mmとした。Dl、C
は0.5μmの厚さに、比抵抗は109〜1011Ωc
mとした。For the electronic device obtained in this way, Noise Research Institute ESS
-6235 electrostatic breakdown tester was used to test the antistatic properties. IC is C7MOS memory 256KDIIAM
The thickness of the organic resin mold was 1.4 mm. Dl,C
has a thickness of 0.5 μm and a specific resistance of 109 to 1011 Ωc.
It was set as m.
出力電圧20にνとし、これをDLC上に900回繰り
返し加えた。サンプル数は20とした。しかし何らの静
電破壊もみられなかった。The output voltage was set to ν at 20, and this was repeatedly applied to the DLC 900 times. The number of samples was 20. However, no electrostatic damage was observed.
他方、本発明のDLCを形成しないものはサンプル数2
0としたが、同一条件ではすべてが入力ピン等を破壊し
てしまっていた。On the other hand, for those that do not form the DLC of the present invention, the number of samples is 2.
0, but under the same conditions all input pins etc. were destroyed.
本発明の電子装置に対し、85℃/85χ(相対温度)
で1000時間放置した後、半田付けを260℃5秒行
った。しかしこのモールドにはサンプル数20ゲのいず
れにも何らのクラックもまたふくれも発生しなかった。For the electronic device of the present invention, 85°C/85χ (relative temperature)
After leaving it for 1000 hours, soldering was performed at 260°C for 5 seconds. However, no cracks or blisters occurred in any of the 20 samples of this mold.
もちろん本発明のDLCコートをしないものはすべて第
4図に示す欠陥を有していた。Of course, all the samples that were not coated with the DLC coating of the present invention had the defects shown in FIG.
なお本発明においては、プラズマ処理方法およびpcv
o法において、電気エネルギのみならず、10〜15μ
の波長の遠赤外線または300nm以下の紫外光を同時
に加えた光エネルギを用いるフォ) CVD(またはフ
ォ) FPCVD)法を併用することは有効である。In addition, in the present invention, the plasma processing method and the PCV
In the o method, not only electric energy but also 10 to 15μ
It is effective to use the FOCVD (or FPCVD) method, which uses light energy to which far infrared rays with a wavelength of 300 nm or less or ultraviolet rays with a wavelength of 300 nm or less are simultaneously added.
「効果」
本発明において、モールド上の緻密膜として1X106
〜5×1013Ωcmの比抵抗のDLC膜をブロン:1
−ング膜として形成する場合、SMTにおける実装にお
いても、きわめてすべりやすい。特に表面に弗素を含有
したDLCが形成される場合、その傾向が著しかった。"Effect" In the present invention, as a dense film on the mold, 1X106
Bronze a DLC film with a specific resistance of ~5 x 1013 Ωcm: 1
When formed as a single layer, it is extremely slippery even when mounted in SMT. This tendency was particularly remarkable when DLC containing fluorine was formed on the surface.
そのため、自動アッセンブルを行うためにも本発明は有
効である。また前記したが、20KVの疑偵静電気を発
生させても、本発明の電子装置では、何らの故障、破壊
もなかった。Therefore, the present invention is also effective for automatic assembly. Furthermore, as mentioned above, even when 20 KV of suspicious static electricity was generated, the electronic device of the present invention did not suffer from any failure or destruction.
しかし本発明は保護膜を形成しないと20ケ中すべてに
不良が発生してしまった。このためDLC膜のモールド
封止でのコートはきわめて有効であった。加えてプラズ
マ処理を行う際、モールド材中の不純物ガス、水分の真
空脱気工程を有するために、有機樹脂中の水分、塩素と
ダイの金属との間で反応が起きて低級酸化物ができ、信
頼性を低下させるという欠点がない。この電子装置のP
CBへのSMTを用いて半導体による装着の際、従来例
に示す如く、モールド材が加熱により膨れてしまうこと
を防ぐことができた。However, in the present invention, defects occurred in all 20 samples unless a protective film was formed. For this reason, coating with a DLC film for mold sealing was extremely effective. In addition, when performing plasma treatment, there is a vacuum degassing process for impurity gases and moisture in the mold material, so a reaction occurs between the moisture and chlorine in the organic resin and the metal of the die, resulting in the formation of lower oxides. , without the drawback of reducing reliability. This electronic device's P
When attaching a semiconductor to a CB using SMT, it was possible to prevent the mold material from swelling due to heating, as shown in the conventional example.
本発明において、電子部品チップは半導体素子として示
したが、その他、抵抗、コンデンサであってもよ(、ボ
ンディングもワイヤボンディングのみならずフリップチ
ップボンディング、ハンダバンブボンディングでもよい
。In the present invention, the electronic component chip is shown as a semiconductor element, but it may also be a resistor or a capacitor (and the bonding may be not only wire bonding but also flip chip bonding or solder bump bonding.
本発明において、チップが大きくなって、ダイを用いる
ことなしにモールドする場合がある。しかしその場合も
、基体としてのリードフレーム、チップのすべてを覆っ
て本発明のDLC保護膜を設LJることは有効である。In the present invention, the chip may be large and may be molded without using a die. However, even in that case, it is effective to provide the DLC protective film of the present invention to cover all of the lead frame and chip as a base.
上述した説明においては、リードフレーム上に半導体チ
ップを埋置した場合について述べているが、本発明は特
に金属リードフレーム上に限ることなく、ハイブリッド
IC11〃膜IC等基体上に能動素子または受動する素
子をマウントし、これら全体にモールド処理をした基板
または基体に対しても、同様の効果が期待できるもので
ある。In the above description, a case is described in which a semiconductor chip is embedded on a lead frame, but the present invention is not particularly limited to a metal lead frame, and is applicable to hybrid ICs (11), film ICs, etc., where active elements or passive elements are embedded on a substrate. A similar effect can be expected for a substrate or base body on which an element is mounted and the entire body is molded.
第1図は本発明の耐湿テストおよび半田付はテストをし
た後のプラスデック・パンケージ半導体装置の縦断面部
の要部を示す。
第2図は本発明方法を実施するためのプラズマ気相反応
装置の概要を示す。
第3図は第2図の装置のうちの載体部の拡大図を示す。
第4図は従来例のプラスチックパッケイジを耐湿テスト
および半田付はテストをした後の縦断面図の要部を示す
。FIG. 1 shows a main part in a vertical cross section of a plus deck pancage semiconductor device after a moisture resistance test and a soldering test according to the present invention. FIG. 2 shows an outline of a plasma gas phase reactor for carrying out the method of the present invention. FIG. 3 shows an enlarged view of the carrier section of the apparatus shown in FIG. FIG. 4 shows a main part of a conventional plastic package in a vertical sectional view after being subjected to a moisture resistance test and a soldering test.
Claims (1)
モールドを施した電子装置において、前記有機樹脂の表
面に1×10^6〜5×10^1^3Ωcmの比抵抗を
有する被膜を形成したことを特徴とする電子装置。 2、特許請求の範囲第1項において、被膜は炭素または
炭素を主成分とした材料を0.5〜5μmの厚さに設け
たことを特徴とする電子装置。[Claims] 1. In an electronic device in which an organic resin mold is applied to cover an electronic component such as a semiconductor integrated circuit, the surface of the organic resin has a ratio of 1×10^6 to 5×10^1^3 Ωcm. An electronic device characterized by forming a film having resistance. 2. An electronic device according to claim 1, wherein the coating is made of carbon or a material containing carbon as a main component and has a thickness of 0.5 to 5 μm.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63261962A JPH02106952A (en) | 1988-10-17 | 1988-10-17 | Electronic device |
| US07/667,231 US5147822A (en) | 1988-08-26 | 1991-02-25 | Plasma processing method for improving a package of a semiconductor device |
| US08/161,859 US6191492B1 (en) | 1988-08-26 | 1993-12-06 | Electronic device including a densified region |
| US09/698,055 US6756670B1 (en) | 1988-08-26 | 2000-10-30 | Electronic device and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63261962A JPH02106952A (en) | 1988-10-17 | 1988-10-17 | Electronic device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02106952A true JPH02106952A (en) | 1990-04-19 |
Family
ID=17369075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63261962A Pending JPH02106952A (en) | 1988-08-26 | 1988-10-17 | Electronic device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02106952A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0456654A (en) * | 1990-06-26 | 1992-02-24 | Nissan Motor Co Ltd | Passenger safety device for automobile |
| US5886400A (en) * | 1995-08-31 | 1999-03-23 | Motorola, Inc. | Semiconductor device having an insulating layer and method for making |
| US6191492B1 (en) * | 1988-08-26 | 2001-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device including a densified region |
| KR100324054B1 (en) * | 1991-10-04 | 2002-05-01 | 윌리엄 비. 켐플러 | Plastic package and manufacturing method of ceramic coated semiconductor device |
| US6756670B1 (en) | 1988-08-26 | 2004-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and its manufacturing method |
-
1988
- 1988-10-17 JP JP63261962A patent/JPH02106952A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6191492B1 (en) * | 1988-08-26 | 2001-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device including a densified region |
| US6756670B1 (en) | 1988-08-26 | 2004-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and its manufacturing method |
| JPH0456654A (en) * | 1990-06-26 | 1992-02-24 | Nissan Motor Co Ltd | Passenger safety device for automobile |
| KR100324054B1 (en) * | 1991-10-04 | 2002-05-01 | 윌리엄 비. 켐플러 | Plastic package and manufacturing method of ceramic coated semiconductor device |
| US5886400A (en) * | 1995-08-31 | 1999-03-23 | Motorola, Inc. | Semiconductor device having an insulating layer and method for making |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5147822A (en) | Plasma processing method for improving a package of a semiconductor device | |
| KR940000259B1 (en) | Electronic device manufacturing method | |
| US6869831B2 (en) | Adhesion by plasma conditioning of semiconductor chip surfaces | |
| US6822336B2 (en) | Semiconductor device | |
| US6191492B1 (en) | Electronic device including a densified region | |
| JPH02501693A (en) | Method for removing oxides from metal contact bumps formed on semiconductor devices to improve hybrid cold welding | |
| CN102637578A (en) | Passivation layer for semiconductor device packaging | |
| CN1039504A (en) | Electric device and manufacture method thereof | |
| US20040046165A1 (en) | Plasma encapsulation for electronic and microelectronic components such as oleds | |
| JPH02106952A (en) | Electronic device | |
| Berredjem et al. | Optimisation of the interface “organic material/aluminium” of CuPc/C60 based photovoltaic cells | |
| US5192995A (en) | Electric device utilizing antioxidation film between base pad for semiconductor chip and organic encapsulating material | |
| US6756670B1 (en) | Electronic device and its manufacturing method | |
| US5121187A (en) | Electric device having a leadframe covered with an antioxidation film | |
| JP2684387B2 (en) | Electronic device and manufacturing method thereof | |
| US5908316A (en) | Method of passivating a semiconductor substrate | |
| JPH02106940A (en) | Manufacture of electronic device | |
| JPH0276249A (en) | Electronic device and manufacture thereof | |
| JPH0383365A (en) | Electronic device | |
| KR930011456B1 (en) | Semiconductor device | |
| JP3093224B2 (en) | Semiconductor device | |
| KR930007519B1 (en) | Method of manufacturing electric device | |
| JP2683694B2 (en) | Method of manufacturing electronic device | |
| JPH0260154A (en) | Lead frame and manufacture of electronic device incorporating the same | |
| JP2727605B2 (en) | Semiconductor device and manufacturing method thereof |