JP3093224B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP3093224B2
JP3093224B2 JP01305489A JP30548989A JP3093224B2 JP 3093224 B2 JP3093224 B2 JP 3093224B2 JP 01305489 A JP01305489 A JP 01305489A JP 30548989 A JP30548989 A JP 30548989A JP 3093224 B2 JP3093224 B2 JP 3093224B2
Authority
JP
Japan
Prior art keywords
film
interlayer insulating
insulating film
pad electrode
ptfe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP01305489A
Other languages
Japanese (ja)
Other versions
JPH03165036A (en
Inventor
真一 隣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP01305489A priority Critical patent/JP3093224B2/en
Publication of JPH03165036A publication Critical patent/JPH03165036A/en
Application granted granted Critical
Publication of JP3093224B2 publication Critical patent/JP3093224B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は半導体装置に関し、特に、回路を保護する目
的でチップ表面に設けられるパッシベーション膜に関す
る。
Description: TECHNICAL FIELD The present invention relates to a semiconductor device, and more particularly, to a passivation film provided on a chip surface for protecting a circuit.

[従来の技術] この種のパッシベーション膜に求められる機能は、チ
ップに水分や不純物が侵入するのを防ぎ、回路のAl配線
が腐食したり、素子特性が変化したりしないようにする
こと、チップを封入している樹脂の応力によってチップ
が変形したり、損傷を受けたりすることを防ぐこと等で
ある。また、その特性としては下地との密着性や被覆性
に優れていることが求められる。
[Prior art] The function required for this kind of passivation film is to prevent moisture and impurities from entering the chip, to prevent the Al wiring of the circuit from corroding, or to change the element characteristics. To prevent the chip from being deformed or damaged by the stress of the resin encapsulating the chip. In addition, it is required that its properties be excellent in adhesion to a base and covering properties.

このパッシベーション膜には、無機材料としては酸化
シリコン、PSGや窒化シリコンが用いられ、また、有機
材料としてはポリイミド膜が用いられている。
For this passivation film, silicon oxide, PSG or silicon nitride is used as an inorganic material, and a polyimide film is used as an organic material.

中でも窒化シリコン膜は、耐湿性やイオン耐透過性に
優れていることから、信頼性が要求される半導体装置に
おいて多用されている。この窒化膜は、主としてモノシ
ランとアンモニアまたは窒素の混合ガスを用い、低温プ
ラズマCVD法により形成される。
Above all, a silicon nitride film is excellent in moisture resistance and ion permeation resistance, and is therefore frequently used in semiconductor devices requiring reliability. This nitride film is formed mainly by a low-temperature plasma CVD method using a mixed gas of monosilane and ammonia or nitrogen.

また、ポリイミド膜は、ポリイミド前駆体溶液を回転
塗布し、その後熱処理を施すことによって溶媒を揮発さ
せるとともに前駆体をイミド閉環させて形成する。
Further, the polyimide film is formed by spin-coating a polyimide precursor solution and then performing a heat treatment to volatilize the solvent and close the imide ring of the precursor.

[発明が解決しようとする課題] シリコン窒化膜は、緻密で機械的損傷も受けにくいな
ど、パッシベーション膜として優れた機能を有している
が、最近半導体装置の微細化が進むにつれ、以下の点が
問題となってきている。
[Problems to be Solved by the Invention] A silicon nitride film has an excellent function as a passivation film, for example, it is dense and hard to be mechanically damaged. Is becoming a problem.

第1に、シリコン窒化膜下のAl配線にボイドが発生
し、これが断線に近い状態になってしまうという事故が
発生することである。その原因は、シリコン窒化膜に内
在する大きな圧縮応力がAl配線に引張応力として作用
し、この応力を緩和するためにAlが変形した結果である
と考えられている。
First, a void is generated in the Al wiring under the silicon nitride film, and an accident occurs in which the void becomes almost disconnected. It is considered that the cause is that a large compressive stress inherent in the silicon nitride film acts as a tensile stress on the Al wiring, and Al is deformed to relieve this stress.

第2に、チップを樹脂封止した後熱ストレスを加える
と、チップ表面のAl配線が押しつぶされたように変形す
る点である。その原因は、封入樹脂中に含まれているシ
リカ粒子がチップ表面を局所的に押し付けるためこの箇
所のシリコン窒化膜がたわみ、Al配線を押しつぶすもの
と推定されている。
Second, when a thermal stress is applied after the chip is sealed with a resin, the Al wiring on the chip surface is deformed as if crushed. It is presumed that the cause is that silica particles contained in the encapsulating resin locally press the chip surface, so that the silicon nitride film at this location bends and crushes the Al wiring.

これらの諸問題を回避しうる材料としてはポリイミド
が知られているが、この材料の膜は上述の点には問題は
ないものの耐湿性の点で劣り、吸湿により回路にリーク
電流を発生させ易い欠点を有する。そこで、従来は回路
の特性要求に応じて材料を使い分けたりあるいは応力を
抑制するとともに耐湿性を維持する必要のある場合には
ポリイミド膜とシリコン窒化膜とを併用するなどしてこ
れに対応してきた。このことは、多品種を製造する必要
のある製造ラインに対して工程管理を複雑化することを
意味し、また、同一チップに複数のパッシベーション膜
を併用することは工数の増加、工程の複雑化を招く。
Polyimide is known as a material that can avoid these problems, but a film of this material has no problem in the above points, but is inferior in moisture resistance, and easily generates a leak current in a circuit due to moisture absorption. Has disadvantages. Therefore, conventionally, when it is necessary to use different materials according to the characteristic requirements of the circuit or to suppress the stress and maintain the moisture resistance, a polyimide film and a silicon nitride film are used in combination to cope with this. . This means that process management is complicated for a production line that needs to manufacture many types of products, and using multiple passivation films on the same chip increases man-hours and complicates the process. Invite.

[課題を解決するための手段] 本発明の半導体装置は、所定の回路が形成される半導
体基板と、この半導体基板を覆う層間絶縁膜と、この層
間絶縁膜上に形成されたボンディングパッド電極と、こ
のボンディングパッド電極を露出する開口があり層間絶
縁膜を覆うパッシベーション膜とを有し、該パッシベー
ション膜がRFスパッタ法または真空蒸着法により形成さ
れたポリテトラフルオロエチレン膜のみからなるもので
ある。
[Means for Solving the Problems] A semiconductor device according to the present invention includes a semiconductor substrate on which a predetermined circuit is formed, an interlayer insulating film covering the semiconductor substrate, and a bonding pad electrode formed on the interlayer insulating film. And a passivation film having an opening for exposing the bonding pad electrode and covering the interlayer insulating film, and the passivation film is formed only of a polytetrafluoroethylene film formed by an RF sputtering method or a vacuum evaporation method.

[実施例] 次に、本発明の実施例について図面を参照して説明す
る。
Example Next, an example of the present invention will be described with reference to the drawings.

第1図(e)は、本発明の第1の実施例を示す断面図
であり、第1図(a)〜(d)はその製造工程を説明す
るための断面図である。
FIG. 1 (e) is a cross-sectional view showing a first embodiment of the present invention, and FIGS. 1 (a) to 1 (d) are cross-sectional views for explaining the manufacturing steps.

第1図(a)は、公知の方法によって形成された集積
回路のうちボンディングパッド電極の部分を示す図であ
って、同図に示されるように、シリコン基板1の表面上
には、ボンディングパッド電極となるアルミニウム膜3
が層間絶縁膜2を介して形成されている。この半導体装
置に対して、第1図(b)に示すように、RFスパッタ法
により基板表面にPTFE膜4を約1μmの厚さに形成し
た。この膜の形成方法は以下の通りである。板状に加工
したPTFEをチャンバー内のRF電極へ貼り付け、シリコン
基板表面をこれと対向させる。このチャンバー内を10-6
Torr以下にした後、アルゴンガスを導入し10-2Torr程度
の雰囲気とし、然る後、PTFEが装着された電極に高周波
を印加することによって、イオン化したアルゴンガスを
PTFE板表面に衝突させ、PTFE分子を飛散させ、電極に対
向して置かれたシリコン基板1にPTFE膜をつけた。
FIG. 1 (a) is a view showing a portion of a bonding pad electrode in an integrated circuit formed by a known method, and as shown in FIG. Aluminum film 3 to be an electrode
Are formed via the interlayer insulating film 2. For this semiconductor device, as shown in FIG. 1 (b), a PTFE film 4 was formed to a thickness of about 1 μm on the substrate surface by RF sputtering. The method for forming this film is as follows. The plate-shaped PTFE is attached to the RF electrode in the chamber, and the surface of the silicon substrate is opposed to the PTFE. 10 -6 inside this chamber
After reducing the pressure to Torr or less, an argon gas was introduced into the atmosphere at about 10 -2 Torr.
The PTFE film was made to collide with the surface of the PTFE plate, and PTFE molecules were scattered.

次に、第1図(c)に示すように、通常のフォトリソ
グラフィー技術によりパッド電極上に開口を有する膜厚
5μm程度のフォトレジスト5を形成した。
Next, as shown in FIG. 1C, a photoresist 5 having a thickness of about 5 μm and having an opening on the pad electrode was formed by a usual photolithography technique.

続いて、第1図(d)に示すように、プラズマエッチ
ング法によってフォトレジスト及びパッド電極上に露出
されているPTFE膜を除去した。その条件は、CF4とO2
混合ガスの圧力:約0.5Torr、基板加熱温度:約100℃、
高周波電力:100W、エッチング時間:5分間である。PTFE
膜に比較してフォトレジストの膜厚が予め大きくしてあ
るため、パッド電極上のPTFE膜を選択的に除去できた。
最後に、通常のレジスト除去溶液を用いてフォトレジス
トを除去して第1図(e)に示す半導体装置を得た。
Subsequently, as shown in FIG. 1 (d), the PTFE film exposed on the photoresist and the pad electrode was removed by a plasma etching method. The conditions are as follows: a pressure of a mixed gas of CF 4 and O 2 : about 0.5 Torr, a substrate heating temperature: about 100 ° C.,
High-frequency power: 100 W, etching time: 5 minutes. PTFE
The PTFE film on the pad electrode could be selectively removed because the thickness of the photoresist was larger in advance than the film.
Finally, the photoresist was removed using a normal resist removing solution to obtain a semiconductor device shown in FIG. 1 (e).

このようにして製造された半導体装置は、パッシベー
ション膜が耐湿性に優れ、応力緩衝能力が高いことか
ら、Al配線にボイドや断線が発生することがなく、ま
た、リーク電流も抑制されたものとなる。また、上記条
件により形成された膜は下地との密着性がよく被覆性に
も優れていることから、この膜が半導体装置の信頼性向
上の目的に対し極めて有効であることが判明した。
The semiconductor device manufactured in this manner has a passivation film having excellent moisture resistance and a high stress buffering ability, so that no void or disconnection occurs in the Al wiring, and that the leakage current is suppressed. Become. In addition, since the film formed under the above conditions has good adhesion to the base and excellent coverage, it has been found that this film is extremely effective for the purpose of improving the reliability of the semiconductor device.

次に、本発明の第2の実施例として、真空蒸着法によ
る成膜法について説明する。真空チャンバー内にシリコ
ン基板を装着するとともにその陽極にPTFE板を取り付
け、チャンバー内を10-5Torr程度の圧力とした後、陽極
と熱電子を発生する陰極との間に8kV程度の電圧を印加
して0.1mA程度の電子流をPTFE板に照射することによ
り、PTFEを加熱蒸発させ、シリコン基板上にPTFE膜を成
膜することができた。
Next, as a second embodiment of the present invention, a film forming method by a vacuum evaporation method will be described. Attach a silicon substrate in a vacuum chamber and attach a PTFE plate to its anode, apply a pressure of about 10 -5 Torr to the chamber, and then apply a voltage of about 8 kV between the anode and the cathode that generates thermoelectrons. By irradiating the PTFE plate with an electron current of about 0.1 mA, the PTFE was heated and evaporated, and a PTFE film could be formed on the silicon substrate.

[発明の効果] 以上説明したように、本発明は、それ自身応力緩衝性
が高く、優れた耐水性を有するPTFEを用いて半導体装置
のパッシベーション膜を形成したものであるので、以下
の効果を奏することができる。
[Effects of the Invention] As described above, the present invention forms a passivation film of a semiconductor device using PTFE having high stress buffering properties and excellent water resistance. Can play.

有機材料の膜であってもポリイミドのように給水性
は高くないので、十分の耐湿性を確保することができ
る。
Even with a film of an organic material, the water supply is not as high as that of polyimide, so that sufficient moisture resistance can be secured.

PTFE膜自身応力が小さいので下層のAl配線に変形、
損傷を与えることがない。
Since the PTFE film itself has low stress, it deforms to the underlying Al wiring,
No damage.

熱ストレスより発生する封入樹脂中のシリカ粒子に
より応力はパッシベーション膜で吸収、緩和できる。
The stress can be absorbed and reduced by the passivation film due to the silica particles in the encapsulating resin generated by the thermal stress.

単一の材料でまた、単独の膜で足りるので、膜材料
の変更に伴う煩わしさがなくなり、また、複合膜を用い
る場合のように工程が複雑化することがない。
Since a single material or a single film is sufficient, the trouble associated with changing the film material is eliminated, and the process is not complicated as in the case of using a composite film.

従来から広く半導体装置の製造工程において用いら
れてきたスパッタ法や真空蒸着法により成膜できるの
で、製造ラインへの取り込みが容易である。
Since a film can be formed by a sputtering method or a vacuum evaporation method which has been widely used in a semiconductor device manufacturing process, it can be easily incorporated into a manufacturing line.

上記方法により、密着性、被覆性に優れた膜を形成
することができる。
According to the above method, a film having excellent adhesion and covering properties can be formed.

【図面の簡単な説明】[Brief description of the drawings]

第1図(e)は、本発明の一実施例を示す断面図、第1
図(a)〜(d)は、その製造工程を説明するための断
面図である。 1……シリコン基板、2……層間絶縁膜、3……アルミ
ニウム膜、4……ポリテトラフルオロエチレン膜、5…
…フォトレジスト。
FIG. 1 (e) is a sectional view showing one embodiment of the present invention, and FIG.
FIGS. 7A to 7D are cross-sectional views for explaining the manufacturing process. 1 ... silicon substrate, 2 ... interlayer insulating film, 3 ... aluminum film, 4 ... polytetrafluoroethylene film, 5 ...
... photoresist.

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】所定の回路が形成される半導体基板と、該
半導体基板を覆う層間絶縁膜と、該層間絶縁膜上に形成
されたボンディングパッド電極と、該ボンディングパッ
ド電極を露出する開口があり前記層間絶縁膜を覆うパッ
シベーション膜とを有し、該パッシベーション膜がRFス
パッタ法により形成されたポリテトラフルオロエチレン
膜のみからなることを特徴とする半導体装置。
A semiconductor substrate on which a predetermined circuit is formed; an interlayer insulating film covering the semiconductor substrate; a bonding pad electrode formed on the interlayer insulating film; and an opening exposing the bonding pad electrode. A semiconductor device having a passivation film covering the interlayer insulating film, wherein the passivation film comprises only a polytetrafluoroethylene film formed by an RF sputtering method.
【請求項2】所定の回路が形成される半導体基板と、該
半導体基板を覆う層間絶縁膜と、該層間絶縁膜上に形成
されたボンディングパッド電極と、該ボンディングパッ
ド電極を露出する開口があり前記層間絶縁膜を覆うパッ
シベーション膜とを有し、該パッシベーション膜が真空
蒸着法により形成されたポリテトラフルオロエチレン膜
のみからなることを特徴とする半導体装置。
A semiconductor substrate on which a predetermined circuit is formed; an interlayer insulating film covering the semiconductor substrate; a bonding pad electrode formed on the interlayer insulating film; and an opening exposing the bonding pad electrode. A passivation film that covers the interlayer insulating film, wherein the passivation film is made of only a polytetrafluoroethylene film formed by a vacuum deposition method.
JP01305489A 1989-11-24 1989-11-24 Semiconductor device Expired - Fee Related JP3093224B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01305489A JP3093224B2 (en) 1989-11-24 1989-11-24 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01305489A JP3093224B2 (en) 1989-11-24 1989-11-24 Semiconductor device

Publications (2)

Publication Number Publication Date
JPH03165036A JPH03165036A (en) 1991-07-17
JP3093224B2 true JP3093224B2 (en) 2000-10-03

Family

ID=17945777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01305489A Expired - Fee Related JP3093224B2 (en) 1989-11-24 1989-11-24 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3093224B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5442237A (en) * 1991-10-21 1995-08-15 Motorola Inc. Semiconductor device having a low permittivity dielectric
US6756662B2 (en) * 2002-09-25 2004-06-29 International Business Machines Corporation Semiconductor chip module and method of manufacture of same
US7968461B2 (en) 2003-10-28 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming wiring, method for manufacturing thin film transistor and droplet discharging method
JP4666999B2 (en) * 2003-10-28 2011-04-06 株式会社半導体エネルギー研究所 Wiring and thin film transistor manufacturing method

Also Published As

Publication number Publication date
JPH03165036A (en) 1991-07-17

Similar Documents

Publication Publication Date Title
JP3189781B2 (en) Method for manufacturing semiconductor device
JP2814009B2 (en) Method for manufacturing semiconductor device
US4613888A (en) Semiconductor device of multilayer wiring structure
CA2106694A1 (en) Hermetic protection of integrated circuits
JPH08264530A (en) Method and system for fabricating semiconductor device
JPH1022457A (en) Capacitance device and semiconductor device, and manufacture thereof
JPH08124919A (en) Semiconductor protective film material and semiconductor device employing the same
JP3093224B2 (en) Semiconductor device
JPH06244185A (en) Wiring structure and its manufacture
US20040150075A1 (en) Semiconductor device with cupper wiring and method for manufacturing semiconductor device
US6723628B2 (en) Method for forming bonding pad structures in semiconductor devices
JP3015738B2 (en) Method for manufacturing semiconductor device
KR940005723B1 (en) Semiconductor device
KR100197669B1 (en) Forming method for metal wiring in semiconductor device
JP2639052B2 (en) Method for manufacturing semiconductor device
KR20000022723A (en) Sputtered tungsten diffusion barrier for improved interconnect robustness
US7166542B2 (en) Method for fabricating passivation layer
US5691236A (en) Method and apparatus for performing chemical vapor deposition
JP3498619B2 (en) Semiconductor device and its manufacturing method.
JP2727605B2 (en) Semiconductor device and manufacturing method thereof
JP3473302B2 (en) Method for forming coating type insulating film, method for manufacturing semiconductor device, and semiconductor device
JP3718261B2 (en) Manufacturing method of semiconductor integrated circuit device
KR0130381B1 (en) Metalizing method of semiconductor device
JPH025551A (en) Semiconductor device
JP3493863B2 (en) Semiconductor device and its manufacturing method.

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees