JP2801813B2 - タブレット装置及び表示一体型タブレット装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、パーソナルコンピュ
ータやワードプロセッサなどに使用される表示一体型タ
ブレット装置に関する。

【０００２】

【従来の技術】手書き文字や図形をコンピュータやワー
ドプロセッサなどに入力する手段として、例えば、液晶
ディスプレイと静電誘導型タブレットを積層して、我々
が紙に筆記用具で書く感覚で文字や図形を静電誘導型タ
ブレットに入力できるようにした表示部一体型タブレッ
ト装置が実用化されている。しかしながら、この表示部
一体型タブレット装置は、電極のある部分とない部分と
では反射率や透過率が異なるために表示画面上で格子状
に電極が見え、液晶表示の質を落とす原因となってい
る。

【０００３】そこで、このような欠点をなくしたタブレ
ットとして、最近、図８に示すような表示一体型タブレ
ット装置が提案されている(特願平３−４６７５１号公
報)。この表示一体型タブレット装置は、液晶ディスプ
レイの表示電極と静電容量型タブレット装置の座標検出
電極を兼ねたものである。そして、図９に示すように１
フレーム期間中にタブレット上の指示座標を検出する座
標検出期間と画像を表示する表示期間とを設けて、座標
検出と画像表示とを時分割で行うようにしている。

【０００４】図８において、液晶パネル１は互いに直交
して配列されたコモン電極Ｙ₁〜Ｙ_n(以下、任意のコモ
ン電極をＹと記載する)とセグメント電極Ｘ₁〜Ｘ_m(以
下、任意のセグメント電極をＸと記載する)との間に液
晶を挟入して構成されており、各コモン電極Ｙとセグメ
ント電極Ｘとが交差する領域で各画素を構成している。
つまり、上記液晶パネル１にはｎ×ｍドットの画素がマ
トリクス状に配列されていることになる。

【０００５】この表示一体型タブレット装置は、上述の
液晶ディスプレイ上に静電容量型タブレットを積層した
ものに比べて、格子状の電極パターンがなくなり見易く
なるといった利点の他に、液晶ディスプレイと静電容量
型タブレットとの電極や駆動回路を兼用しているためコ
ストダウンや小型軽量化が容易になるといった利点があ
る。

【０００６】上記表示一体型タブレット装置は次のよう
に動作する。すなわち、上記コモン電極Ｙを駆動するた
めのコモン駆動回路２と、上記セグメント電極Ｘを駆動
するためのセグメント駆動回路３とは、切り替え回路４
を介して表示制御回路５と検出制御回路６に接続されて
いる。この切り替え回路４は、制御回路７によって制御
されて、表示期間には表示制御回路５からの出力信号を
コモン駆動回路２およびセグメント駆動回路３に出力す
る一方、座標検出期間には検出制御回路６からの出力を
コモン駆動回路２およびセグメント駆動回路３に出力す
る。尚、図８においては、上記切り替え回路４,表示制
御回路５,検出制御回路６および制御回路７を各ブロッ
クに分割して表現している。ところが、実際の回路にお
いては上記各回路はＬＳＩ(大規模集積回路)化されてお
り、上記のようなブロックには形態上厳密に区分できな
い。

【０００７】上記表示期間においては、上記表示制御回
路５のシフトデータ出力端子Ｓからシフトデータｓが出
力され、反転信号出力端子ＦＲから反転信号frが出力さ
れ、クロック出力端子ＣＰ１からクロック信号cp1が出
力され、クロック出力端子ＣＰ２からクロック信号cp2
が出力され、データ出力端子Ｄ０〜Ｄ３から表示データ
Ｄ₀〜Ｄ₃が出力される。

【０００８】上記クロック信号cp1は１行分の画素を表
示する期間を周期とするクロック信号であり、切り替え
回路４の出力端子ＣＰ１Ｏを介してクロック信号cp1oと
してコモン駆動回路２のクロック入力端子ＹＣＫとセグ
メント駆動回路３のラッチパルス入力端子ＸＬＰに入力
される。また、特定のコモン電極Ｙを選択するためのパ
ルス信号であるシフトデータｓは、切り替え回路４の出
力端子ＳＯを介してシフトデータsoとしてコモン駆動回
路２のシフトデータ入力端子ＤＩＯ１に上記クロック信
号cp1oと同期して入力される。

【０００９】上記コモン駆動回路２にシフトデータsoが
入力されるとこのシフトデータsoのパルス位置がシフト
レジスタによってクロック信号cp1oに同期してシフトさ
れ、そのシフト位置に対応するコモン駆動回路２の出力
端子Ｏ１〜Ｏｎからコモン電極Ｙ₁〜Ｙnにコモン電極駆
動信号の駆動パルスが印加される。このコモン電極駆動
信号は直流電源回路１２から供給されるバイアス電源Ｖ
₀〜Ｖ₅に基づいて生成される。

【００１０】上記クロック信号cp2は１行分の画素を表
示する期間を数分割した期間を周期とするクロック信号
であり、上記切り替え回路４の出力端子ＣＰ２Ｏを介し
てクロック信号cp2oとしてセグメント駆動回路３のクロ
ック入力端子ＸＣＫに入力される。

【００１１】上記表示データＤ₀〜Ｄ₃は切り替え回路４
の出力端子Ｄ０Ｏ〜Ｄ３Ｏを介して表示データＤ₀o〜Ｄ
₃oとしてセグメント駆動回路３の入力端子ＸＤ０〜ＸＤ
３に入力され、セグメント駆動回路３内のレジスタにク
ロック信号cp2oに同期して順次取り込まれる。そして、
１行分の画素に対応する表示データが総て取り込まれる
と、この取り込まれた表示データが上記ラッチパルス入
力端子ＸＬＰに入力されるクロック信号cp1oのタイミン
グでラッチされ、各表示データに対応するセグメント電
極駆動信号の駆動パルスがセグメント駆動回路３の出力
端子Ｏ１〜Ｏｍからセグメント電極Ｘ₁〜Ｘmに印加され
る。このセグメント駆動信号も直流電源回路１２から供
給されるバイアス電源Ｖ₀〜Ｖ₅に基づいて作成される。

【００１２】尚、上記反転信号frは、表示期間において
液晶に印加する電圧の印加方向を周期的に反転させて液
晶の電気分解による劣化を防止するための信号であり、
切り替え回路４の反転信号出力端子ＦＲＯを介して反転
信号froとしてコモン駆動回路２の反転信号入力端子Ｙ
ＦＲとセグメント駆動回路３の反転信号入力端子ＸＦＲ
とに入力される。

【００１３】こうして、上記コモン駆動回路２およびセ
グメント駆動回路３の動作によって液晶パネル１の画素
マトリックスがその行順序に従って駆動されて、表示デ
ータＤ₀〜Ｄ₃に応じた画像が液晶パネル１に表示される
のである。

【００１４】一方、上記座標検出期間においては、検出
制御回路６のシフトデータ出力端子Ｓdからシフトデー
タsdが出力され、反転信号出力端子ＦＲdから反転信号f
rdが出力され、クロック出力端子ＣＰ１dからクロック
信号cp1dが出力され、クロック出力端子ＣＰ２dからク
ロック信号cp2dが出力され、データ出力端子Ｄ０d〜Ｄ
３dから駆動データＤ₀d〜Ｄ₃dが出力される。

【００１５】上記クロック信号cp1dは１本のコモン電極
Ｙを走査する走査期間を周期とするクロック信号であ
り、切り替え回路４の出力端子ＣＰ１Ｏを介してクロッ
ク信号cp1oとしてコモン駆動回路２のクロック入力端子
ＹＣＫとセグメント駆動回路３のラッチパルス入力端子
ＸＬＰに入力される。また、特定のコモン電極Ｙを選択
するためのパルス信号であるシフトデータsdは、切り替
え回路４の出力端子ＳＯを介してシフトデータsoとして
コモン駆動回路２のシフトデータ入力端子ＤＩＯ１に上
記クロック信号cp1dと同期して入力される。

【００１６】そうすると、上述の表示期間の場合と同様
に、上記シフトデータsoのパルス位置がコモン駆動回路
２のシフトレジスタによってクロック信号cp1oに同期し
てシフトされ、そのシフト位置に対応する出力端子Ｏ１
〜Ｏｎからコモン電極Ｙ₁〜Ｙｎにコモン電極走査信号
ｙ₁〜ｙn (以下、任意のコモン電極走査信号をｙと記載
する)の走査パルスが順次印加される。このコモン電極
走査信号ｙは直流電源回路１２から供給されるバイアス
電源Ｖ₀〜Ｖ₅に基づいて生成される。上記クロック信号
cp2dはセグメント電極Ｘを走査する走査期間を周期とす
るクロック信号であり、上記切り替え回路４の出力端子
ＣＰ２Ｏを介してクロック信号cp2oとしてセグメント駆
動回路３のクロック入力端子ＸＣＫに入力される。

【００１７】上記駆動データＤ₀d〜Ｄ₃dは切り替え回路
４の出力端子Ｄ０Ｏ〜Ｄ３Ｏを介して駆動データＤ₀o〜
Ｄ₃oとしてセグメント駆動回路３の入力端子ＸＤ０〜Ｘ
Ｄ３に入力され、セグメント駆動回路３内のレジスタに
クロック信号cp2oと同期して順次取り込まれる。そし
て、上記駆動データに対応するセグメント電極走査信号
ｘ₁〜ｘ_m(以下、任意のセグメント電極走査信号をｘと
記載する)の走査パルスがセグメント駆動回路３の出力
端子Ｏ１〜Ｏｍからセグメント電極Ｘ₁〜Ｘ_mに出力され
る。このセグメント電極走査信号ｘも直流電源回路１２
から供給されるバイアス電源Ｖ₀〜Ｖ₅に基づいて作成さ
れる。

【００１８】図１０は上記表示一体型タブレット装置の
座標検出期間における各走査信号のタイミングチャート
である。座標検出期間はｘ座標検出期間とそれに続くｙ
座標検出期間に分かれており、ｘ座標検出期間にはセグ
メント電極Ｘにパルス電圧信号であるセグメント電極走
査信号ｘを順次印加する一方、ｙ座標検出期間にはコモ
ン電極Ｙにパルス電圧信号であるコモン電極走査信号ｙ
を順次印加する。

【００１９】上記パルス電圧信号の印加により、セグメ
ント電極Ｘあるいはコモン電極Ｙと指示座標検出ペン
(以下、単に検出ペンという)８の先端電極との間の浮遊
容量によって検出ペン８に電圧が誘起される。この検出
ペン８に生じた誘起電圧はアンプ９で増幅され、ｘ座標
検出回路１０およびｙ座標検出回路１１に入力される。
このｘ座標検出回路１０およびｙ座標検出回路１１は、
上記アンプ９からの出力信号と制御回路７からのタイミ
ング信号とに基づいて、上記パルス電圧信号が印加され
てから誘起電圧が最高値になる迄の時間を検出すること
により、夫々上記検出ペン８が指示する位置のｘ座標あ
るいはｙ座標を検出する。

【００２０】

【発明が解決しようとする課題】上述のように、上記表
示一体型タブレット装置の座標検出期間においては、セ
グメント電極Ｘあるいはコモン電極Ｙを駆動する各駆動
回路２,３のシフトレジスタによって、セグメント電極
Ｘあるいはコモン電極Ｙに印加する走査パルスを移動す
る。そして、そして走査パルスが印加されたセグメント
電極Ｘあるいはコモン電極Ｙと検出ペン８の上記先端電
極との静電結合によって検出ペン８の先端電極に誘起さ
れた電圧信号(以下、単に検出信号と言う)に基づいて検
出ペン先端の座標検出が行われる。

【００２１】その際に、上記セグメント電極Ｘあるいは
コモン電極Ｙのうち下側に位置する電極(以下、単に下
側電極と言う：図８においてはコモン電極Ｙ)を走査す
る場合には、厳密には下側電極と検出ペン８の先端電極
との静電結合の他に、下側電極と上側電極との静電結合
が存在する。その結果、走査が行われていない上側電極
にも電圧が誘起されることになり、上側電極と検出ペン
８の先端電極との静電結合も存在することになる。した
がって、下側電極の走査時には、下側電極と検出ペン８
の先端電極との静電結合に起因する誘起電圧と上側電極
と検出ペン８の先端電極との静電結合に起因する誘起電
圧とが重畳された検出信号に基づいて座標を検出するこ
とになる。

【００２２】また、上記下側電極の走査の開始時および
終了時には、全下側電極のうち走査パルスが印加されて
いる電極数が変化することから、上側電極に誘起される
電圧も変化する。そのために、下側電極の走査に起因し
て検出ペン８に誘起される電圧の成分よりも上側電極に
誘起された電圧に起因して検出のペン８に誘起される電
圧成分の方が大きくなる場合がある。

【００２３】さらに、上記上側電極は下側電極の走査領
域の全体に渡って存在している。したがって、図１１に
示すように、下側電極走査時における走査の開始時およ
び終了時には、上側電極と検出ペン８の先端電極との静
電結合に基づいて、検出ペン８の位置とは無関係に検出
ペン８の先端の座標に対応した電圧以外のパルスが、検
出ペン８からの検出信号に挿入される。この挿入された
パルスは下側電極走査による検出ペン先端座標の検出に
対して障害となる。

【００２４】一方、上記表示期間における液晶パネル１
の表示のコントラストは、各画素を構成するセグメント
電極Ｘとコモン電極Ｙとの間に印加される平均実効電圧
によって決定される。

【００２５】ここで、上記コモン駆動回路２およびセグ
メント駆動回路３は、液晶パネル１のサイズに応じて複
数のドライバＩＣ(集積回路)によって構成されている。
したがって、ドライバＩＣによってセグメント電極Ｘあ
るいはコモン電極Ｙに走査パルスを順次印加する際にお
いて、走査パルスが１つのドライバＩＣから次のドライ
バＩＣに移っていく場合には、上記１つのドライバＩＣ
が走査パルスを印加するセグメント電極数あるいはコモ
ン電極数は変化する。したがって、そのドライバＩＣで
は、内部インピーダンスによる電圧降下によって走査パ
ルス電位に変動が生じ、座標検出期間においては検出ペ
ン８に誘起される電圧信号のレベルに変化を来す。それ
と同時に、検出期間における電極走査の液晶パネルの表
示濃度への影響が均一とならないことから、表示むらが
生ずるという問題がある。

【００２６】そこで、この発明の目的は、座標検出期間
における下側電極走査時に上側電極に誘起される電圧を
抑制し、且つ電極走査の影響による液晶パネルの表示む
らの発生を抑制できる表示一体型タブレット装置を提供
することにある。

【００２７】

【課題を解決するための手段】上記目的を達成するた
め、第１の発明の表示一体型タブレット装置は、直交す
るセグメント電極群とコモン電極群との間に表示用材料
を挟入してデューティタイプの駆動方法によって駆動さ
れる表示パネルと、上記表示パネルのセグメント電極群
及びコモン電極群と静電的に結合された電極を先端に有
する検出ペンと、上記セグメント電極群を駆動するセグ
メント駆動回路と、上記コモン電極群を駆動するコモン
駆動回路と、表示期間に上記セグメント駆動回路および
コモン駆動回路を制御して上記表示パネル上に画像を表
示する表示制御回路と、座標検出期間に上記セグメント
駆動回路を制御して上記表示パネルのセグメント電極群
を順次走査する一方上記コモン駆動回路を制御して上記
コモン電極群を順次走査する検出制御回路と、上記検出
ペンからの出力信号の発生タイミングと上記セグメント
電極群の走査タイミングとから上記検出ペン先端によっ
て指示された表示パネル上のｘ座標を検出するｘ座標検
出回路と、上記検出ペンからの出力信号の発生タイミン
グと上記コモン電極群の走査タイミングとから上記検出
ペン先端によって指示された表示パネル上のｙ座標を検
出するｙ座標検出回路を有する表示一体型タブレット装
置において、上記検出制御回路は、上記セグメント電極
群あるいはコモン電極群を順次走査するための制御信号
であるシフトデータ信号の第１パルスを発生する第１パ
ルス発生部と、上記シフトデータ信号の第２パルスを発
生する補助パルス発生部と、所定のタイミングで上記第
２パルス発生部に動作開始指令信号を出力して上記シフ
トデータ信号における第２パルスの上記第１パルスに対
する発生タイミングを制御するタイミング制御部と、上
記第１パルス発生部によって発生された第１パルスを有
するパルス信号と上記第２パルス発生部によって発生さ
れた第２パルスを有するパルス信号とを取り込んで、上
記第１パルスと第２パルスとを有するシフトデータ信号
を出力するシフトデータ信号出力部を備えたことを特徴
としている。

【００２８】また、第２の発明の表示一体型タブレット
装置は、第１の発明の表示一体型タブレット装置におい
て、上記タイミング制御部は、上記セグメント電極群あ
るいはコモン電極群のうち下側に位置する下側電極群を
順次走査するためのシフトデータ信号における補助パル
スの発生タイミングを制御する際には、上記第１パルス
発生部が動作を開始してから総ての下側電極を走査する
のに必要な時間が経過した後に上記動作開始指令信号を
出力するように成したことを特徴としている。

【００２９】また、第３の発明の表示一体型タブレット
装置は、第１の発明の表示一体型タブレット装置におい
て、上記セグメント駆動回路およびコモン駆動回路は複
数のドライバＩＣを有し、上記タイミング制御部は、上
記第１パルス発生部が動作を開始してから上記一つのド
ライバＩＣによって走査される総ての電極を走査するの
に必要な時間が経過した後に上記動作開始指令信号を出
力するように成したことを特徴としている。

【００３０】

【作用】第１の発明では、座標検出期間に入ると、シフ
トデータ信号の第１パルスが検出制御回路における第１
パルス発生部によって発生される。そうした後、タイミ
ング制御部によって所定のタイミングで第２パルス発生
部に動作開始指令信号が出力されて、上記シフトデータ
信号における第２パルスの上記第１パルスに対する発生
タイミングが制御される。

【００３１】そうすると、上記第２パルス発生部が動作
を開始して第２パルスを発生する。そして、上記第１パ
ルス発生部によって発生された第１パルスを有するパル
ス信号と上記第２パルス発生部によって発生された第２
パルスを有するパルス信号とがシフトデータ信号出力部
に取り込まれ、上記第１パルスと第２パルスとを有する
シフトデータ信号が出力される。こうして、上記シフト
データ信号出力部から出力された第２パルスを有するシ
フトデータ信号に基づいてセグメント駆動回路あるいは
コモン駆動回路によってセグメント電極群あるいはコモ
ン電極群が順次走査される。

【００３２】また、第２の発明では、下側電極群を順次
走査するためのシフトデータ信号における第２パルスの
発生タイミングを制御する際には、上記第１パルス発生
部が動作を開始してから総ての下側電極を走査するのに
必要時間が経過した後に、上記タイミング制御部によっ
て動作開始指令信号が上記第２パルス発生部に出力され
る。その結果、上記表示パネルを構成する下側電極群の
最終電極への走査パルス印加が開始されると上記下側電
極群に第２の走査パルスが印加されるようになる。

【００３３】こうして、上記下側電極の走査終了時に上
側電極に誘起される電圧が抑制される。

【００３４】また、第３の発明では、上記タイミング制
御部によって、上記第１パルス発生部が動作を開始して
から上記セグメント駆動回路あるいはコモン駆動回路に
おける一つのドライバＩＣによって走査される総ての電
極を走査するのに必要な時間が経過した後に上記動作開
始指令信号が上記第２パルス発生部に出力される。した
がって、上記一つのドライバＩＣによって走査される電
極の最終電極への走査パルス印加が開始されると第２の
走査パルスが上記一つのドライバＩＣによって走査され
る他の電極に印加されるようになる。

【００３５】こうして、一つのドライバＩＣによる走査
終了時における内部インピーダンスによる電圧降下が抑
制される。

【００３６】

【実施例】以下、この発明を図示の実施例により詳細に
説明する。まず、下側電極の走査による上側電極への電
圧誘起の検出信号への影響を抑制する実施例について説
明する。本実施例は、図８に示す表示一体型タブレット
装置における検出制御回路６から出力されるシフトデー
タに、補助パルスを追加するためのパルス発生回路を追
加したものである。

【００３７】図１は上記検出制御回路６におけるシフト
データ生成部のブロック図である。シフトデータ生成部
２１は、主パルス発生部２２,補助パルス発生部２３,後
に詳述する主パルスに対して適正な効果を果たすのに必
要な補助パルス出力タイミングを設定するタイミング制
御部２４および上記補助パルスのパルス幅を決定するパ
ルス幅決定部２５から構成される。すなわち、主パルス
発生部２２で上記第１パルス発生部を構成し、補助パル
ス発生部２３で上記第２パルス発生部を構成するのであ
る。

【００３８】図９に示す座標検出期間において、座標検
出領域の走査電極(例えば、コモン電極Ｙ)を駆動する駆
動回路(例えば、コモン駆動回路２)における初段のドラ
イバＩＣのシフトレジスタの入力端子にシフトデータso
のパルスが印加されると、このシフトデータsoのパルス
位置がクロック信号cploに同期してシフトレジスタを移
動していく。そして、その際におけるシフトデータsoの
パルス位置に対応する出力端子から走査電極に、電極走
査信号の走査パルスを順次印加する。こうして、検出ペ
ンの座標検出のための走査が行われるのである。

【００３９】上記走査パルスのパルス幅は、検出ペン８
に誘起される検出信号に対するｘ/ｙ座標検出回路１０,
１１でのアナログ信号処理の際におけるフィルタ係数及
び座標検出精度に対して最適なパルス幅となるように設
定される。そして、このパルス幅は、座標検出期間の開
始から一定数のシフトレジスタにシフトパルスが同時に
印加されるまでの期間だけ、初段シフトレジスタの入力
端子にレベル“Ｈ"の信号(すなわち、シフトデータsoの
パルス)を与えることで決定される。つまり、各走査電
極に印加される電極走査信号の波形は、シフトデータso
の波形と同じになるのである。

【００４０】ここで、上述のように、検出ペン８からみ
て下側電極群の走査時には、その走査電極と検出ペン８
の先端電極との間の静電結合の他に下側電極の走査に起
因して上側電極にも電極電圧が誘起される。そして上側
電極と検出ペン８の先端電極との間の静電結合によって
上側電極に誘起される電圧の変化も同時に検出ペン８に
よって検出される。

【００４１】くわしく言えば、いま電極走査の開始部分
あるいは終了部分(即ち、１つの駆動回路によって駆動
される走査電極群のうちの両端部分)以外の定常時にお
いては、Ｗ本の下側電極に同時に走査パルスを印加する
ものとする。そうすると、図３に示すように、クロック
信号cplo１パルス時間(Δt)が経過した後には、上記シ
フトパルスの移動に伴い、(Ｎ＋１)番目の下側電極が非
印加状態から印加状態に変化することによって上側電極
に電圧が誘起される。ところが、それと同時に(Ｎ−Ｗ
＋１)番目の電極においては印加状態から非印加状態に
変化するために、上側電極には逆方向の電圧が誘起され
る。したがって、(Ｎ＋１)番目の下側電極走査時に誘起
された電圧と(Ｎ−Ｗ＋１)番目の下側電極走査時に誘起
された電圧とで均衡がとられた状態となっている。

【００４２】これに対して、下側電極走査の開始部分で
は非印加状態から印加状態に変化する下側電極のみであ
るために、下側電極の走査に起因して上側電極に誘起さ
れる電圧は一方向のみの電圧となる。したがって、下側
電極走査の開始時には、検出ペンの位置とは無関係に、
上側電極群における下側電極からの誘起電圧の電圧変化
を検出ペン８の先端電極と上側電極との間の静電結合に
よって検出してしまうことになる。

【００４３】同様に、下側電極走査の終了時では、印加
状態から非印加状態に変化する下側電極のみとなること
から、上側電極群における下側電極からの逆方向の誘起
電圧の変化を、検出ペン８の先端電極と上側電極との間
の静電結合によって検出してしまうことになる。

【００４４】上述の上側電極の誘起電圧に起因する検出
信号が、本来の下側電極の走査に起因する検出信号より
も十分に小さいか若しくは時間的に分離可能であれば、
検出ペンの座標検出に問題は生じない。ところが、検出
ペンの状態変化等によって上記本来の検出信号のレベル
が低下した場合には、検出ペン先端座標の誤検出あるい
は検出精度の低下が生ずるのである。

【００４５】上述の上側電極の誘起電圧に起因する検出
信号を除去するには、図２に示すように、走査パルスが
最終の下側電極に印加されて印加状態から非印加状態に
変化する下側電極のみとなった時点(ハ)で、逆に非印加
状態から印加状態に変化する電極を新たに設ければよ
い。

【００４６】そこで、本実施例においては、上記の新た
に設けられる非印加状態から印加状態に変化する下側電
極として既に非印加状態に戻っている下側電極を利用
し、この既に非印加状態に戻った下側電極に補助走査パ
ルスを印加するのである。こうして、走査パルスにおけ
る本来の走査パルス(以下、主走査パルスと言う)に基づ
く“印加→非印加"と上記補助走査パルスに基づく“非
印加→印加"との均衡を保つのである。尚、図２はコモ
ン電極走査の場合であり、１６本のコモン電極Ｙに同時
に走査パルスを印加している。

【００４７】以下、図１および図２に従って、上述のよ
うな走査パルスを各走査電極に印加するためのシフトデ
ータsoを生成するシフトデータ生成部２１の動作につい
て説明するすなわち、図１および図２において、上記シ
フトデータ生成部２１のタイミング制御部２４は、座標
検出期間を設定する制御信号ＤＥＴのレベルが“Ｈ"と
なり、主パルス発生部２２が動作を開始してからのクロ
ック信号cploのパルス数をカウントする。そして、カウ
ント値が下側電極本数(図２においては“６４０")に至
った時点で、シフトデータsdに補助パルスを挿入するた
めのスタート信号を補助パルス発生部２３に出力する。
また、パルス幅決定部２５は最適なパルス幅となるまで
のクロック信号cploのパルス数をカウントし、ストップ
信号を補助パルス発生部２３に出力する。

【００４８】そうすると、上記補助パルス発生部２３
は、タイミング制御部２４からのスタート信号に同期し
てレベルが“Ｈ"になり、パルス幅決定部２５からのス
トップ信号に同期してレベル“Ｌ"になる補助パルスを
出力する。その結果、オアゲート２６からは、主パルス
発生部２２によって生成された主パルス（図２における
(イ))を有するシフトデータsdに補助パルス発生部２３
によって生成された補助パルス(図２における(ロ))が挿
入されたシフトデータsdが出力される。

【００４９】したがって、上記コモン駆動回路への上述
のようなシフトデータsdの入力に伴って、下側電極であ
るコモン電極Ｙ₁には、図２に示すように、コモン電極
Ｙ₆₄₀に走査パルスが印加され且つコモン電極Ｙ₆₂₅に走
査パルスが印加されなくなった時点(ハ)に補助パルスが
印加されることになる。こうして、コモン電極Ｙ₆₂₅の
“印加→非印加"に起因するセグメント電極Ｘの誘起電
圧が上記コモン電極Ｙ₁の“非印加→印加"によってキャ
ンセルされるのである。

【００５０】こうして、下側電極走査終了時に上側電極
に誘起される電圧が抑制されて検出ペン先端座標の安定
した検出および検出精度向上が可能となる。

【００５１】上記実施例においては、下側電極走査終了
時における上側電極への誘起による検出信号への影響の
抑制について説明しているが、下側電極走査開始時にお
けるシフトデータsdの影響を抑制することも同様に可能
である。その場合には、上記実施例における主パルスを
補助パルスとする一方、補助パルスを本来の座標検出に
用いる主パルスとすることで可能となる。また、下側電
極走査開始時および終了時の双方において上述の補正を
行う場合には、更にこの補助パルスを追加して、第１の
補助パルス,主パルスおよび第２の補助パルスの順で各
パルスが設けられたシフトデータsdを生成すればよい。

【００５２】また、上記実施例においては、上記タイミ
ング制御部２４によって補助パルスの挿入を開始する時
点を設定している。しかしながら、この発明はこれに限
定されるものではない。すなわち、上述のように補助パ
ルスを挿入するタイミングは総ての下側電極の走査が終
了した時点である。したがって図４に示すように、下側
電極を走査する駆動回路(上述の例ではコモン駆動回路)
におけるドライバＩＣ列の最終のドライバＩＣ(８)のシ
フトレジスタの出力端子からの出力を補助パルス発生部
２３への上記スタート信号とすればよい。

【００５３】また、上記実施例においては、シフトデー
タsdが走査電極の駆動回路における初段のドライバＩＣ
の入力端子より与えられる場合について説明している
が、初段以外のドライバＩＣの入力端子から入力しても
よい。また、図５に示すような回路構成にして、主パル
スあるいは補助パルスの夫々を異なるドライバＩＣの入
力端子から入力してもよい。さらに、上記実施例は主に
下側電極がコモン電極の場合について述べているがセグ
メント電極の場合も同様である。

【００５４】次に、上記表示期間における表示むらの抑
制を可能にする実施例について説明する。

【００５５】上記各電極駆動回路は、液晶パネルの画素
数に応じて複数のドライバＩＣを有する。例えば、１行
が６４０画素の液晶パネルの場合には、８０本の駆動端
子を持つドライバＩＣ８個によってコモン駆動回路が構
成される。このように、各表示電極はドライバＩＣ単位
で分割して駆動される。

【００５６】ここで、図６に示すような８０本の駆動端
子ＯＶ₁〜ＯＶ₈₀を持つドライバＩＣであって、駆動電
圧の切り替え用のアナログスイッチ３１,３２と各駆動
端子を“オン/オフ"するアナログスイッチ３３とを別に
有するタイプのドライバＩＣでは、駆動端子ＯＵ₁〜Ｏ
Ｕ₈₀全体としての負荷が変化する際に、アナログスイッ
チ３３のオン抵抗等の内部インピーダンスによる電圧降
下のためにセグメント電極あるいはコモン電極へ印加さ
れるパルスの電圧に変動が生じる。

【００５７】特に上記座標検出期間における走査パルス
のシフト動作は通常の表示期間における駆動パルスのシ
フト動作に比べて十分に高速であることから、走査電極
に対しての走査パルスの印加の際には回路の抵抗成分よ
りも容量成分に基づく走査パルス印加時の突入電流が消
費電流の大部分を占めることになる。したがって、走査
パルスのシフト動作に伴う非出力状態から出力状態に変
化する駆動端子の有無が上記内部インピーダンスによる
電圧降下に対して大きく影響する。つまり、上記走査パ
ルスのシフト動作に伴う非出力状態から出力状態に変化
する駆動端子の有無が走査パルス電圧の変動に影響を及
すのである。

【００５８】そこで、上記液晶パネルのセグメント/コ
モン電極を複数本同時に走査する際には、１つのドライ
バＩＣの最終駆動端子まで走査パルスがシフトした以降
は、そのドライバＩＣの全駆動端子には非出力状態から
出力状態に変化する駆動端子が不在となる。したがっ
て、印加される走査パルスの電圧が大きくなる。

【００５９】これによって、上記検出ペン８に誘起され
る検出信号の電圧も影響を受ける。また、本来均一レベ
ルの走査パルスでの走査によって各画素に印加される平
均実効電圧も等しくなり、画像表示動作に座標検出動作
を付加することでの表示品位への影響はないとされてい
たのであるが、走査パルス電圧の変動分の表示むらが生
じることになる。

【００６０】これに対して、図７に示すように、シフト
レジスタによってシフトされた走査パルスが１つのドラ
イバＩＣの最終駆動端子に接続された走査電極に達した
時点でクロック信号cpolｌパルス幅を有する補助パルス
を当該ドライバＩＣのシフトレジスタの入力端子に入力
することで、非出力状態から出力状態となる駆動端子を
新たに設ける。こうすることにより、上記内部インピー
ダンスによる電圧降下を抑制し、電極に印加される走査
パルスの電圧レベルを均一にして表示むらの発生を抑制
できるのである。

【００６１】上記実施例においては、シフトデータに挿
入される補助パルスのパルス幅をクロック信号cpolの１
パルス分としたが、ドライバＩＣの特性および液晶パネ
ルの特性に応じて最適に設定してもよい。

【００６２】

【発明の効果】以上より明らかなように、第１の発明の
表示一体型タブレット装置は、第１パルス発生部によっ
てシフトデータ信号の第１パルスを発生し、タイミング
制御部によって所定のタイミングで第２パルス発生部に
動作開始指令信号を出力して上記シフトデータ信号にお
ける上記第１パルスに対する第２パルスの発生タイミン
グを制御し、シフトデータ信号出力部によって、上記第
１パルス発生部からのパルス信号と上記補助パルス発生
部からのパルス信号とに基づいて、上記第１パルスと第
２パルスとを有するシフトデータ信号を出力するので、
セグメント電極群あるいはコモン電極群は主走査パルス
および補助走査パルスを有する電極走査信号によって走
査される。

【００６３】したがって、上記セグメント電極群あるい
はコモン電極群の一端部における主走査パルスによる走
査電極数の変動の影響を上記補助走査パルスによる走査
によって補正できる。

【００６４】また、第２の発明の表示一体型タブレット
装置は、上記タイミング制御部は、上記第１パルス発生
部が動作を開始してから総ての下側電極を走査するのに
必要な時間が経過した後に、上記第２パルス発生部に動
作開始指令信号を出力するようにしたので、上記下側電
極群の最終電極への走査パルスの印加が開始されると上
記下側電極群に第２の走査パルスが印加される。

【００６５】したがって、この発明によれば、座標検出
時における上記下側電極の走査終了時に上側電極に誘起
される電圧が抑制される。

【００６６】また、第３の発明の表示一体型タブレット
装置は、上記タイミング制御部は、上記第１パルス発生
部が動作を開始してから上記セグメント駆動回路あるい
はコモン駆動回路が有する一つのドライバＩＣによって
走査される総ての電極を走査するのに必要な時間が経過
した後に上記動作開始指令信号を出力するようにしたの
で、上記一つのドライバＩＣによって走査される電極群
の最終電極への走査パルス印加が開始されると上記一つ
のドライバＩＣによって走査される他の電極に第２の走
査パルスが印加される。

【００６７】したがって、上記一つのドライバＩＣによ
る走査終了時における内部インピーダンスによる電圧降
下が抑制されて、セグメント電極あるいはコモン電極に
印加される走査パルスの電圧レベルが均一になる。その
結果、表示期間における表示パネルの表示むらが抑制さ
れる。

【図面の簡単な説明】

【図１】この発明の表示一体型タブレット装置の検出制
御回路におけるシフトデータ生成部の一実施例を示すブ
ロック図である。

【図２】シフトデータにおける補助パルスの発生タイミ
ングチャートである。

【図３】走査パルス印加領域の変化状態の説明図であ
る。

【図４】図１とは異な実施例におけるシフトデータ生成
部のブロック図である。

【図５】シフトデータにおける主パルスあるいは補助パ
ルスを途中のドライバＩＣへ入力する場合の説明図であ
る。

【図６】ドライバＩＣの一例を示す詳細なブロック図で
ある。

【図７】図２とは異なる補助パルスの発生タイミングチ
ャートである。

【図８】表示一体型タブレット装置のブロック図であ
る。

【図９】図８に示す表示一体型タブレット装置における
表示期間および座標検出期間の一例を示す図である。

【図１０】図８に示す表示一体型タブレット装置におけ
るセグメント電極走査信号およびコモン電極走査信号の
タイミングチャートである。

【図１１】下側電極群走査における検出信号の一例を示
す図である。

【符号の説明】

２１…シフトデータ生成部、 ２２…主パルス
発生部、２３…補助パルス発生部、 ２４…
タイミング制御部、２５…パルス幅決定部。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡村 和成 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 平３−294919（ＪＰ，Ａ) 特開 昭63−268027（ＪＰ，Ａ) 特開 昭51−13527（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) G06F 3/03 G06F 3/033

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 マトリックス状に配列された第１電極群
   と第２電極群とを有するパネルと、上記パネルの第１電
   極群および第２電極群と静電的に結合された電極を先端
   に有する検出ペンと、上記第１電極群を駆動する第１駆
   動回路と、上記第２電極群を駆動する第２駆動回路と、
   上記第１駆動回路を制御して上記表示パネルの第１電極
   群を順次走査する一方上記第２駆動回路を制御して上記
   第２電極群を順次走査する検出制御回路と、上記検出ペ
   ンからの出力信号の発生タイミングと上記第１電極群の
   走査タイミングとから上記検出ペン先端によって指示さ
   れたパネル上のｘ座標を検出するｘ座標検出回路と、上
   記検出ペンからの出力信号の発生タイミングと上記第２
   電極群の走査タイミングとから上記検出ペン先端によっ
   て指示されたパネル上のｙ座標を検出するｙ座標検出回
   路を有するタブレット装置において、 上記検出制御回路は、 上記第１電極群あるいは第２電極群を順次走査するため
   の制御信号であるシフトデータ信号の第１パルスを発生
   する第１パルス発生部と、 上記シフトデータ信号の第２パルスを発生する第２パル
   ス発生部と、 所定のタイミングで上記第２パルス発生部に動作開始指
   令信号を出力して、上記シフトデータ信号における第２
   パルスの上記第１パルスに対する発生タイミングを制御
   するタイミング制御部と、 上記第１パルス発生部によって発生された第１パルスを
   有するパルス信号と上記第２パルス発生部によって発生
   された第２パルスを有するパルス信号とを取り込んで、
   上記第１パルスと第２パルスとを有するシフトデータ信
   号を出力するシフトデータ信号出力部を備えたことを特
   徴とするタブレット装置。
2. 【請求項２】 請求項１に記載のタブレット装置におい
   て、 上記タイミング制御部は、上記第１電極群あるいは第２
   電極群のうち下側に位置する下側電極群を順次走査する
   ためのシフトデータ信号における第２パルスの発生タイ
   ミングを制御する際には、上記第１パルス発生部が動作
   を開始してから総ての下側電極を走査するのに必要な時
   間が経過した後に上記動作開始指令信号を出力するよう
   に成したことを特徴とするタブレット装置。
3. 【請求項３】 請求項１に記載のタブレット装置におい
   て、 上記第１駆動回路および第２駆動回路は複数のドライバ
   ＩＣを有すると共に、 上記タイミング制御部は、上記第１パルス発生部が動作
   を開始してから上記一つのドライバＩＣによって走査さ
   れる総ての電極を走査するのに必要な時間が経過した後
   に上記動作開始指令信号を出力するように成したことを
   特徴とするタブレット装置。
4. 【請求項４】 異なる方向に配列された第１電極群と第
   ２電極群とが交差する箇所に対応する画素を有する表示
   パネルと、上記表示パネルの第１電極群および第２電極
   群と静電的に結合された電極を先端に有する検出ペン
   と、上記第１電極群を駆動する第１駆動回路と、上記第
   ２電極群を駆動する第２駆動回路と、表示期間に上記第
   １駆動回路および第２駆動回路を制御して上記表示パネ
   ル上に画像を表示する表示制御回路と、座標検出期間に
   上記第１駆動回路を制御して上記表示パネルの第１電極
   群を順次走査する一方上記第２駆動回路を制御して上記
   第２電極群を順次走査する検出制御回路と、上記検出ペ
   ンからの出力信号の発生タイミングと上記第１電極群の
   走査タイミングとから上記検出ペン先端によって指示さ
   れた表示パネル上のｘ座標を検出するｘ座標検出回路
   と、上記検出ペンからの出力信号の発生タイミングと上
   記第２電極群の走査タイミングとから上記検出ペン先端
   によって指示された表示パネル上のｙ座標を検出するｙ
   座標検出回路を有する表示一体型タブレット装置におい
   て、 上記検出制御回路は、 上記第１電極群あるいは第２電極群を順次走査するため
   の制御信号であるシフトデータ信号の第１パルスを発生
   する第１パルス発生部と、 上記シフトデータ信号の第２パルスを発生する第２パル
   ス発生部と、所定のタイミングで上記第２パルス発生部に動作開始指
   令信号を出力して、上記シフトデータ信号における第２
   パルスの上記第１パルスに対する発生タイミングを制御
   するタイミング制御部と、 上記第１パルス発生部によって発生された第１パルスを
   有するパルス信号と上記第２パルス発生部によって発生
   された第２パルスを有するパルス信号とを取り込んで、
   上記第１パルスと第２パルスとを有するシフトデータ信
   号を出力するシ フトデータ信号出力部を備えたことを特
   徴とする表示一体型タブレット装置。
5. 【請求項５】 請求項４に記載の表示一体型タブレット
   装置において、 上記タイミング制御部は、上記第１電極群あるいは第２
   電極群のうち下側に位置する下側電極群を順次走査する
   ためのシフトデータ信号における第２パルスの発生タイ
   ミングを制御する際には、上記第１パルス発生部が動作
   を開始してから総ての下側電極を走査するのに必要な時
   間が経過した後に上記動作開始指令信号を出力するよう
   に成したことを特徴とする表示一体型タブレット装置。
6. 【請求項６】 請求項４に記載の表示一体型タブレット
   装置において、 上記第１駆動回路および第２駆動回路は複数のドライバ
   ＩＣを有すると共に、 上記タイミング制御部は、上記第１パルス発生部が動作
   を開始してから上記一つのドライバＩＣによって走査さ
   れる総ての電極を走査するのに必要な時間が経過した後
   に上記動作開始指令信号を出力するように成したことを
   特徴とする表示一体型タブレット装置。