JP2797998B2 - バスドライバ及びバス伝送システム - Google Patents
バスドライバ及びバス伝送システムInfo
- Publication number
- JP2797998B2 JP2797998B2 JP7081896A JP8189695A JP2797998B2 JP 2797998 B2 JP2797998 B2 JP 2797998B2 JP 7081896 A JP7081896 A JP 7081896A JP 8189695 A JP8189695 A JP 8189695A JP 2797998 B2 JP2797998 B2 JP 2797998B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- resistor
- pull
- voltage
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、バスドライバに関し、
特に入力波形と出力波形の立ち上がり及び立ち下がりに
おけるリンギングの発生を抑えるバスドライバ及びバス
伝送システムに関する。
特に入力波形と出力波形の立ち上がり及び立ち下がりに
おけるリンギングの発生を抑えるバスドライバ及びバス
伝送システムに関する。
【０００２】
【従来の技術】従来、バス上を伝達する信号の整形や増
幅等を行なうバスドライバとしては、ＧＴＬ（ガニング
・トランシーバー・ロジック）というテクノロジーを利
用したのもが提案されている。このようなバスドライバ
は、各種のデータ処理装置が接続されるバス駆動用のＬ
ＳＩパッケージ内に組み込まれて実現されている。そし
て、バスを設けたボードに複数のＬＳＩパッケージを実
装接続することにより、複数のＬＳＩパッケージがバス
を共有するバス伝送システムが構成される。これによ
り、ＬＳＩパッケージ間のデータ伝送が行なわれる。
幅等を行なうバスドライバとしては、ＧＴＬ（ガニング
・トランシーバー・ロジック）というテクノロジーを利
用したのもが提案されている。このようなバスドライバ
は、各種のデータ処理装置が接続されるバス駆動用のＬ
ＳＩパッケージ内に組み込まれて実現されている。そし
て、バスを設けたボードに複数のＬＳＩパッケージを実
装接続することにより、複数のＬＳＩパッケージがバス
を共有するバス伝送システムが構成される。これによ
り、ＬＳＩパッケージ間のデータ伝送が行なわれる。
【０００３】上記のようなＬＳＩパッケージ内に組み込
まれるバスドライバの波形入力部及び出力部を構成する
ＭＯＳトランジスタは、図１１に示すように、オープン
ドレイン構造となっているのが一般的である。図１１に
おいて、ＬＳＩパッケージＰＫＧ内のバスドライバの入
出力部を構成するＭＯＳトランジスタ１１０のドレイン
１２０がそのまま波形入出力端子部１３０に接続される
オープン構造となっている。また、バスドライバの波形
入力部及び出力部をＮＰＮトランジスタで構成する場合
には、オープンコレクタ構造となっている。例えば、特
開平４−１２７２１７号の「ＳＣＳＩバスドライバ」に
おいてバスドライバの入出力部のＭＯＳトランジスタが
オープンドレイン構造となっている例が開示されてい
る。
まれるバスドライバの波形入力部及び出力部を構成する
ＭＯＳトランジスタは、図１１に示すように、オープン
ドレイン構造となっているのが一般的である。図１１に
おいて、ＬＳＩパッケージＰＫＧ内のバスドライバの入
出力部を構成するＭＯＳトランジスタ１１０のドレイン
１２０がそのまま波形入出力端子部１３０に接続される
オープン構造となっている。また、バスドライバの波形
入力部及び出力部をＮＰＮトランジスタで構成する場合
には、オープンコレクタ構造となっている。例えば、特
開平４−１２７２１７号の「ＳＣＳＩバスドライバ」に
おいてバスドライバの入出力部のＭＯＳトランジスタが
オープンドレイン構造となっている例が開示されてい
る。
【０００４】
【発明が解決しようとする課題】しかし、上述した従釆
のバスドライバにおいては、波形入力部及び出力部を構
成するＭＯＳトランジスタがオープンドレイン構造（Ｎ
ＰＮトランジスタの場合、オープンコレクタ構造）とな
っているため、データ伝送時の入力又は出力波形の立ち
上がり及び立ち下がりにおいてリンギングが発生しやす
く、かつリンギングがなかなか収束しない。このこと
が、伝送波形の周波数を大きくすることができず、高速
データ伝送が困難になるという問題を引き起こしてい
る。
のバスドライバにおいては、波形入力部及び出力部を構
成するＭＯＳトランジスタがオープンドレイン構造（Ｎ
ＰＮトランジスタの場合、オープンコレクタ構造）とな
っているため、データ伝送時の入力又は出力波形の立ち
上がり及び立ち下がりにおいてリンギングが発生しやす
く、かつリンギングがなかなか収束しない。このこと
が、伝送波形の周波数を大きくすることができず、高速
データ伝送が困難になるという問題を引き起こしてい
る。
【０００５】本発明は、上記従来の欠点を解消し、リン
ギングの発生を最小限に抑え、かつ発生したリンギング
を速やかに収束させることによって、高速データ伝送を
可能とするバスドライバ及びバス伝送システムを提供す
ることを目的とする。
ギングの発生を最小限に抑え、かつ発生したリンギング
を速やかに収束させることによって、高速データ伝送を
可能とするバスドライバ及びバス伝送システムを提供す
ることを目的とする。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は、ＬＳＩパッケージに組み込んで構成され
るバスドライバにおいて、波形入出力端子に接続される
ＭＯＳトランジスタのドレイン部にプルアップ抵抗を接
続し、かつ該プルアップ抵抗の他方の端子を所定電圧値
の電位に接続する構成としている。
め、本発明は、ＬＳＩパッケージに組み込んで構成され
るバスドライバにおいて、波形入出力端子に接続される
ＭＯＳトランジスタのドレイン部にプルアップ抵抗を接
続し、かつ該プルアップ抵抗の他方の端子を所定電圧値
の電位に接続する構成としている。
【０００７】好ましい態様によれば、プルアップ抵抗に
接続される電位が、前記バスドライバが接続されるバス
伝送システムに供給される終端電位又は前記ＬＳＩパッ
ケージに供給される駆動電位であり、終端電位又は駆動
電位の電圧値を調整して前記プルアップ抵抗に供給する
電圧調整回路を備える。
接続される電位が、前記バスドライバが接続されるバス
伝送システムに供給される終端電位又は前記ＬＳＩパッ
ケージに供給される駆動電位であり、終端電位又は駆動
電位の電圧値を調整して前記プルアップ抵抗に供給する
電圧調整回路を備える。
【０００８】上記の目的を達成するため、本発明は、Ｌ
ＳＩパッケージに組み込んで構成されるバスドライバに
おいて、波形入出力端子に接続されるトランジスタのコ
ネクタ部にプルアップ抵抗を接続し、かつ該プルアップ
抵抗の他方の端子を所定電圧値の電位に接続する構成と
している。
ＳＩパッケージに組み込んで構成されるバスドライバに
おいて、波形入出力端子に接続されるトランジスタのコ
ネクタ部にプルアップ抵抗を接続し、かつ該プルアップ
抵抗の他方の端子を所定電圧値の電位に接続する構成と
している。
【０００９】好ましい態様によれば、プルアップ抵抗に
接続される電位が、前記バスドライバが接続されるバス
伝送システムに供給される終端電位又は前記ＬＳＩパッ
ケージに供給される駆動電位であり、終端電位又は駆動
電位の電圧値を調整して前記プルアップ抵抗に供給する
電圧調整回路を備える。
接続される電位が、前記バスドライバが接続されるバス
伝送システムに供給される終端電位又は前記ＬＳＩパッ
ケージに供給される駆動電位であり、終端電位又は駆動
電位の電圧値を調整して前記プルアップ抵抗に供給する
電圧調整回路を備える。
【００１０】上記の目的を達成するため、本発明は、バ
スドライバを組み込んだ複数のＬＳＩパッケージをバス
に接続してなるバス伝送システムにおいて、パスドライ
バの波形入出力端子に接続されるＭＯＳトランジスタの
ドレイン部にプルアップ抵抗を接続し、かつ該プルアッ
プ抵抗の他方の端子を所定電圧値の電位に接続する構成
としている。
スドライバを組み込んだ複数のＬＳＩパッケージをバス
に接続してなるバス伝送システムにおいて、パスドライ
バの波形入出力端子に接続されるＭＯＳトランジスタの
ドレイン部にプルアップ抵抗を接続し、かつ該プルアッ
プ抵抗の他方の端子を所定電圧値の電位に接続する構成
としている。
【００１１】好ましい態様によれば、プルアップ抵抗に
接続される電位が、前記バスドライバが接続されるバス
伝送システムに供給される終端電位又は前記ＬＳＩパッ
ケージに供給される駆動電位であり、前記終端電位又は
駆動電位の電圧値を調整して前記プルアップ抵抗に供給
する電圧調整回路を備える。また、プルアップ抵抗の抵
抗値を前記バスに接続される前記ＬＳＩパッケージの数
で割った値が１０以上１００以下の範囲となるように、
前記プルアップ抵抗の抵抗値を設定する。
接続される電位が、前記バスドライバが接続されるバス
伝送システムに供給される終端電位又は前記ＬＳＩパッ
ケージに供給される駆動電位であり、前記終端電位又は
駆動電位の電圧値を調整して前記プルアップ抵抗に供給
する電圧調整回路を備える。また、プルアップ抵抗の抵
抗値を前記バスに接続される前記ＬＳＩパッケージの数
で割った値が１０以上１００以下の範囲となるように、
前記プルアップ抵抗の抵抗値を設定する。
【００１２】
【作 用】本発明によれば、ＬＳＩパッケージ内に組み
込んだバスドライバの入出力端子に接続されるＭＯＳト
ランジスタのドレイン部を、プルアップ抵抗の一方の端
子と波形入出力部とに接続し、プルアップ抵抗の他方の
端子を終端電位に接続することによって、波形入出力部
における波形の立ち上がり及び立ち下がりのリンギング
が抑えられ、かつ速やかなリンギングの収束が得られ
る。
込んだバスドライバの入出力端子に接続されるＭＯＳト
ランジスタのドレイン部を、プルアップ抵抗の一方の端
子と波形入出力部とに接続し、プルアップ抵抗の他方の
端子を終端電位に接続することによって、波形入出力部
における波形の立ち上がり及び立ち下がりのリンギング
が抑えられ、かつ速やかなリンギングの収束が得られ
る。
【００１３】
【実施例】以下、本発明の実施例について図面を参照し
て詳細に説明する。図１に、本発明の第１の実施例によ
るバスドライバの波形入出力部分の回路構成を示す。図
１において、ＬＳＩパッケージＰＫＧ内に組み込まれる
本実施例のバスドライバの波形入出力部を構成するＭＯ
Ｓトランジスタ１０のドレイン１１は、プルアップ抵抗
１５の一方の端子及び波形入出力端子１６に接続され、
ＭＯＳトランジスタ１０のドレイン１１のソース１２
は、グラウンドＧＮＤに接続されている。
て詳細に説明する。図１に、本発明の第１の実施例によ
るバスドライバの波形入出力部分の回路構成を示す。図
１において、ＬＳＩパッケージＰＫＧ内に組み込まれる
本実施例のバスドライバの波形入出力部を構成するＭＯ
Ｓトランジスタ１０のドレイン１１は、プルアップ抵抗
１５の一方の端子及び波形入出力端子１６に接続され、
ＭＯＳトランジスタ１０のドレイン１１のソース１２
は、グラウンドＧＮＤに接続されている。
【００１４】また、プルアップ抵抗１５の他方の端子
は、ＬＳＩパッケージＰＫＧが実装接続されるバスに供
給される終端電圧ＶＴに接続されている。なお、この実
施例においては、バスドライバの波形入出力部分を構成
するＭＯＳトランジスタのドレインをプルアップ抵抗１
５を介して終端電圧ＶＴに接続した例を示しているが、
バスドライバの波形入力部分のＭＯＳトランジスタにつ
いても同様の構成とすることができる。
は、ＬＳＩパッケージＰＫＧが実装接続されるバスに供
給される終端電圧ＶＴに接続されている。なお、この実
施例においては、バスドライバの波形入出力部分を構成
するＭＯＳトランジスタのドレインをプルアップ抵抗１
５を介して終端電圧ＶＴに接続した例を示しているが、
バスドライバの波形入力部分のＭＯＳトランジスタにつ
いても同様の構成とすることができる。
【００１５】出力波形（又は入力波形）の立ち上がり及
び立ち下がりにおけるリンギングの発生を効果的に抑
え、かつリンギングを速やかに収束させるためには、プ
ルアップ抵抗１５の抵抗値を適切な値に設定し、かつプ
ルアップ抵抗１５に供給する電圧の大きさを適切に設定
することが必要である。このプルアップ抵抗１５の抵抗
値及び供給電圧の具体的な設定例については、後述す
る。
び立ち下がりにおけるリンギングの発生を効果的に抑
え、かつリンギングを速やかに収束させるためには、プ
ルアップ抵抗１５の抵抗値を適切な値に設定し、かつプ
ルアップ抵抗１５に供給する電圧の大きさを適切に設定
することが必要である。このプルアップ抵抗１５の抵抗
値及び供給電圧の具体的な設定例については、後述す
る。
【００１６】ここで、本実施例のバスドライバを適用し
たＬＳＩパッケージを実装して構成したバス伝送システ
ムにおいてデータの伝送を行なうことにより、入力及び
出力波形の状態を確認した具体例を示す。
たＬＳＩパッケージを実装して構成したバス伝送システ
ムにおいてデータの伝送を行なうことにより、入力及び
出力波形の状態を確認した具体例を示す。
【００１７】データ伝送を行なったバス伝送システムの
構成を図２に示す。図２において、バス３０には、コネ
クタ４２を除くコネクタ４１，４３，４４，４５，４
６，４７を介して６つのＬＳＩパッケージＰＫＧ１から
ＰＫＧ６が接続実装されている。また、バス３０の両端
には終端抵抗５１，５２を介して終端電圧ＶＴが供給さ
れている。この例では、終端抵抗５１，５２の抵抗値を
それぞれ５６Ω、終端電電圧位を１．５ボルトに設定し
ている。
構成を図２に示す。図２において、バス３０には、コネ
クタ４２を除くコネクタ４１，４３，４４，４５，４
６，４７を介して６つのＬＳＩパッケージＰＫＧ１から
ＰＫＧ６が接続実装されている。また、バス３０の両端
には終端抵抗５１，５２を介して終端電圧ＶＴが供給さ
れている。この例では、終端抵抗５１，５２の抵抗値を
それぞれ５６Ω、終端電電圧位を１．５ボルトに設定し
ている。
【００１８】バス３０の線長については、コネクタ４１
と４２の間の長さｄ１が１．４インチ、コネクタ４２と
４３の間の長さｄ２が２．０インチ、コネクタ４３と４
４の間の長さｄ３が１．８インチ、コネクタ４４と４５
の間の長さｄ４が１．８インチ、コネクタ４５と４６の
間の長さｄ５が２．０インチ、コネクタ４６と４７の間
の長さｄ６が１．０インチに設定されている。また、コ
ネクタ４１から４７から各ＬＳＩパッケージＰＫＧ１か
らＰＫＧ６までのスタブ長ＳＬは、それぞれ１．０イン
チに設定されている。
と４２の間の長さｄ１が１．４インチ、コネクタ４２と
４３の間の長さｄ２が２．０インチ、コネクタ４３と４
４の間の長さｄ３が１．８インチ、コネクタ４４と４５
の間の長さｄ４が１．８インチ、コネクタ４５と４６の
間の長さｄ５が２．０インチ、コネクタ４６と４７の間
の長さｄ６が１．０インチに設定されている。また、コ
ネクタ４１から４７から各ＬＳＩパッケージＰＫＧ１か
らＰＫＧ６までのスタブ長ＳＬは、それぞれ１．０イン
チに設定されている。
【００１９】ここで、まず、図１１に示したような従来
のオープンドレイン構造のバスドライバを組み込んだＬ
ＳＩパッケージを図２に示すようなバス伝送システムに
実装することにより、各ＬＳＩパッケージにおける出力
波形をシミュレーションにより求めた例を図６に示す。
のオープンドレイン構造のバスドライバを組み込んだＬ
ＳＩパッケージを図２に示すようなバス伝送システムに
実装することにより、各ＬＳＩパッケージにおける出力
波形をシミュレーションにより求めた例を図６に示す。
【００２０】この例では、図２に示す位置に６つの従来
のオープンドレイン構造のバスドライバを組み込んだＬ
ＳＩパッケージを接続実装し、コネクタ４３に接続され
たＬＳＩパッケージからデータ波形を送り、各ＬＳＩパ
ッケージからの出力波形をシュミレーションによって求
めた。図６には、各ＬＳＩパッケージからの出力波形が
それぞれ異なる線種によって現わされており、上側の波
形が立ち上がり波形を示し、下側の波形が立ち下がり波
形を示している。図６において、従来のオープンドレイ
ン構造のバスドライバを組み込んだＬＳＩパッケージを
接続実装した場合、リンギングの発生が顕著でかつ収束
に時間がかかっていることが分かる。
のオープンドレイン構造のバスドライバを組み込んだＬ
ＳＩパッケージを接続実装し、コネクタ４３に接続され
たＬＳＩパッケージからデータ波形を送り、各ＬＳＩパ
ッケージからの出力波形をシュミレーションによって求
めた。図６には、各ＬＳＩパッケージからの出力波形が
それぞれ異なる線種によって現わされており、上側の波
形が立ち上がり波形を示し、下側の波形が立ち下がり波
形を示している。図６において、従来のオープンドレイ
ン構造のバスドライバを組み込んだＬＳＩパッケージを
接続実装した場合、リンギングの発生が顕著でかつ収束
に時間がかかっていることが分かる。
【００２１】次に、図１に示す本実施例のバスドライバ
を組み込んだＬＳＩパッケージＰＫＧ１からＰＫＧ６を
図２に示すようなバス伝送システムに実装することによ
り、各ＬＳＩパッケージにおける出力波形をシミュレー
ションにより求めた例を図３から図５に示す。上記と同
様、コネクタ４３に接続されたＬＳＩパッケージＰＫＧ
２からデータ波形を送り、各ＬＳＩパッケージからの出
力波形をシュミレーションによって求めた。
を組み込んだＬＳＩパッケージＰＫＧ１からＰＫＧ６を
図２に示すようなバス伝送システムに実装することによ
り、各ＬＳＩパッケージにおける出力波形をシミュレー
ションにより求めた例を図３から図５に示す。上記と同
様、コネクタ４３に接続されたＬＳＩパッケージＰＫＧ
２からデータ波形を送り、各ＬＳＩパッケージからの出
力波形をシュミレーションによって求めた。
【００２２】また、図３はプルアップ抵抗１５の抵抗値
が１０ＯΩの場合の出力波形、図４はプルアップ抵抗１
５の抵抗値が３０ＯΩの場合の出力波形、図５はプルア
ップ抵抗１５の抵抗値が５０ＯΩの場合の出力波形をそ
れぞれ示している。
が１０ＯΩの場合の出力波形、図４はプルアップ抵抗１
５の抵抗値が３０ＯΩの場合の出力波形、図５はプルア
ップ抵抗１５の抵抗値が５０ＯΩの場合の出力波形をそ
れぞれ示している。
【００２３】図３から図５の出力波形を図６の出力波形
と比較した場合、図３から図５の出力波形の何れも、リ
ンギングの発生が極めて少なくかつ速やかに収束してい
ることが分かる。
と比較した場合、図３から図５の出力波形の何れも、リ
ンギングの発生が極めて少なくかつ速やかに収束してい
ることが分かる。
【００２４】上述したように、出力波形（又は入力波
形）のリンギング防止と速やかな収束効果を実現するた
めのプルアップ抵抗１５の抵抗値と、プルアップ抵抗１
５に供給する電圧の大きさについては、接続するＬＳＩ
パッケージＰＫＧの数やバス３０の規模等でその範囲が
異なってくる。図２に示す終端電圧を１．５ボルトに設
定したシステムの場合、プルアップ抵抗１５の抵抗値が
１００〜６００Ωの範囲で顕著な効果が得られた。様々
な設定内容に基づいて上記のようなシミュレーションを
行った結果、プルアップ抵抗１５の抵抗値を接続するＬ
ＳＩパッケージＰＫＧの数で割った値がほぼ１０〜１０
０となる範囲で、十分顕著なリンギング防止と速やかな
収束効果が得られることが判明した。
形）のリンギング防止と速やかな収束効果を実現するた
めのプルアップ抵抗１５の抵抗値と、プルアップ抵抗１
５に供給する電圧の大きさについては、接続するＬＳＩ
パッケージＰＫＧの数やバス３０の規模等でその範囲が
異なってくる。図２に示す終端電圧を１．５ボルトに設
定したシステムの場合、プルアップ抵抗１５の抵抗値が
１００〜６００Ωの範囲で顕著な効果が得られた。様々
な設定内容に基づいて上記のようなシミュレーションを
行った結果、プルアップ抵抗１５の抵抗値を接続するＬ
ＳＩパッケージＰＫＧの数で割った値がほぼ１０〜１０
０となる範囲で、十分顕著なリンギング防止と速やかな
収束効果が得られることが判明した。
【００２５】また、図１の実施例では、ＭＯＳトランジ
スタ１０のドレイン１１に接続したプルアップ抵抗１５
にバスの終端電圧ＶＴをそのまま供給する構成を示した
が、ＬＳＩパッケージの構成及び接続するバス伝送シス
テムの構成に応じて、プルアップ抵抗１５に供給する電
圧を適切な値に調整する必要が生じる。このような場合
に、プルアップ抵抗１５への供給電圧の調整を行なうた
めの構成を付加したバスドライバの第２実施例から第４
実施例を図７から図９に示す。
スタ１０のドレイン１１に接続したプルアップ抵抗１５
にバスの終端電圧ＶＴをそのまま供給する構成を示した
が、ＬＳＩパッケージの構成及び接続するバス伝送シス
テムの構成に応じて、プルアップ抵抗１５に供給する電
圧を適切な値に調整する必要が生じる。このような場合
に、プルアップ抵抗１５への供給電圧の調整を行なうた
めの構成を付加したバスドライバの第２実施例から第４
実施例を図７から図９に示す。
【００２６】図７に示す第２実施例によるバスドライバ
においては、プルアップ抵抗１５を図示のようなダイオ
ード２５を介して終端電圧ＶＴに接続している。このよ
うな構成により、終端電圧ＶＴをダイオード２５によっ
てある値だけ降下させることにより、プルアップ抵抗１
５に供給される電圧が終端電圧ＶＴよりも小さくなるよ
うにしている。ダイオード２５を変えることにより、電
圧降下させる電圧の値を調整してプルアップ抵抗１５へ
の供給電圧を適切に設定する。
においては、プルアップ抵抗１５を図示のようなダイオ
ード２５を介して終端電圧ＶＴに接続している。このよ
うな構成により、終端電圧ＶＴをダイオード２５によっ
てある値だけ降下させることにより、プルアップ抵抗１
５に供給される電圧が終端電圧ＶＴよりも小さくなるよ
うにしている。ダイオード２５を変えることにより、電
圧降下させる電圧の値を調整してプルアップ抵抗１５へ
の供給電圧を適切に設定する。
【００２７】図８に示す第３実施例によるバスドライバ
においては、プルアップ抵抗１５を図示のように、分割
抵抗３１と３２の一方の端子に接続し、分割抵抗３１の
他方の端子を終端電圧ＶＴに接続し、分割抵抗３２の他
方の端子をグラウンドＧＮＤに接続している。このよう
な構成により、終端電圧ＶＴの分割抵抗３１と３２によ
る分割電圧がプルアップ抵抗１５に供給される。例え
ば、終端電圧ＶＴを１．５ボルト、分割抵抗３１の抵抗
値を１０ｋΩ、分割抵抗３２の抵抗値を１４０ｋΩに設
定した場合、プルアップ抵抗１５には終端電圧ＶＴより
小さい１．４ボルトが供給される。この場合も、分割抵
抗３１と３２の抵抗値を変えることにより、分割電圧の
値を調整しプルアップ抵抗１５への供給電圧を適切に設
定する。
においては、プルアップ抵抗１５を図示のように、分割
抵抗３１と３２の一方の端子に接続し、分割抵抗３１の
他方の端子を終端電圧ＶＴに接続し、分割抵抗３２の他
方の端子をグラウンドＧＮＤに接続している。このよう
な構成により、終端電圧ＶＴの分割抵抗３１と３２によ
る分割電圧がプルアップ抵抗１５に供給される。例え
ば、終端電圧ＶＴを１．５ボルト、分割抵抗３１の抵抗
値を１０ｋΩ、分割抵抗３２の抵抗値を１４０ｋΩに設
定した場合、プルアップ抵抗１５には終端電圧ＶＴより
小さい１．４ボルトが供給される。この場合も、分割抵
抗３１と３２の抵抗値を変えることにより、分割電圧の
値を調整しプルアップ抵抗１５への供給電圧を適切に設
定する。
【００２８】図９に示す第４実施例によるバスドライバ
においては、プルアップ抵抗１５を図示のように、分割
抵抗３５と３６の一方の端子に接続し、分割抵抗３５の
他方の端子を終端電圧ＶＴではなくＬＳＩパッケージの
駆動電圧ＶＤに接続し、分割抵抗３６の他方の端子をグ
ラウンドＧＮＤに接続している。このような構成によ
り、駆動電圧ＶＤの分割抵抗３５と３６による分割電圧
がプルアップ抵抗１５に供給される。
においては、プルアップ抵抗１５を図示のように、分割
抵抗３５と３６の一方の端子に接続し、分割抵抗３５の
他方の端子を終端電圧ＶＴではなくＬＳＩパッケージの
駆動電圧ＶＤに接続し、分割抵抗３６の他方の端子をグ
ラウンドＧＮＤに接続している。このような構成によ
り、駆動電圧ＶＤの分割抵抗３５と３６による分割電圧
がプルアップ抵抗１５に供給される。
【００２９】例えば、駆動電圧ＶＤを３．３ボルト、分
割抵抗３５の抵抗値を１９０ｋΩ、分割抵抗３６の抵抗
値を１４０ｋΩに設定した場合、プルアップ抵抗１５に
は終端電圧ＶＴより小さい１．４ボルトの電圧が供給さ
れる。また、駆動電圧ＶＤを３．３ボルト、分割抵抗３
５の抵抗値を１７０ｋΩ、分割抵抗３６の抵抗値を１６
０ｋΩに設定した場合、プルアップ抵抗１５には終端電
圧ＶＴより大きい１．６ボルトの電圧が供給される。こ
のように、分割抵抗３１と３２の抵抗値を変えることに
より、プルアップ抵抗１５への供給電圧を広い範囲で調
整することができるようになる。このため、プルアップ
抵抗１５に対する適切な供給電圧の設定が行ない易い。
割抵抗３５の抵抗値を１９０ｋΩ、分割抵抗３６の抵抗
値を１４０ｋΩに設定した場合、プルアップ抵抗１５に
は終端電圧ＶＴより小さい１．４ボルトの電圧が供給さ
れる。また、駆動電圧ＶＤを３．３ボルト、分割抵抗３
５の抵抗値を１７０ｋΩ、分割抵抗３６の抵抗値を１６
０ｋΩに設定した場合、プルアップ抵抗１５には終端電
圧ＶＴより大きい１．６ボルトの電圧が供給される。こ
のように、分割抵抗３１と３２の抵抗値を変えることに
より、プルアップ抵抗１５への供給電圧を広い範囲で調
整することができるようになる。このため、プルアップ
抵抗１５に対する適切な供給電圧の設定が行ない易い。
【００３０】図１０は、本発明の第５実施例によるバス
ドライバの波形入出力部分の回路構成を示す。この実施
例では、バスドライバの波形入出力部をＰＮＰ型トラン
ジスタ６０によって構成している。ＰＮＰ型トランジス
タ６０のコレクタ６１は、プルアップ抵抗１５の一方の
端子及び波形入出力端子１６に接続され、エミッタ６２
は、グラウンドＧＮＤに接続されている。この第５実施
例によっても、図１に示す第１実施例と同様の効果が得
られる。
ドライバの波形入出力部分の回路構成を示す。この実施
例では、バスドライバの波形入出力部をＰＮＰ型トラン
ジスタ６０によって構成している。ＰＮＰ型トランジス
タ６０のコレクタ６１は、プルアップ抵抗１５の一方の
端子及び波形入出力端子１６に接続され、エミッタ６２
は、グラウンドＧＮＤに接続されている。この第５実施
例によっても、図１に示す第１実施例と同様の効果が得
られる。
【００３１】以上好ましい実施例をあげて本発明を説明
したが、本発明は必ずしも上記実施例に限定されるもの
ではない。
したが、本発明は必ずしも上記実施例に限定されるもの
ではない。
【００３２】
【発明の効果】以上説明したように本発明のバスドライ
バ及びバス伝送システムによれば、トランジスタのドレ
イン部又はコレクタ部をプルアップ抵抗の一方の端子と
波形入出力部とに接続し、かつプルアップ抵抗の他方の
端子を所定電位に接続することによって、波形入出力部
における波形の立ち上がり及び立ち下がりのリンギング
発生を極力抑えることができると共に、リンギングの速
やかな収束が得られる。これによって、伝送波形の周波
数を大きくすることができ、高速伝送が可能となる。
バ及びバス伝送システムによれば、トランジスタのドレ
イン部又はコレクタ部をプルアップ抵抗の一方の端子と
波形入出力部とに接続し、かつプルアップ抵抗の他方の
端子を所定電位に接続することによって、波形入出力部
における波形の立ち上がり及び立ち下がりのリンギング
発生を極力抑えることができると共に、リンギングの速
やかな収束が得られる。これによって、伝送波形の周波
数を大きくすることができ、高速伝送が可能となる。
【図１】 本発明の第１実施例によるバスドライバの波
形入出力部分の回路構成を示す回路図である。
形入出力部分の回路構成を示す回路図である。
【図２】 本実施例のバスドライバを組み込んだＬＳＩ
パッケージを実装接続するバス伝送システムの構成を示
すブロック図である。
パッケージを実装接続するバス伝送システムの構成を示
すブロック図である。
【図３】 図１に示す本実施例のバスドライバを組み込
んだＬＳＩパッケージを接続したバス伝送システムにお
けるＬＳＩパッケージの出力波形をシミュレーションに
より求めた波形図である。
んだＬＳＩパッケージを接続したバス伝送システムにお
けるＬＳＩパッケージの出力波形をシミュレーションに
より求めた波形図である。
【図４】 図１に示す本実施例のバスドライバを組み込
んだＬＳＩパッケージを接続したバス伝送システムにお
けるＬＳＩパッケージの出力波形をシミュレーションに
より求めた波形図である。
んだＬＳＩパッケージを接続したバス伝送システムにお
けるＬＳＩパッケージの出力波形をシミュレーションに
より求めた波形図である。
【図５】 図１に示す本実施例のバスドライバを組み込
んだＬＳＩパッケージを接続したバス伝送システムにお
けるＬＳＩパッケージの出力波形をシミュレーションに
より求めた波形図である。
んだＬＳＩパッケージを接続したバス伝送システムにお
けるＬＳＩパッケージの出力波形をシミュレーションに
より求めた波形図である。
【図６】 図１１に示す従来のバスドライバを組み込ん
だＬＳＩパッケージを接続したバス伝送システムにおけ
るＬＳＩパッケージの出力波形をシミュレーションによ
り求めた波形図である。
だＬＳＩパッケージを接続したバス伝送システムにおけ
るＬＳＩパッケージの出力波形をシミュレーションによ
り求めた波形図である。
【図７】 本発明の第２実施例によるバスドライバの波
形入出力部分の回路構成を示す回路図である。
形入出力部分の回路構成を示す回路図である。
【図８】 本発明の第３実施例によるバスドライバの波
形入出力部分の回路構成を示す回路図である。
形入出力部分の回路構成を示す回路図である。
【図９】 本発明の第４実施例によるバスドライバの波
形入出力部分の回路構成を示す回路図である。
形入出力部分の回路構成を示す回路図である。
【図１０】 本発明の第５実施例によるバスドライバの
波形入出力部分の回路構成を示す回路図である。
波形入出力部分の回路構成を示す回路図である。
【図１１】 従来のバスドライバの波形入出力部分の回
路構成を示す回路図である。
路構成を示す回路図である。
１０ ＭＯＳトランジスタ １１ ドレイン １２ ソース １５ プルアップ抵抗 １６ 波形入出力端子 ２５ ダイオード ３１，３２，３５，３６ 分割抵抗 ４１〜４７ コネクタ ５１，５２ 終端抵抗 ６０ ＮＰＮトランジスタ ６１ コレクタ ６２ エミッタ ＰＫＧ ＬＳＩパッケージ ＶＴ 終端電位 ＶＤ 駆動電位
Claims (2)
- 【請求項１】 バスドライバを組み込んだ複数のＬＳＩ
パッケージをバスに接続してなるバス伝送システムにお
いて、 前記複数のＬＳＩパッケージの各々は、 前記バスに接続された波形入出力端子と、 ドレイン部が前記波形入出力端子に接続されたＭＯＳト
ランジスタと、 一端が前記ＭＯＳトランジスタの前記ドレイン部に接続
され、他端が前記バスの終端電位に接続されたプルアッ
プ抵抗とを含み、 前記プルアップ抵抗の抵抗値が該抵抗値を前記バスに接
続された前記複数のＬＳＩパッケージの数で割った値が
１０以上１００以下の範囲となるように設定されている
ことを特徴とするバス伝送システム。 - 【請求項２】 前記終端電位の電圧値を調整することに
より、前記終端電位よりも小さい電圧値の電圧を前記プ
ルアップ抵抗に供給する電圧調整回路を備えることを特
徴とする請求項１に記載のバス伝送システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7081896A JP2797998B2 (ja) | 1995-03-13 | 1995-03-13 | バスドライバ及びバス伝送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7081896A JP2797998B2 (ja) | 1995-03-13 | 1995-03-13 | バスドライバ及びバス伝送システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08251000A JPH08251000A (ja) | 1996-09-27 |
| JP2797998B2 true JP2797998B2 (ja) | 1998-09-17 |
Family
ID=13759209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7081896A Expired - Fee Related JP2797998B2 (ja) | 1995-03-13 | 1995-03-13 | バスドライバ及びバス伝送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2797998B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6057702A (en) * | 1995-08-24 | 2000-05-02 | Nec Corporation | Bus driver |
| JPH10326131A (ja) | 1997-05-26 | 1998-12-08 | Nec Corp | バスドライバ |
| JP3450176B2 (ja) | 1998-03-09 | 2003-09-22 | 日本電気株式会社 | 高速バスドライバ及び高速バス |
| JP3166840B2 (ja) * | 1998-03-10 | 2001-05-14 | 日本電気株式会社 | 波形出力回路及びそれを備えたデバイス |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3190710B2 (ja) * | 1991-09-20 | 2001-07-23 | 日本電気株式会社 | 半導体集積回路 |
| JPH05284000A (ja) * | 1992-03-30 | 1993-10-29 | Rohm Co Ltd | デジタル信号出力段回路 |
| JPH06104732A (ja) * | 1992-09-21 | 1994-04-15 | Rohm Co Ltd | Ｉｃの出力回路 |
-
1995
- 1995-03-13 JP JP7081896A patent/JP2797998B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08251000A (ja) | 1996-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3828652B2 (ja) | 差動信号伝送回路 | |
| US4609834A (en) | Integrated logic circuit incorporating a module which generates a control signal that cancels switching noise | |
| US10120434B2 (en) | Semiconductor device chip package with electronic switching using dedicated ground pin coupled to a virtual ground node | |
| US5748675A (en) | Vehicle communications network with improved current sourcing | |
| JP2797998B2 (ja) | バスドライバ及びバス伝送システム | |
| JPH11150467A (ja) | スルーレート制御装置及びスルーレート制御方法 | |
| AU6538996A (en) | Universal sender device | |
| US5652528A (en) | Transceiver circuit and method of transmitting a signal which uses an output transistor to send data and assist in pulling up a bus | |
| KR20040017691A (ko) | 종결 회로를 갖는 반도체 집적 회로의 레이아웃 | |
| US5485107A (en) | Backplane driver circuit | |
| US5757249A (en) | Communication system having a closed loop bus structure | |
| US6239619B1 (en) | Method and apparatus for dynamic termination logic of data buses | |
| US20020130680A1 (en) | Method and apparatus for terminating emitter coupled logic (ECL) transceivers | |
| JP2005086662A (ja) | 半導体装置 | |
| US20060119380A1 (en) | Integrated circuit input/output signal termination with reduced power dissipation | |
| JP4125119B2 (ja) | 出力ドライバを備える集積回路 | |
| EP0771073A2 (en) | A method and apparatus for controlling ground bounce | |
| JPH0779231B2 (ja) | インタフェイス回路 | |
| JP3438375B2 (ja) | 信号伝送装置及び信号受信モジュール | |
| EP1269326B1 (en) | Method and apparatus for reducing back-to-back voltage glitch on high speed data bus | |
| JPH0786509A (ja) | 半導体集積回路 | |
| US6642755B2 (en) | Bus driver having noise removing circuit formed by pull-up resistor | |
| US6211694B1 (en) | Bus driver having noise removing circuit | |
| US20240356784A1 (en) | Device for can bus | |
| JP2643779B2 (ja) | バス接続システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19971209 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980602 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070703 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080703 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090703 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100703 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110703 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |