JP2795545B2 - 雑音発生装置 - Google Patents
雑音発生装置Info
- Publication number
- JP2795545B2 JP2795545B2 JP3012002A JP1200291A JP2795545B2 JP 2795545 B2 JP2795545 B2 JP 2795545B2 JP 3012002 A JP3012002 A JP 3012002A JP 1200291 A JP1200291 A JP 1200291A JP 2795545 B2 JP2795545 B2 JP 2795545B2
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- random number
- input
- stage
- pseudo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06J—HYBRID COMPUTING ARRANGEMENTS
- G06J1/00—Hybrid computing arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Automation & Control Theory (AREA)
- Evolutionary Computation (AREA)
- Fuzzy Systems (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Analogue/Digital Conversion (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、通信装置やオーディオ
装置の特性試験等に使用する雑音発生装置に関する。
装置の特性試験等に使用する雑音発生装置に関する。
【０００２】
【従来の技術】通信装置やオーディオ装置の特性を試験
するためには、スペクトルが所定の帯域内に均等に分布
したランダムな雑音の信号源が必要となる。
するためには、スペクトルが所定の帯域内に均等に分布
したランダムな雑音の信号源が必要となる。
【０００３】このような雑音の信号源として使用される
従来の雑音発生装置は、図３に示すように、ＤＳＰ（Ｄ
ｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）１
１とＤ／Ａ変換器１２によって構成されていた。ＤＳＰ
１１は、高速ディジタル演算処理を行うプログラマブル
な汎用処理装置であって、擬似乱数を発生するための擬
似乱数発生器１１ａとこの擬似乱数の帯域を制限するた
めのディジタルフィルタ１１ｂとがプログラムされてい
る。そして、ＤＳＰ１１から出力されたディジタルデー
タは、Ｄ／Ａ変換器１２によってアナログ信号に変換さ
れて雑音として出力されることになる。
従来の雑音発生装置は、図３に示すように、ＤＳＰ（Ｄ
ｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）１
１とＤ／Ａ変換器１２によって構成されていた。ＤＳＰ
１１は、高速ディジタル演算処理を行うプログラマブル
な汎用処理装置であって、擬似乱数を発生するための擬
似乱数発生器１１ａとこの擬似乱数の帯域を制限するた
めのディジタルフィルタ１１ｂとがプログラムされてい
る。そして、ＤＳＰ１１から出力されたディジタルデー
タは、Ｄ／Ａ変換器１２によってアナログ信号に変換さ
れて雑音として出力されることになる。
【０００４】
【発明が解決しようとする課題】ところが、上記従来の
雑音発生装置は、汎用性はあるが高価なＤＳＰ１１と、
このＤＳＰ１１が出力するディジタルデータをアナログ
信号に変換するためのＤ／Ａ変換器１２とが必要となる
ので、装置のコストが高くなるという問題があった。
雑音発生装置は、汎用性はあるが高価なＤＳＰ１１と、
このＤＳＰ１１が出力するディジタルデータをアナログ
信号に変換するためのＤ／Ａ変換器１２とが必要となる
ので、装置のコストが高くなるという問題があった。
【０００５】本発明は、上記事情に鑑み、雑音発生装置
をシフトレジスタ等からなる擬似乱数発生器とアナログ
フィルタとによる安価なハードウエア構成とすることを
目的としている。
をシフトレジスタ等からなる擬似乱数発生器とアナログ
フィルタとによる安価なハードウエア構成とすることを
目的としている。
【０００６】
【課題を解決するための手段】本発明の雑音発生装置
は、入力段のビットをシフト動作によって順次上位段に
シフトさせるシフトレジスタと、該シフトレジスタの選
択された複数段のビットの排他的論理和をとって入力段
に戻す排他的論理和回路とを有する擬似乱数発生器と、
該擬似乱数発生器におけるシフトレジスタの各段の出力
がそれぞれ抵抗を介して演算増幅器の非反転入力と反転
入力に交互に入力され、該演算増幅器の加減算によりデ
ィジタルデータの帯域を制限してアナログ信号として出
力するアナログフィルタとを備えており、そのことによ
り上記目的が達成される。
は、入力段のビットをシフト動作によって順次上位段に
シフトさせるシフトレジスタと、該シフトレジスタの選
択された複数段のビットの排他的論理和をとって入力段
に戻す排他的論理和回路とを有する擬似乱数発生器と、
該擬似乱数発生器におけるシフトレジスタの各段の出力
がそれぞれ抵抗を介して演算増幅器の非反転入力と反転
入力に交互に入力され、該演算増幅器の加減算によりデ
ィジタルデータの帯域を制限してアナログ信号として出
力するアナログフィルタとを備えており、そのことによ
り上記目的が達成される。
【０００７】
【作用】擬似乱数発生器は、シフトレジスタの複数段の
ビットを排他的論理和回路を介して入力段に戻しながら
シフト動作を繰り返すようになっている。従って、この
入力段に戻すビットの段を適当に選べば、Ｍ系列法（最
大周期列法、Ｍａｘｉｍｕｍ−ｌｅｎｇｔｈ ｌｉｎｅ
ａｒｌｙ ｒｅｃｕｒｒｉｎｇ ｓｅｑｕｅｎｃｅ）に
よる擬似乱数を生成することができる。Ｍ系列の擬似乱
数は、シフトレジスタの段数をｍとすると、周期が２の
ｍ乗となるランダムなビット列を生成することができ、
このビット列によるディジタルデータは、多次元におい
ても一様な分布が得られる適当な雑音の信号源となる。
ビットを排他的論理和回路を介して入力段に戻しながら
シフト動作を繰り返すようになっている。従って、この
入力段に戻すビットの段を適当に選べば、Ｍ系列法（最
大周期列法、Ｍａｘｉｍｕｍ−ｌｅｎｇｔｈ ｌｉｎｅ
ａｒｌｙ ｒｅｃｕｒｒｉｎｇ ｓｅｑｕｅｎｃｅ）に
よる擬似乱数を生成することができる。Ｍ系列の擬似乱
数は、シフトレジスタの段数をｍとすると、周期が２の
ｍ乗となるランダムなビット列を生成することができ、
このビット列によるディジタルデータは、多次元におい
ても一様な分布が得られる適当な雑音の信号源となる。
【０００８】アナログフィルタは、抵抗器や演算増幅器
等のアナログ素子によって構成されたフィルタ回路であ
り、上記の擬似乱数発生器におけるシフトレジスタの各
段の出力が抵抗を介して演算増幅器の非反転入力と反転
入力に交互に入力され、演算増幅器により加減算する信
号処理が行われる。このため、シフトレジスタの各段の
ビットからなるディジタルデータの帯域が制限されたア
ナログ信号が、完全なるランダムでＭ系列の擬似乱数信
号として出力される。
等のアナログ素子によって構成されたフィルタ回路であ
り、上記の擬似乱数発生器におけるシフトレジスタの各
段の出力が抵抗を介して演算増幅器の非反転入力と反転
入力に交互に入力され、演算増幅器により加減算する信
号処理が行われる。このため、シフトレジスタの各段の
ビットからなるディジタルデータの帯域が制限されたア
ナログ信号が、完全なるランダムでＭ系列の擬似乱数信
号として出力される。
【０００９】この結果、本発明によれば、雑音発生装置
をシフトレジスタ等からなる擬似乱数発生器とアナログ
フィルタとによる簡単で安価なハードウエア構成とする
ことができる。
をシフトレジスタ等からなる擬似乱数発生器とアナログ
フィルタとによる簡単で安価なハードウエア構成とする
ことができる。
【００１０】
【実施例】本発明を実施例について以下に説明する。
【００１１】図１及び図２は本発明の一実施例を示すも
のであって、図１は雑音発生装置のブロック図、図２は
雑音発生装置のさらに詳細な回路ブロック図である。
のであって、図１は雑音発生装置のブロック図、図２は
雑音発生装置のさらに詳細な回路ブロック図である。
【００１２】本実施例の雑音発生装置は、図１に示すよ
うに、擬似乱数発生器１とアナログフィルタ２とによっ
て構成されている。
うに、擬似乱数発生器１とアナログフィルタ２とによっ
て構成されている。
【００１３】擬似乱数発生器１は、図２に示すように、
１ビット２３段のシフトレジスタ１ａと排他的論理和回
路１ｂとによって構成された２３ビットスクランブラで
あり、図示しない発振器からのクロック信号に基づいて
入力段のビットを順次上位段にシフトさせるシフト動作
を行うようになっている。擬似乱数発生器１では、シフ
ト動作のたびにシフトレジスタ１ａの最上段ビット（２
３回前の入力）とこれよりも下段側のあるビット（ｐ回
前の入力）とが排他的論理和回路１ｂにより排他的論理
和をとられて最下段ビットに入力され、下記数１の漸化
式によるＭ系列の擬似乱数が生成される。
１ビット２３段のシフトレジスタ１ａと排他的論理和回
路１ｂとによって構成された２３ビットスクランブラで
あり、図示しない発振器からのクロック信号に基づいて
入力段のビットを順次上位段にシフトさせるシフト動作
を行うようになっている。擬似乱数発生器１では、シフ
ト動作のたびにシフトレジスタ１ａの最上段ビット（２
３回前の入力）とこれよりも下段側のあるビット（ｐ回
前の入力）とが排他的論理和回路１ｂにより排他的論理
和をとられて最下段ビットに入力され、下記数１の漸化
式によるＭ系列の擬似乱数が生成される。
【００１４】
【数１】
【００１５】そして、このような擬似乱数発生器１で
は、シフトレジスタ１ａの段数によって出力されるビッ
ト列の最大周期が規定され、ここでは２の２３乗から１
を引いたものが最大周期となる。なお、上記ｐは、この
最大周期より短い周期が生じることのないような段数が
選ばれる。
は、シフトレジスタ１ａの段数によって出力されるビッ
ト列の最大周期が規定され、ここでは２の２３乗から１
を引いたものが最大周期となる。なお、上記ｐは、この
最大周期より短い周期が生じることのないような段数が
選ばれる。
【００１６】アナログフィルタ２は、図２に示すよう
に、演算増幅器２ａと多数の抵抗器Ｒとによって構成さ
れたフィルタ回路である。そして、擬似乱数発生器１に
おけるシフトレジスタ１ａの各段の出力がそれぞれ抵抗
器Ｒ1〜Ｒ23を介して演算増幅器２ａの非反転入力＋と
反転入力−に交互に入力されるようになっている。これ
らの抵抗器Ｒ1〜Ｒ23は、シフトレジスタ１ａの２３段
のディジタルデータが演算増幅器２ａの加減算により所
定の通過域を持つように設定された抵抗アレーである。
また、演算増幅器２ａは、出力が抵抗器Ｒfを介して反
転入力−に帰還され、非反転入力が抵抗器Ｒaを介して
接地されている。
に、演算増幅器２ａと多数の抵抗器Ｒとによって構成さ
れたフィルタ回路である。そして、擬似乱数発生器１に
おけるシフトレジスタ１ａの各段の出力がそれぞれ抵抗
器Ｒ1〜Ｒ23を介して演算増幅器２ａの非反転入力＋と
反転入力−に交互に入力されるようになっている。これ
らの抵抗器Ｒ1〜Ｒ23は、シフトレジスタ１ａの２３段
のディジタルデータが演算増幅器２ａの加減算により所
定の通過域を持つように設定された抵抗アレーである。
また、演算増幅器２ａは、出力が抵抗器Ｒfを介して反
転入力−に帰還され、非反転入力が抵抗器Ｒaを介して
接地されている。
【００１７】上記構成による本実施例の雑音発生装置
は、擬似乱数発生器１がシフトレジスタ１ａをシフト動
作させて、Ｍ系列の擬似乱数によるディジタルデータを
順次生成する。そして、このディジタルデータは、アナ
ログフィルタ２によって帯域制限されてアナログ信号と
して出力される。
は、擬似乱数発生器１がシフトレジスタ１ａをシフト動
作させて、Ｍ系列の擬似乱数によるディジタルデータを
順次生成する。そして、このディジタルデータは、アナ
ログフィルタ２によって帯域制限されてアナログ信号と
して出力される。
【００１８】この結果、本実施例によれば、シフトレジ
スタ１ａ等からなる簡単なハードウエア構成の擬似乱数
発生器１によってランダムなディジタルデータを生成
し、Ｄ／Ａ変換器と同程度のハードウエアからなるアナ
ログフィルタ２によってアナログ信号として出力するこ
とができるので、雑音発生装置を安価に製造することが
できるようになる。
スタ１ａ等からなる簡単なハードウエア構成の擬似乱数
発生器１によってランダムなディジタルデータを生成
し、Ｄ／Ａ変換器と同程度のハードウエアからなるアナ
ログフィルタ２によってアナログ信号として出力するこ
とができるので、雑音発生装置を安価に製造することが
できるようになる。
【００１９】
【発明の効果】以上の説明から明かなように、本発明の
雑音発生装置によれば、シフトレジスタ等からなる擬似
乱数発生器とアナログフィルタとによる簡単なハードウ
エア構成によってスペクトルが一様な雑音を生成するこ
とが可能となるので、装置を安価に製造することができ
るようになる。
雑音発生装置によれば、シフトレジスタ等からなる擬似
乱数発生器とアナログフィルタとによる簡単なハードウ
エア構成によってスペクトルが一様な雑音を生成するこ
とが可能となるので、装置を安価に製造することができ
るようになる。
【図１】本発明の一実施例のブロック図である。
【図２】その実施例のさらに詳細な回路ブロック図であ
る。
る。
【図３】従来例を示すものであって、ＤＳＰを使用した
雑音発生装置のブロック図である。
雑音発生装置のブロック図である。
１ 擬似乱数発生器 １ａ シフトレジスタ １ｂ 排他的論理和回路 ２ アナログフィルタ ２ａ 演算増幅器 Ｒ1〜Ｒ23、Ｒf、Ｒa 抵抗器
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭51−111041（ＪＰ，Ａ) 実開 昭62−129813（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H03B 29/00 H03K 3/84
Claims (1)
- 【請求項１】入力段のビットをシフト動作によって順次
上位段にシフトさせるシフトレジスタと、該シフトレジ
スタの選択された複数段のビットの排他的論理和をとっ
て入力段に戻す排他的論理和回路とを有する擬似乱数発
生器と、 該擬似乱数発生器におけるシフトレジスタの各段の出力
がそれぞれ抵抗を介して演算増幅器の非反転入力と反転
入力に交互に入力され、該演算増幅器の加減算によりデ
ィジタルデータの帯域を制限してアナログ信号として出
力するアナログフィルタとを備えている雑音発生装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3012002A JP2795545B2 (ja) | 1991-02-01 | 1991-02-01 | 雑音発生装置 |
| US07/826,937 US5243303A (en) | 1991-02-01 | 1992-01-29 | Pseudo-random noise signal generator |
| DE69229686T DE69229686T2 (de) | 1991-02-01 | 1992-01-31 | Rauchsignalgenerator |
| EP92300847A EP0497618B1 (en) | 1991-02-01 | 1992-01-31 | Noise generating device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3012002A JP2795545B2 (ja) | 1991-02-01 | 1991-02-01 | 雑音発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04247704A JPH04247704A (ja) | 1992-09-03 |
| JP2795545B2 true JP2795545B2 (ja) | 1998-09-10 |
Family
ID=11793382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3012002A Expired - Fee Related JP2795545B2 (ja) | 1991-02-01 | 1991-02-01 | 雑音発生装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5243303A (ja) |
| EP (1) | EP0497618B1 (ja) |
| JP (1) | JP2795545B2 (ja) |
| DE (1) | DE69229686T2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5914827A (en) * | 1996-02-28 | 1999-06-22 | Silicon Systems, Inc. | Method and apparatus for implementing a noise generator in an integrated circuit disk drive read channel |
| JP3512939B2 (ja) * | 1996-03-12 | 2004-03-31 | 株式会社ルネサステクノロジ | 疑似乱数発生回路及び双方向シフトレジスタ |
| US5789890A (en) * | 1996-03-22 | 1998-08-04 | Genmark Automation | Robot having multiple degrees of freedom |
| US5786951A (en) * | 1996-06-05 | 1998-07-28 | Cirrus Logic, Inc. | Sampled amplitude read channel employing a discrete time noise generator for calibration |
| KR100611955B1 (ko) * | 1999-07-20 | 2006-08-11 | 삼성전자주식회사 | 스크램블러 |
| US6301364B1 (en) | 1999-10-06 | 2001-10-09 | Acoustic Technologies, Inc. | Tagging echoes with low frequency noise |
| US6631390B1 (en) | 2000-03-06 | 2003-10-07 | Koninklijke Philips Electronics N.V. | Method and apparatus for generating random numbers using flip-flop meta-stability |
| US6882689B2 (en) * | 2000-12-12 | 2005-04-19 | The Regents Of The University Of California | Pseudo-chaotic communication method exploiting symbolic dynamics |
| EP1293856A1 (fr) * | 2001-09-18 | 2003-03-19 | EM Microelectronic-Marin SA | Circuit Intégré sécurisé comprenant des parties à caractère confidentiel, et procédé pour sa mise en action |
| KR20030049803A (ko) * | 2001-12-17 | 2003-06-25 | (주) 윌텍정보통신 | 부가성 백색잡음 발생 장치 |
| US7015851B1 (en) * | 2004-10-26 | 2006-03-21 | Agilent Technologies, Inc. | Linearizing ADCs using single-bit dither |
| CN100413191C (zh) * | 2005-03-30 | 2008-08-20 | 昂宝电子（上海）有限公司 | 用于控制电源变换器中的开关频率变化的系统和方法 |
| RU2619468C1 (ru) * | 2016-05-31 | 2017-05-16 | Общество с ограниченной ответственностью "НаноПульс" | Способ работы импульсной радиолокационной системы и устройство для его реализации |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3742381A (en) * | 1971-06-09 | 1973-06-26 | California Inst Of Techn | Wideband digital pseudo gaussian noise generator |
| JPS5912045B2 (ja) * | 1975-03-26 | 1984-03-21 | 工業技術院長 | 不規則信号発生装置 |
| JPS5541465A (en) * | 1978-09-20 | 1980-03-24 | Kawai Musical Instr Mfg Co | Band noise generator |
| US4218749A (en) * | 1978-09-25 | 1980-08-19 | Sangamo Weston, Inc. | Apparatus and method for digital noise synthesis |
| US4719643A (en) * | 1984-12-24 | 1988-01-12 | Gte Communication Systems Corporation | Pseudo random framing generator circuit |
| JPH0328576Y2 (ja) * | 1986-02-07 | 1991-06-19 | ||
| US4855944A (en) * | 1987-09-04 | 1989-08-08 | Rockwell International Corporation | Noise generator with shaped spectrum |
| US5153532A (en) * | 1989-05-24 | 1992-10-06 | Honeywell Inc. | Noise generator using combined outputs of two pseudo-random sequence generators |
-
1991
- 1991-02-01 JP JP3012002A patent/JP2795545B2/ja not_active Expired - Fee Related
-
1992
- 1992-01-29 US US07/826,937 patent/US5243303A/en not_active Expired - Lifetime
- 1992-01-31 DE DE69229686T patent/DE69229686T2/de not_active Expired - Fee Related
- 1992-01-31 EP EP92300847A patent/EP0497618B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69229686T2 (de) | 1999-12-30 |
| JPH04247704A (ja) | 1992-09-03 |
| EP0497618B1 (en) | 1999-08-04 |
| EP0497618A2 (en) | 1992-08-05 |
| EP0497618A3 (en) | 1994-06-08 |
| DE69229686D1 (de) | 1999-09-09 |
| US5243303A (en) | 1993-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2795545B2 (ja) | 雑音発生装置 | |
| EP2000901A2 (en) | Mixed radix number generator with chosen statistical artifacts | |
| EP0240546B1 (en) | Random sequence generators | |
| Sewak et al. | FPGA implementation of 16 bit BBS and LFSR PN sequence generator: A comparative study | |
| JP5670849B2 (ja) | 擬似乱数生成装置、および、擬似乱数生成方法 | |
| US6745219B1 (en) | Arithmetic unit using stochastic data processing | |
| JP2004515855A (ja) | 擬似ランダム系列を発生させる方法および装置 | |
| Kadam et al. | Design and Implementation of chaotic nondeterministic random seed-based Hybrid True Random Number Generator | |
| Khalique et al. | A Novel Unpredictable Temporal based Pseudo Random Number Generator | |
| JP3917864B2 (ja) | 疑似ランダム信号生成方法及びその装置 | |
| Singh et al. | FPGA Implementation of Chaos based Pseudo Random Number Generator | |
| JP3886359B2 (ja) | 雑音発生器、雑音発生方法およびプログラム | |
| CA2552747A1 (en) | Method for generating random number and random number generator | |
| Alioto et al. | On the suitability of digital maps for integrated pseudo-RNGs | |
| JP3425163B2 (ja) | 乱数生成装置 | |
| JP4126584B2 (ja) | コード発生器 | |
| SU742910A1 (ru) | Генератор псевдослучайных двоичных последовательностей | |
| FR2723274A1 (fr) | Generateur d'impulsions et procede de test d'un systeme de coincidence de neutrons | |
| JP2005259004A (ja) | 乱数生成方法、及び乱数生成装置 | |
| SU1005045A1 (ru) | Генератор псевдослучайных чисел | |
| Stoller | Novel Memristor Based True Random Number Generator | |
| EP2550594A2 (en) | Pseudo-noise generator | |
| CN117289899A (zh) | 一种量子随机数生成系统 | |
| JPH02272807A (ja) | 波形発生装置 | |
| CN113849155A (zh) | 一种基于伪随机序列的自适应噪声抑制方法及系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980615 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090626 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |