CN113849155A - 一种基于伪随机序列的自适应噪声抑制方法及系统 - Google Patents

一种基于伪随机序列的自适应噪声抑制方法及系统 Download PDF

Info

Publication number
CN113849155A
CN113849155A CN202111145097.1A CN202111145097A CN113849155A CN 113849155 A CN113849155 A CN 113849155A CN 202111145097 A CN202111145097 A CN 202111145097A CN 113849155 A CN113849155 A CN 113849155A
Authority
CN
China
Prior art keywords
sequence
pseudo
clock signal
low
pseudorandom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111145097.1A
Other languages
English (en)
Other versions
CN113849155B (zh
Inventor
严发宝
申玉鹏
邹涛
白宇
刘乾
陈耀
苏艳蕊
武昭
路光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong University
Original Assignee
Shandong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong University filed Critical Shandong University
Priority to CN202111145097.1A priority Critical patent/CN113849155B/zh
Publication of CN113849155A publication Critical patent/CN113849155A/zh
Application granted granted Critical
Publication of CN113849155B publication Critical patent/CN113849155B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58Random or pseudo-random number generators
    • G06F7/582Pseudo-random number generators
    • G06F7/584Pseudo-random number generators using finite field arithmetic, e.g. using a linear feedback shift register
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50Adding; Subtracting

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明属于ADC噪声抑制领域,特别涉及一种基于伪随机序列的自适应噪声抑制方法及系统,将低抖动时钟信号生成三个m序列,分别为第一m序列、第二m序列以及第三m序列;将所述低抖动时钟信号二分频后与第一m序列进行异或运算,得到逆重复m序列;将第二m序列与第三m序列进行模2加运算,得到Gold伪随机序列;将逆重复m序列与Gold序列相加取模得到Dither抖动伪随机序列;根据比较器实时检测的输入信号强度,自适应的调整Dither伪随机序列的强度;可以有效打破输入信号和采样时钟的相互关系,使得输入信号幅值随机化,从而显著提高ADC的分辨率、SNR和SFDR等性能指标,进而同步提升便携式近地表FDEM观测系统内部的数据质量以及整体噪声抑制能力。

Description

一种基于伪随机序列的自适应噪声抑制方法及系统
技术领域
本发明涉及ADC噪声抑制技术领域,特别是涉及一种基于伪随机序列的自适应噪声抑制方法及系统。
背景技术
本部分的陈述仅仅是提到了与本发明相关的背景技术,并不必然构成现有技术。
近地表与人类活动与生存息息相关,涉及浅层矿藏、泥石流、地下管线、地下水及污染、地下未爆炸地雷等的探查、监测与预报预警,事关国民经济发展和人类生命财产安全。在低噪声的环境中,便携式近地表FDEM观测系统能够有效地对上述浅层金属矿藏、地下管线、地下水、泥石流等异常目标进行有效勘查,因此发展高性能便携式近地表FDEM观测系统对保障国家和人民生命财产安全,满足目前国民经济发展对近地表勘查的重大需求具有重要的意义。
然而由于便携式近地表FDEM观测系统中ADC本身固有的量化噪声和非线性引入的误差不可避免,容易导致便携式近地表FDEM观测系统产生较大的内部噪声,影响系统的整体灵敏度,而且现如今的便携式近地表FDEM观测系统抑制噪声的方法都存在不足之处。例如:采用2n伪随机序列作为标定信号,增强其抗扰能力,但是2n序列在便携式近地表FDEM观测系统中信号产生、改变频率周期、改变多频数量以及频点处理过程比较复杂,后续的互相关处理更为复杂;其他的降噪方法诸如选择合理器件,采用小波、均值以及FastICA等常规方法,在强干扰的环境下无法从本质上提升系统抗扰性能。
常用于改善ADC分辨率、信噪比的技术方案主要存在以下几种弊端:
一些Dither信号的生成需要采用模拟噪声源,产生过程较复杂,实现成本较高;无法实时控制Dither信号强度,可能导致叠加后的输入信号超过高精度ADC的量程范围;ADC常规噪声抑制方法仅能应用于弱干扰的环境,在强干扰的环境下无法从本质上提升系统抗扰性能;ADC噪声抑制算法占用硬件计算资源过大;生成的Dither信号无法完全覆盖模拟输入信号所有频段。
发明内容
为了解决现有技术的不足,本发明提供了一种基于伪随机序列的自适应噪声抑制方法及系统;通过对输入信号进行实时检测,自适应控制由逆重复m序列和Gold序列相加取模生成的Dither信号强度,并将其引入高精度ADC模拟输入端和输出端,进行“加-减抖动”,可以有效的打破输入信号和采样时钟的相互关系,使得输入信号幅值随机化,从而显著的提高ADC的分辨率、SNR和SFDR等性能指标,进而同步提升便携式近地表FDEM观测系统内部的数据质量以及整体噪声抑制能力,提高系统的整体性能。
为了实现上述目的,本发明采用如下技术方案:
本发明的第一个方面提供一种基于伪随机序列的自适应噪声抑制方法,包括:
将低抖动时钟信号生成三个m序列,分别为第一m序列、第二m序列以及第三m序列;
将所述低抖动时钟信号二分频后与第一m序列进行异或运算,得到逆重复m序列;
将第二m序列与第三m序列进行模2加运算,得到Gold伪随机序列;
将逆重复m序列与Gold序列相加取模得到Dither抖动伪随机序列;
根据比较器实时检测的信号强度,自适应的调整Dither伪随机序列的强度。
本发明的第二个方面提供一种基于伪随机序列的自适应噪声抑制系统,包括:
m序列生成模块,被配置为将低抖动时钟信号生成三个m序列,分别为第一m序列、第二m序列以及第三m序列;
逆重复m序列生成模块,被配置为将所述低抖动时钟信号二分频后与第一m序列进行异或运算,得到逆重复m序列;
Gold伪随机序列生成模块,被配置为将第二m序列与第三m序列进行模2加运算,得到Gold伪随机序列;
Dither伪随机序列生成模块,被配置为将逆重复m序列与Gold序列相加取模得到Dither伪随机序列;
自适应控制模块,被配置为根据比较器实时检测的信号强度,自适应的调整Dither伪随机序列的强度。
本发明的第三个方面提供一种计算机可读存储介质。
一种计算机可读存储介质,其上存储有计算机程序,该程序被处理器执行时实现如上述第一个方面所述的一种基于伪随机序列的自适应噪声抑制方法中的步骤。
本发明的第四个方面提供一种计算机设备。
一种计算机设备,包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序,所述处理器执行所述程序时实现如上述第一个方面所述的一种基于伪随机序列的自适应噪声抑制方法中的步骤。
与现有技术相比,本发明的有益效果是:
本发明由逆重复m序列及Gold序列相加取模后,经自适应控制模块实时控制伪随机序列幅值所生成的Dither噪声,不仅可以完全覆盖输入信号所处频段,而且在与输入信号进行叠加后,依旧满足ADC的量程范围。该方法较好的抑制了ADC本身固有的量化噪声和非线性引入的误差,有效的改善了ADC的分辨率、SNR和SFDR等性能指标,进而大幅度的提升了便携式近地表FDEM观测系统整体噪声抑制能力以及系统勘测分辨率,提高了观测系统的整体性能。
本发明附加方面的优点将在下面的描述中部分给出,或通过本发明的实践了解到。
附图说明
构成本发明的一部分的说明书附图用来提供对本发明的进一步理解,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。
图1为本发明实施例中基于伪随机序列的自适应噪声抑制方法原理图;
图2为本发明实施例中线性反馈移位寄存器;
图3为本发明实施例中生成m序列流程图;
图4为本发明实施例中m序列仿真图;
图5为本发明实施例中生成逆重复m序列流程图;
图6为本发明实施例中逆重复m序列仿真图;
图7为本发明实施例中生成Gold序列流程图;
图8为本发明实施例中Gold序列仿真图;
图9为本发明实施例中Dither伪随机序列仿真图;
图10为本发明实施例中未加入Dither信号的频谱;
图11为本发明实施例中加入Dither信号的频谱。
具体实施方式
应该指出,以下详细说明都是示例性的,旨在对本发明提供进一步的说明。除非另有指明,本文使用的所有技术和科学术语具有与本发明所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本发明的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本发明本实施例中,“和/或”仅仅是一种描述关联对象的关联关系,表示可以存在三种关系。例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。另外,在本发明的描述中,“多个”是指两个或多于两个。
另外,为了便于清楚描述本发明实施例的技术方案,在本发明实施例中,采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。本领域技术人员可以理解“第一”、“第二”字样并不对数量和执行次序进行限定,并且“第一”、“第二”等字样也并不限定一定不同。
在不冲突的情况下,本发明中的实施例及实施例中的特征可以相互组合。
本实施例所有数据的获取都在符合法律法规和用户同意的基础上,对数据的合法应用。
实施例一
如图1所示,本实施例提供了一种基于伪随机序列的自适应噪声抑制方法,本实施例以该方法应用于服务器进行举例说明,可以理解的是,该方法也可以应用于终端,还可以应用于包括终端和服务器和系统,并通过终端和服务器的交互实现。服务器可以是独立的物理服务器,也可以是多个物理服务器构成的服务器集群或者分布式系统,还可以是提供云服务、云数据库、云计算、云函数、云存储、网络服务器、云通信、中间件服务、域名服务、安全服务CDN、以及大数据和人工智能平台等基础云计算服务的云服务器。终端可以是智能手机、平板电脑、笔记本电脑、台式计算机、智能音箱、智能手表等,但并不局限于此。终端以及服务器可以通过有线或无线通信方式进行直接或间接地连接,本申请在此不做限制。
如图1所示,首先由FPGA内部晶振和数字锁相环产生低抖动时钟,控制多级移位寄存器通过线性反馈生成三个周期和速率均相同的m序列,然后将生成m序列的低抖动时钟信号二分频后与第一m序列R1进行异或运算,实现对第一m序列R1隔位取反,得到逆重复m序列M,最后再将第二m序列R2和第三m序列R3优选对模2加得到Gold序列G。
当输入信号经过比较器实时检测得到信号最小强度和最大强度后,将其作为自适应控制模块的两个阈值,经自适应控制模块,对逆重复m序列M与Gold序列G相加取模得到Dither伪随机序列进行实时强度控制,,使其通过DAC转换成模拟信号与输入信号相加后依旧满足高精度ADC的量程范围。
Dither伪随机序列经DAC转换成模拟信号后,经过运算放大器和低通滤波器进行运放、滤波后得到所需的Dither噪声,并运用模拟加法器将Dither噪声与输入信号进行叠加,再从转换后的数字信号中将引入的Dither噪声减去,实现“加-减抖动”,最后经过加窗、FFT等数字信号处理后,得到信号频谱。
该方法可以有效的改善ADC的分辨率、SNR和SFDR等性能指标,进而提升便携式近地表FDEM观测系统整体噪声抑制能力以及系统勘测分辨率,提高观测系统的整体性能。
本实施例中,该方法包括以下步骤:
步骤S1:将低抖动时钟信号生成三个m序列,分别为第一m序列R1、第二m序列R2和第三m序列R3
步骤S2:将所述低抖动时钟信号二分频后与第一m序列R1进行异或运算,得到逆重复m序列M;
步骤S3:将第二m序列R2和第三m序列R3进行模2加运算,得到Gold伪随机序列G;
步骤S4:将逆重复m序列M与Gold序列G相加取模得到Dither抖动伪随机序列;
步骤S5:根据比较器实时检测的信号强度,自适应的调整Dither伪随机序列的强度。
具体地,Dither(抖动)伪随机序列经DAC由数字信号转换成模拟信号,此模拟信号称为Dither噪声。
在步骤S1中,m序列的生成;
将低抖动时钟信号生成三个m序列,具体为:
多级移位寄存器通过线性反馈将低抖动时钟信号生成三个周期和速率均相同的m序列;
第一m序列、第二m序列、第三m序列是在移位寄存器个数相同,但移位寄存器初始值和反馈线状态值均不同的前提下,生成的三组m序列,比如移位寄存器个数均为7,但寄存器初始值和反馈线状态值分别为(1000001,10000111)、(1000011,10001111)、(1000111,10011111),他们所生成的m序列是不同的。
对于逆m序列,生成一组m序列,记为m序列1;对于Gold序列,生成两组m序列,记为m序列2和3。
如图2所示,m序列是由多级移位寄存器通过线性反馈产生,主要由n个串联的寄存器、移位脉冲产生器和模2加法器组成。其中,ai表示第i级寄存器的状态,ci表示第i条反馈线的状态,ci=1表示反馈线接通,ci=1表示反馈线断开。
按照图中线路的连接关系,可以给出线性反馈移位寄存器的模型:
Figure BDA0003285165580000081
从式(1)与图2所示的线性反馈移位寄存器中选择合适的反馈系数{c1,c2,……},与输出序列经异或运算反馈到移位寄存器的输入端,产生输出序列:
{ak=a0,a1,…,am-1,…} (2)
输出的m序列{ak}是一个周期序列,其特性由移位寄存器的级数、初始状态、反馈逻辑以及时钟速率(决定着输出码元的宽度)所决定。由于m序列的自相关函数Rxx(τ)是类似于冲激δ函数的三角波,m序列的长度越大,时间参数越小,越接近于冲激δ函数。
m序列生成流程图如图3所示。
步骤S11:对移位寄存器的个数、每一个移位寄存器的初始值以及每一条反馈线的状态值进行设置,假如移位寄存器的个数设置为m,那么m序列的长度为
L=2^m-1 (3)
步骤S12:将计数器i置1,并对移位寄存器与反馈系数进行模2加运算,即将移位寄存器与反馈系数按位相乘求和;
步骤S13:并对其和取模2,得到0或1其中一个数值;
步骤S14:将运算后的数值作为最后一个移位寄存器的数值,并将移位寄存器前移一位:
步骤S15:将最后一个寄存器中的数值进行存储以及对计数器i进行加1运算;
步骤S16:循环此循环步骤S12~步骤S15,直到计数器i≤L时跳出循环;
步骤S17:所存储的数值就是所需要的m序列。
逆重复m序列M与Gold序列G所需的m序列第一m序列R1、第二m序列R2和第三m序列R3均按照此步骤生成。
在步骤S2中,逆重复m序列M的生成;
m序列长度N是奇数,正负电平出现次数相差1,在一个周期内均值不为0,会产生较大的误差。若将产生m序列的激励时钟信号二分频后与该序列进行异或运算,实现对m序列隔位取反,可以得到逆重复m序列。逆重复m序列周期是m序列的两倍,具有逆重复性,因此逆重复m序列中出现正负电平的概率相等,在其周期内的均值为0,且与m序列互不相关,具有很好的随机信号特性。
逆重复m序列生成流程图如图5所示。
长度为L的第一m序列R1扩展为长度为2L的第四m序列R4
将生成m序列的低抖动时钟进行二分频,生成周期为生成m序列时钟周期两倍的时钟;
然后将第四m序列R4与二分频后的低抖动时对应位进行异或运算;
得到长度为2L的逆重复m序列M。
在步骤S3中,Gold序列G的生成;
随着寄存器个数的增加,Gold序列的数量远超m序列的数量,并且Gold序列具有更理想的自相关性以及互相关性,因此在引入逆重复m序列的基础上,再次引入Gold序列,旨在更好的提升抑制ADC噪声的能力。
如果存在两个m序列的互相关函数绝对值是有界的,而且满足下式:
Figure BDA0003285165580000101
那么这两个m序列就可以称为优选对。得到m序列优选对后,每改变优选对的相对位移就可以得到一个新的Gold序列。m个移位寄存器生成的两个m序列优选对相对位移为2m-1时,就可以得到2m+1个Gold序列。
Gold序列生成流程图如图7所示。
首先生成两组移位寄存器个数相同,但移位寄存器初始值和反馈线状态值均不同的第二m序列R2和第三m序列R3,生成m序列的步骤如前面所述。
生成两组相同长度的m序列之后,针对第二m序列R2和第三m序列R3,以其中一个m序列为基准,具体地:
步骤S31:以第二m序列R2为基准m序列,对两组m序列进行模2加运算;
步骤S32:对运算结果进行存储并补位至基准m序列;
步骤S33:第三m序列R3与基准m序列相对位移加一;
步骤S34:循环步骤1~步骤3,当循环次数为第二m序列R2的长度时跳出此循环;
步骤S35:所储存的数组就是Gold序列G。
在步骤S4中,伪随机序列自适应控制及加-减抖动的实现;
如图1所示,当生成逆重复m序列M以及Gold序列G之后,将两个伪随机序列相加生成新的伪随机序列N1,并对新生成的伪随机序列大于零的值进行取模2运算,其余值不变,得到伪随机序列N2,即Dither伪随机序列。其中,Dither伪随机序列的幅值为-1、0或1。运算过程如公式5和6所示:
N1=M+G (5)
Figure BDA0003285165580000111
在步骤S5中,得到Dither伪随机序列N之后,为了对其幅值进行实时调控,在Dither噪声与输入信号相加之前引入比较器。当输入信号最大幅值大于Amax-1时,将Dither伪随机序列幅值为1的部分整体赋值Amax-Imax,当输入信号最大幅值小于Amin+1时,将Dither伪随机序列幅值为-1的部分整体赋值Amin-Imin,以满足Dither伪随机序列在通过DAC转换成模拟信号后,与输入信号相加依然处于高精度ADC的量程范围之内。
Dither伪随机序列自适应幅值控制如式7所示:
Figure BDA0003285165580000112
其中,N为经自适应控制模块对N2幅值进行自适应控制后输出的Dither伪随机序列,Imax为输入信号最大幅值,Imin为输入信号最小幅值,Amax为高精度ADC量程最大值,Amin为高精度ADC量程最小值。
得到自适应Dither伪随机序列后,由DAC转换成模拟信号,并经过运算放大器和低通滤波器进行运放、滤波后得到所需的Dither噪声,然后运用模拟加法器将Dither噪声与输入信号进行叠加,经高精度ADC将叠加后的信号转换为数字信号后,再将数字信号中引入的Dither噪声减去,最后经过加窗、FFT等数字信号处理,就可以得到所需的信号频谱。
仿真结果分析
Dither技术的本质就是将模拟输入信号的幅值随机化,打破输入信号和采样时钟的固定关系,降低输入信号和量化噪声之间的相关性,使量化误差均匀地分布到所有的频率分量内,进而有效的改善ADC的分辨率、SNR和SFDR等性能指标。
为验证该方法提升ADC动态性能的能力,我们在Matlab中对基于自适应伪随机序列的高精度ADC噪声抑制方法进行了实现,通过对比ADC在未引入Dither噪声以及引入Dither噪声两种不同情形,对该ADC噪声抑制方法进行验证,其中,输入信号为1023MHz的单频点信号。m序列的仿真图如图4所示,逆重复m序列的仿真图如图6所示,Gold序列的仿真图如图8所示,Dither伪随机序列的仿真图如图9所示。
图10和图11分别为未引入Dither噪声和引入Dither噪声时,对ADC输出的数据进行汉宁窗截取,并通过FFT变换为频域后的频谱。
仿真结果表明,由逆重复m序列及Gold序列相加取模后,经自适应控制模块实时控制伪随机序列幅值所生成的Dither噪声,不仅可以完全覆盖输入信号所处频段,而且在与输入信号进行叠加后,依旧满足ADC的量程范围。该方法较好的抑制了ADC本身固有的量化噪声和非线性引入的误差,有效的改善了ADC的分辨率、SNR和SFDR等性能指标,进而大幅度的提升了便携式近地表FDEM观测系统整体噪声抑制能力以及系统勘测分辨率,提高了观测系统的整体性能。
实施例二
本实施例提供了一种基于伪随机序列的自适应噪声抑制系统,包括:
m序列生成模块,被配置为将低抖动时钟信号生成三个m序列,分别为第一m序列、第二m序列以及第三m序列;
逆重复m序列生成模块,被配置为将所述低抖动时钟信号二分频后与第一m序列进行异或运算,得到逆重复m序列;
Gold伪随机序列生成模块,被配置为将第二m序列与第三m序列进行模2加运算,得到Gold伪随机序列;
Dither伪随机序列生成模块,被配置为将逆重复m序列与Gold序列相加取模得到Dither伪随机序列;
自适应控制模块,被配置为根据比较器实时检测的信号强度,自适应的调整Dither伪随机序列的强度
此处需要说明的是,上述m序列生成模块、逆重复m序列生成模块、Gold伪随机序列生成模块、Dither伪随机序列生成模块和自适应控制模块对应于实施例一中的步骤S1至S5,上述模块与对应的步骤所实现的示例和应用场景相同,但不限于上述实施例一所公开的内容。需要说明的是,上述模块作为系统的一部分可以在诸如一组计算机可执行指令的计算机系统中执行。
上述实施例中对各个实施例的描述各有侧重,某个实施例中没有详述的部分可以参见其他实施例的相关描述。
所提出的系统,可以通过其他的方式实现。例如以上所描述的系统实施例仅仅是示意性的,例如上述模块的划分,仅仅为一种逻辑功能划分,实际实现时,可以有另外的划分方式,例如多个模块可以结合或者可以集成到另外一个系统,或一些特征可以忽略,或不执行。
实施例三
本实施例提供了一种计算机可读存储介质,其上存储有计算机程序,该程序被处理器执行时实现如上述实施例一所述的一种基于伪随机序列的自适应噪声抑制方法中的步骤。
实施例四
本实施例提供了一种计算机设备,包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序,所述处理器执行所述程序时实现如上述实施例一所述的一种基于伪随机序列的自适应噪声抑制方法中的步骤。
应理解,本实施例中,处理器可以是中央处理单元CPU,处理器还可以是其他通用处理器、数字信号处理器DSP、专用集成电路ASIC,现成可编程门阵列FPGA或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
存储器可以包括只读存储器和随机存取存储器,并向处理器提供指令和数据、存储器的一部分还可以包括非易失性随机存储器。例如,存储器还可以存储设备类型的信息。
在实现过程中,上述方法的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。
实施例一中的方法可以直接体现为硬件处理器执行完成,或者用处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器、闪存、只读存储器、可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器,处理器读取存储器中的信息,结合其硬件完成上述方法的步骤。为避免重复,这里不再详细描述。
本领域普通技术人员可以意识到,结合本实施例描述的各示例的单元及算法步骤,能够以电子硬件或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本发明的范围。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种基于伪随机序列的自适应噪声抑制方法,其特征在于,包括:
将低抖动时钟信号生成三个m序列,分别为第一m序列、第二m序列以及第三m序列;
将所述低抖动时钟信号二分频后与第一m序列进行异或运算,得到逆重复m序列;
将第二m序列与第三m序列进行模2加运算,得到Gold伪随机序列;
将逆重复m序列与Gold序列相加取模得到Dither抖动伪随机序列;
根据比较器实时检测的信号强度,自适应的调整Dither伪随机序列的强度。
2.如权利要求1所述的一种基于伪随机序列的自适应噪声抑制方法,其特征在于,将低抖动时钟信号生成三个m序列,具体为:
多级移位寄存器通过线性反馈将低抖动时钟信号生成三个周期和速率均相同的m序列。
3.如权利要求2所述的一种基于伪随机序列的自适应噪声抑制方法,其特征在于,所述多级移位寄存器通过线性反馈将低抖动时钟信号生成三个周期和速率均相同的m序列,具体为:
步骤1:设定移位寄存器的个数、每一个移位寄存器的初始值以及每一条反馈线的状态值,并根据移位寄存器的个数得到m序列的长度L;
步骤2:将计数器i置1,并对移位寄存器与反馈系数进行模2加运算;
步骤3:并对步骤2得到的运算结果取模2,得到0或1其中一个数值;
步骤4:将运算后的数值作为最后一个移位寄存器的数值,并将移位寄存器前移一位;
步骤5:将最后一个寄存器中的数值进行存储,并对计数器i进行加1运算;
步骤6:循环步骤2~步骤5,直到计数器i≤L时跳出循环;
步骤7:所存储的数值就是m序列。
4.如权利要求1所述的一种基于伪随机序列的自适应噪声抑制方法,其特征在于,所述将所述低抖动时钟信号二分频后与第一m序列进行异或运算,得到逆重复m序列,具体为:
将第一m序列长度扩展两倍;
将低抖动时钟信号进行二分频,生成两倍周期的低抖动时钟信号;
将扩展后的第一m序列与二分频后的低抖动时钟信号对应位进行异或运算;
得到逆重复m序列。
5.如权利要求1所述的一种基于伪随机序列的自适应噪声抑制方法,其特征在于,所述将第二m序列与第三m序列进行模2加运算,得到Gold伪随机序列,具体为:
步骤1:以第二m序列为基准m序列,对两组m序列进行模2加运算;
步骤2:对运算结果进行存储并补位至基准m序列;
步骤3:第三m序列与基准m序列相对位移加一;
步骤4:循环步骤1~步骤3,当循环次数为第二m序列的长度时跳出此循环;
步骤5:所储存的数组就是Gold序列。
6.如权利要求1所述的一种基于伪随机序列的自适应噪声抑制方法,其特征在于,所述将逆重复m序列与Gold序列相加取模得到Dither伪随机序列,具体为:
将逆重复m序列与Gold序列相加生成新的伪随机序列;
对新的伪随机序列大于零的值进行取模2运算,其余值不变,得到Dither伪随机序列。
7.如权利要求1所述的一种基于伪随机序列的自适应噪声抑制方法,其特征在于,所述根据比较器实时检测的信号强度,自适应的调整Dither伪随机序列的强度,具体为:
将实时经过比较器的输入信号的强度与高精度模拟数字转换器ADC的最大量程Amax和最小量程Amin进行比对;
当输入信号最大幅值大于Amax-1时,将Dither伪随机序列幅值为1的部分整体赋值Amax-Imax,Imax为输入信号最大幅值;
当输入信号最大幅值小于Amin+1时,将Dither伪随机序列幅值为-1的部分整体赋值Amin-Imin,Imin为输入信号最小幅值。
8.一种基于伪随机序列的自适应噪声抑制系统,其特征在于,包括:
m序列生成模块,被配置为将低抖动时钟信号生成三个m序列,分别为第一m序列、第二m序列以及第三m序列;
逆重复m序列生成模块,被配置为将所述低抖动时钟信号二分频后与第一m序列进行异或运算,得到逆重复m序列;
Gold伪随机序列生成模块,被配置为将第二m序列与第三m序列进行模2加运算,得到Gold伪随机序列;
Dither伪随机序列生成模块,被配置为将逆重复m序列与Gold序列相加取模得到Dither伪随机序列;
自适应控制模块,被配置为根据比较器实时检测的信号强度,自适应的调整Dither伪随机序列的强度。
9.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,该程序被处理器执行时实现如权利要求1-7中任一项所述的一种基于伪随机序列的自适应噪声抑制方法中的步骤。
10.一种计算机设备,包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序,其特征在于,所述处理器执行所述程序时实现如权利要求1-7中任一项所述的一种基于伪随机序列的自适应噪声抑制方法中的步骤。
CN202111145097.1A 2021-09-28 2021-09-28 一种基于伪随机序列的自适应噪声抑制方法及系统 Active CN113849155B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111145097.1A CN113849155B (zh) 2021-09-28 2021-09-28 一种基于伪随机序列的自适应噪声抑制方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111145097.1A CN113849155B (zh) 2021-09-28 2021-09-28 一种基于伪随机序列的自适应噪声抑制方法及系统

Publications (2)

Publication Number Publication Date
CN113849155A true CN113849155A (zh) 2021-12-28
CN113849155B CN113849155B (zh) 2024-04-19

Family

ID=78980425

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111145097.1A Active CN113849155B (zh) 2021-09-28 2021-09-28 一种基于伪随机序列的自适应噪声抑制方法及系统

Country Status (1)

Country Link
CN (1) CN113849155B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102361396A (zh) * 2011-09-02 2012-02-22 陕西源能微电子有限公司 异形伪随机序列控制抖频振荡器
CN108287682A (zh) * 2018-02-07 2018-07-17 北京集创北方科技股份有限公司 一种伪随机序列生成方法和装置以及集成电路
CN112485332A (zh) * 2020-11-16 2021-03-12 中国铁建重工集团股份有限公司 一种基于伪随机编码的无损检测系统及无损检测方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102361396A (zh) * 2011-09-02 2012-02-22 陕西源能微电子有限公司 异形伪随机序列控制抖频振荡器
CN108287682A (zh) * 2018-02-07 2018-07-17 北京集创北方科技股份有限公司 一种伪随机序列生成方法和装置以及集成电路
CN112485332A (zh) * 2020-11-16 2021-03-12 中国铁建重工集团股份有限公司 一种基于伪随机编码的无损检测系统及无损检测方法

Also Published As

Publication number Publication date
CN113849155B (zh) 2024-04-19

Similar Documents

Publication Publication Date Title
Vaidyanathan et al. A new 4-D chaotic hyperjerk system, its synchronization, circuit design and applications in RNG, image encryption and chaos-based steganography
CN110096956B (zh) 基于eemd和排列熵二阶差分的信号去噪方法及装置
GB2419754A (en) Analogue to digital converter utilsing analogue dither
TW201833581A (zh) 脈衝雷達
CN105138306A (zh) 一种数据位数可选的伪随机信号发生方法
CN113849155A (zh) 一种基于伪随机序列的自适应噪声抑制方法及系统
US8554813B2 (en) Checking of the skew constancy of a bit flow
CN107610055B (zh) 傅里叶变换光谱仪干涉图噪声检测及抑制方法
Michaels et al. Quantization effects in digital chaotic communication systems
US20120089658A1 (en) Modulo operation method and apparatus for same
Miao et al. Linear time-varying matched filter for known and unknown SOI generalized cyclostationary signal with multiple cyclic frequencies
CN111221577B (zh) 一种非合作线性反馈移位寄存器功能重建方法
Vostrov et al. Pseudorandom processes of the number sequence generation
CN107911208B (zh) 一种混沌序列产生方法及产生器
CN113031917A (zh) 一种高速概率计算乘法器和计算方法
RU2081450C1 (ru) Генератор n-значной псевдослучайной последовательности
RU2012108704A (ru) Способ ускоренного поиска широкополосных сигналов и устройство для его реализации
Napoli et al. A complete system to generate electrical noise with arbitrary power spectral density
Sadkhan et al. Fuzzy Based Pseudo Random Number Generator used for Wireless Networks
Abdullah et al. FPAA implementation of chaotic modulation based on Nahrain map
CN111239700A (zh) 基于fpga的高斯白噪声发生器及压制干扰模拟器
RU108702U1 (ru) Генератор псевдослучайной последовательности
US10788567B2 (en) Radar apparatus and radar method
Wang et al. A parameter estimation method of frequency hopping signal based on sparse time-frequency method
RU99672U1 (ru) Генератор случайных чисел

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant