JP2795231B2 - ソリッドステートリレー回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はソリッドステートリ
レー回路に関し、特に発光素子の光出力によりオン・オ
フ動作する光入力型ソリッドステートリレー回路に関す
る。

【０００２】

【従来の技術】従来、かかるソリッドステートリレー回
路としては、発光素子の光出力でスイッチング動作させ
るソリッドステートリレーや、光入力型スイッチング装
置がある。

【０００３】図５はかかる従来の一例を示すソリッドス
テートリレー回路図である。図５に示すように、このソ
リッドステートリレーは、入力端子２ａ，２ｂ間への印
加電圧により発光する発光素子１の光出力に伴い起電力
（光電変換出力）を発生する受光部としてのフオトダイ
オードアレイ３と、ドレイン５ａ，ソース５ｂを出力端
子９，１０間に接続され且つこのフオトダイオードアレ
イ３の光電変換出力をゲート７ａに供給して駆動される
スイッチング素子としての電界効果トランジスタ４と、
フオトダイオードアレイ３および電界効果トランジスタ
４間に且つこのフオトダイオードアレイ３と並列に設け
られた放電制御回路８とを備えている。この場合、フオ
トダイオードアレイ３は複数の光起電力素子（光電変換
素子）が直列に接続された構成である。なお、電界効果
トランジスタ４において、ゲート・ソース間に接続され
れた容量２１は、浮遊容量である。

【０００４】このソリッドステートリレーの発光素子１
に通電して発光した光は、フオトダイオードアレイ３で
受光され、起電力を発生する。この起電力により、電界
効果トランジスタ４は導通、すなわちオンする。逆に、
発光素子１への通電を止めると、フオトダイオードアレ
イ３への光入力が断たれて起電力が消滅すると同時に、
放電制御回路８が働いて電界効果トランジスタ４のゲー
ト７ａ，ソース５ｂ間の浮遊容量（光電変換出力の蓄積
機能を発揮する）２１に蓄積された電荷が放電させられ
るので、電界効果トランジスタ４は遮断、すなわちオフ
状態となる。

【０００５】上述したソリッドステートリレーのほかに
も、光入力型のものがあり、かかる例は、特開平３−２
３６６２６号公報にも記載されている。

【０００６】図６は従来の他の例を示す光入力型スイッ
チング装置の回路図である。図６に示すように、この光
入力型スイッチング装置は、光入力に伴い起電力（光電
変換出力）を発生するフオトダイオードアレイ３と、こ
のフオトダイオードアレイ３の光電変換出力により駆動
されるスイッチング素子としての電界効果トランジスタ
４と、この電界効果トランジスタ４のゲート７ａ，ソー
ス５ｂ間にフオトダイオードアレイ３とともに並列接続
された放電制御回路８とを備えている。この放電制御回
路８には、例えば電界効果トランジスタなどで構成され
る通常のスイッチ回路を用いることができ、ゲート７
ａ，ソース５ｂを短絡できるスイッチであればよい。ま
た、フオトダイオードアレイ３は複数の光起電力素子に
対して逆向きのダイオード２３を直列接続して構成され
る。さらに、このフオトダイオードアレイ３に対し、光
電変換出力蓄積機能用コンデンサ２１，２２が並列接続
される。

【０００７】この光入力型スイッチング装置も、フオト
ダイオードアレイ３に光が入って発生した起電力によ
り、電界効果トランジスタ４がオンさせられる。この
間、フオトダイオードアレイ３に並列接続された光電変
換出力蓄積機能用コンデンサ２１，２２に電荷が蓄積さ
れる。逆に、フオトダイオードアレイ３に光が入らなく
なると、起電力は消滅する。光入力の消滅と同時に電界
効果トランジスタ４をオフにする場合は、放電制御回路
８を直ちに働かせて、光電変換出力蓄積機能用コンデン
サ２１，２２を短絡し、両者に蓄積された電荷を放電さ
せる。この蓄積電荷の放電により、ゲート７ａに印加さ
れる電圧が下がり、ドレイン５ａとソース５ｂ間がオフ
状態になる。

【０００８】一方、光入力が無くなった後も電界効果ト
ランジスタ４をオン状態にしておく場合には、放電制御
回路８を働かせないように、すなわち電界効果トランジ
スタ４のゲート７ａとソース５ｂ間の蓄積電荷を放電さ
せないようにする。フオトダイオードアレイ３には、光
起電力素子とは逆向きのダイオード２３が直列に接続さ
れているため、電界効果トランジスタ４のゲート７ａと
ソース５ｂ間に蓄積された電荷がフオトダイオードアレ
イ３を通して放電されることがなく、ゲート７ａには電
圧がかかったままの状態を維持するので、ドレイン５ａ
およびソース５ｂ間はオン状態のままとなる。このオン
状態の維持時間は、光電変換出力蓄積機能用コンデンサ
２１，２２の容量値と、同コンデンサに直列接続される
回路のインピーダンスの大きさとに比例する。

【０００９】

【発明が解決しようとする課題】上述した前者のソリッ
ドステートリレーは、光入力で直接スイッチング動作を
行わせることができるという利点があるが、光入力の消
滅後はオン状態を維持することができない。これは、光
起電力素子が光を受けていない場合には、通常のダイオ
ードとして働くので、放電制御回路を動作させない状態
でも、電界効果トランジスタのゲートに蓄えられた電荷
（光電出力）が光起電力素子を経由して放電されてしま
うからである。

【００１０】また、後者の光入力型スイッチング装置
は、複数の光起電力素子を直列に接続したフオトダイオ
ードアレイおよびこのフオトダイオードアレイの素子に
逆向きに接続したダイオードの働きと、光電変換出力蓄
積機能用コンデンサの働きとにより、光入力の消滅後も
一定時間のオン状態を継続することができるという利点
がある反面、つぎのような欠点を有している。

【００１１】（１）オン状態の維持時間は、光電変換出
力蓄積機能用コンデンサの大きさと、同コンデンサに直
列となる回路のインピーダンスの大きさとに比例するた
め、オン状態の維持時間が固定されてしまい、任意に変
更することができない。

【００１２】（２）オン状態の維持時間を制御したい場
合、放電制御回路を動作させる必要があり、このときに
は放電制御回路を制御する外部からの手段が必要にな
る。

【００１３】（３）オン状態の維持時間を大きくしたい
場合、光電変換出力蓄積機能用コンデンサの容量値を大
きくしなければならず、装置を小型化できない。

【００１４】（４）また、オン状態の維持時間を大きく
したい場合、光電変換出力蓄積機能用コンデンサの容量
値が大きくなり、しかも動作時には光電変換出力はコン
デンサに充電されるため、必然的にスイッチング素子の
立ち上がり時間が大きくなってしまう。

【００１５】要するに、従来のソリッドステート回路に
おいては、発光素子への駆動パルスが消滅した後も、ス
イッチング素子のオン状態を小さな消費電力で且つ任意
の時間維持するという自己保持動作が困難である。

【００１６】本発明の目的は、このような小さな消費電
力でもって、しかもオン状態の維持時間を外部から簡単
に制御する自己保持動作の可能なソリッドステートリレ
ー回路を提供することにある。

【００１７】

【課題を解決するための手段】本発明のソリッドステー
トリレー回路は、第１，第２の入力端子間に接続された
発光ダイオードと、前記発光ダイオードの光を入力する
第１および第２のフォトダイオードアレイと、前記第１
および第２のフォトダイオードアレイのアノード，カソ
ードをそれぞれゲート，ソースに対応して接続した第１
および第２の電界効果トランジスタと、前記第１および
第２のフォトダイオードアレイにそれぞれ並列接続され
た第１および第２の放電制御回路とを有し、前記発光ダ
イオードのカソード側を前記第１の電界効果トランジス
タのドレインに且つ第３の入力端子を前記第１の電界効
果トランジスタのソースに接続するとともに、前記第２
の電界効果トランジスタのドレイン，ソースを第１，第
２の出力端子に接続して構成される。

【００１８】また、この第３の入力端子は、前記第１も
しくは第２の入力端子とともに、自己保持動作のための
入力端子となる。

【００１９】さらに、本発明のソリッドステートリレー
回路は、第１，第２の入力端子間に接続された第１の発
光ダイオードと、前記第１の入力端子にアノード側を接
続した第２の発光ダイオードと、前記第１および第２の
発光ダイオードの光を入力する第１および第２のフォト
ダイオードアレイと、前記第１および第２のフォトダイ
オードアレイのアノード，カソードをそれぞれゲート，
ソースに対応して接続した第１および第２の電界効果ト
ランジスタと、前記第１および第２のフォトダイオード
アレイにそれぞれ並列接続された第１および第２の放電
制御回路とを有し、前記第２の発光ダイオードのカソー
ド側を前記第１の電界効果トランジスタのドレインに且
つ第３の入力端子を前記第１の電界効果トランジスタの
ソースに接続するとともに、前記第２の電界効果トラン
ジスタのドレイン，ソースを第１，第２の出力端子に接
続して構成される。

【００２０】本発明の作用は、上述した構成により、第
１，第２の入力端子間に与えられた入力信号が断たれて
も、第１，第３の入力端子間に入力信号が与えられてい
ると、発光ダイオードの発光を持続することができる。
これにより、第１，第２の電界効果トランジスタはオン
状態を保つこと、すなわち自己保持動作を実現できるこ
とにある。

【００２１】このように、第１，第２の入力端子間への
瞬間的な信号入力によって一旦オン状態になった第２の
電界効果トランジスタのオン継続時間は、第３の入力端
子を経由する電流を制御することにより、任意に設定す
ることができる。

【００２２】また、一旦オン状態になった電界効果トラ
ンジスタの動作を維持するために要する発光ダイオード
への通電電流は、通常初期動作に必要な通電電流の１／
１０以下であるため、リレーとしての駆動電力を少なく
とも１／１０程度に削減することができる。

【００２３】

【発明の実施の形態】次に、本発明について図面を参照
して説明する。図１は本発明の一実施の形態を示すソリ
ッドステートリレーの回路図である。図１に示すよう
に、本実施の形態は、まず第１，第２の入力端子２ａ，
２ｂ間に接続され且つ入力信号に応じて発光する少なく
とも１個の発光ダイオード１を有する。この発光ダイオ
ード１のアノードは入力端子２ａに、またカソードは入
力端子２ｂに接続される。発光ダイオード１からの光を
受光する受光手段としては、第１および第２のフオトダ
イオードアレー３ａ，３ｂが用いられ、これらは共に複
数個のフオトダイオードを直列に接続して構成される。

【００２４】また、これら２つのフォトダイオードアレ
イ３ａ，３ｂのアノード，カソードは、第１および第２
の電界効果トランジスタ４ａ，４ｂのゲート，ソースに
対応してそれぞれ接続される。ここで、第１の電界効果
トランジスタ４ａのドレインは、第２の入力端子２ｂ、
すなわち発光ダイオード１のカソード側に接続され、し
かもトランジスタ４ａのソースは、第３の入力端子２ｃ
に接続される。一方、第２の電界効果トランジスタ４ｂ
のドレインおよびソースは、第１および第２の出力端子
９，１０にそれぞれ接続される。

【００２５】さらに、ソリッドステートリレーがオフす
る時に用いられる放電手段としては、第１および第２の
フォトダイオードアレイ３ａ，３ｂにそれぞれ並列接続
される第１および第２の放電制御回路８ａ，８ｂが設け
られる。これらの放電制御回路８ａ，８ｂは、当然のこ
とながら、第１および第２の電界効果トランジスタ４
ａ，４ｂのゲート，ソース間に接続される。

【００２６】要するに、発光ダイオード１は、第１，第
２の入力端子２ａ，２ｂ間への入力信号、または第２の
電界効果トランジスタ４ｂがオン状態のときには第１，
第３の入力端子２ａ，２ｃ間への入力信号のいずれかに
より発光するように構成されるが、以下にその回路動作
を説明する。

【００２７】初めに、発光ダイオード１が消光状態のと
き、第１，第２の電界効果トランジスタ４ａ，４ｂはオ
フ状態となる。このときは、第１の出力端子９に正の電
位、第２の出力端子１０に負の電位を与えても、出力端
子間に電流は流れない。すなわち、オフ状態である。

【００２８】また、第１，第２の入力端子２ａ，２ｂ間
に入力信号が与えられ発光ダイオード１が発光したとき
は、第１，第２のフォトダイオードアレイ３ａ，３ｂに
より、第１，第２の電界効果トランジスタ４ａ，４ｂに
電荷が印加され、これらのトランジスタがオン状態にな
る。すなわち、第２の電界効果トランジスタ４ｂのドレ
インとソース間が導通し、第１の出力端子９に正の電位
を、第２の出力端子１０に負の電位を与えたとき、出力
端子間に電流が流れる。さらに、第１の電界効果トラン
ジスタ４ａもオン状態になるため、第１の入力端子２ａ
と第３の入力端子２ｃとの間が導通状態になる。

【００２９】図２は図１におけるソリッドステートリレ
ー回路の使用回路図である。図２に示すように、ソリッ
ドステートリレー回路の第１の入力端子２ａに電源１１
の正極を電流制限抵抗１４とともに直列に接続し、第２
の入力端子２ｂに電源１１の負極をオンスイッチ１２を
介して接続する。また、第３の入力端子２ｃには、電源
１１の負極を保持用スイッチ１３および電流制限抵抗１
５を介して直列に接続する。一方、出力端子９，１０間
には、負荷１６および電源１７を直列に接続する。

【００３０】このように、電源等を接続した回路におい
て、まずスイッチ１２がオフ、スイッチ１３がオン状態
のとき、発光ダイオード１は電流制限抵抗１４，１５に
より発光しないため、第１，第２の電界効果トランジス
タ４ａ，４ｂがオフ状態にある。

【００３１】ついで、スイッチ１２がオン状態になる
と、入力端子２ａ，２ｂを含む閉回路により、発光ダイ
オード１が発光する。この光が第１，第２のフォトダイ
オードアレイ３ａ，３ｂに達すると、第１，第２の電界
効果トランジスタ４ａ，４ｂのそれぞれのゲート７ａ，
７ｂに電位を供給するため、これらのトランジスタは双
方ともオン状態になる。

【００３２】この状態からスイッチ１２をオフ状態にす
ると、発光ダイオード１の通電電流は、オンした電界効
果トランジスタ４ａ，入力端子２ｃ，電流制限抵抗１
５，スイッチ１３を介した閉回路で確保される。このた
め、電界効果トランジスタ４ａ，４ｂはオン状態を保持
し、出力端子９，１０間に接続された負荷１６に電流が
供給され続ける。この動作を保持するために必要な保持
電力は、動作電力に比べ極めて軽減され、少なくても１
／１０程度に削減できる。

【００３３】また、かかる自己保持状態を解除する場合
は、スイッチ１３をオフとすればよい。このときは、発
光ダイオード１が消光するため、電界効果トランジスタ
４ａ，４ｂのゲートとソース間に蓄積されていた電荷が
放電制御回路８ａ，８ｂに放出され、トランジスタはオ
フとなる。

【００３４】図３は図２における外部スイッチと電界効
果型トランジスタの動作タイミング図である。図３に示
すように、スイッチ１２の動作後、スイッチ１３が動作
していると、電界効果トランジスタ（ＭＯＳ−ＦＥＴ）
４ａ，４ｂはオン動作を続ける。このスイッチ１２はノ
ンロック動作のスイッチを用いれば、動作電力は極く僅
かで済む。

【００３５】このように、本実施の形態によれば、小さ
な電力で自己保持動作を実現することができるととも
に、保持用のスイッチ１３を制御することにより、任意
に自己保持動作を解除することもできる。

【００３６】図４は本発明の他の実施の形態を示すソリ
ッドステートリレー回路図である。図４に示すように、
このソリッドステートリレー回路は、図１の回路と比較
すると、２つの発光ダイオオード１ａ，１ｂを有し、第
１の発光ダイオオード１ａのアノードは入力端子２ａ
に、またそのカソードは入力端子２ｂに接続するととも
に、第２の発光ダイオオード１ｂのアノードは入力端子
２ａに、そのカソードは第１の電界効果トランジスタ４
ａのドレイン５ａに接続する点が異なり、その他の点は
同様である。

【００３７】かかるソリッドステートリレー回路の動作
にあたっては、発光ダイオード１ａがフォトダイオード
アレー３ａ，３ｂを介して第１，第２の電界効果トラン
ジスタ４ａ，４ｂを動作させる素子になり、また発光ダ
イオード１ｂがフォトダイオードアレー３ａ，３ｂを介
して第１，第２の電界効果トランジスタ４ａ，４ｂを自
己保持させる素子になる。

【００３８】このように、本実施の形態によれば、図１
の場合と同様、初期動作に必要な通電電流の１／１０以
下の電流で自己保持させることができる。

【００３９】

【発明の効果】以上説明したように、本発明のソリッド
ステートリレー回路は、第１，第２の入力端子間に接続
された発光ダイオードと、前記発光ダイオードの光を入
力する第１および第２のフォトダイオードアレイと、前
記第１および第２のフォトダイオードアレイのアノー
ド，カソードをそれぞれゲート，ソースに対応して接続
した第１および第２の電界効果トランジスタと、前記第
１および第２のフォトダイオードアレイにそれぞれ並列
接続された第１および第２の放電制御回路とを有し、前
記発光ダイオードのカソード側を前記第１の電界効果ト
ランジスタのドレインに且つ第３の入力端子を前記第１
の電界効果トランジスタのソースに接続するとともに、
前記第２の電界効果トランジスタのドレイン，ソースを
第１，第２の出力端子に接続することにより、前記第
１，第２の入力端子への入力信号が断たれても、前記第
１の入力端子および前記第３の入力端子間に入力信号が
与えられていれば、前記発光ダイオードの発光を持続す
ることができ、低消費電力で前記第１，第２の電界効果
トランジスタをオン状態に保つこと、すなわち自己保持
動作を行わせることができるという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施の形態を示すソリッドステート
リレー回路図である。

【図２】図１におけるソリッドステートリレー回路の使
用回路図である。

【図３】図２における外部スイッチと電界効果型トラン
ジスタの動作タイミング図である。

【図４】本発明の他の実施の形態を示すソリッドステー
トリレー回路図である。

【図５】従来の一例を示すソリッドステートリレー回路
図である。

【図６】従来の他の例を示すソリッドステートリレー回
路図である。

【符号の説明】

１，１ａ，１ｂ 発光ダイオード ２ａ〜２ｃ 入力端子 ３ａ，３ｂ フォトダイオードアレイ ４ａ，４ｂ 電界効果トランジスタ ５ａ，６ａ ドレイン ５ｂ，６ｂ ソース ７ａ，７ｂ ゲート ８ａ，８ｂ 放電制御回路 ９，１０ 出力端子

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 第１，第２の入力端子間に接続された発
   光ダイオードと、前記発光ダイオードの光を入力する第
   １および第２のフォトダイオードアレイと、前記第１お
   よび第２のフォトダイオードアレイのアノード，カソー
   ドをそれぞれゲート，ソースに対応して接続した第１お
   よび第２の電界効果トランジスタと、前記第１および第
   ２のフォトダイオードアレイにそれぞれ並列接続された
   第１および第２の放電制御回路とを有し、前記発光ダイ
   オードのカソード側を前記第１の電界効果トランジスタ
   のドレインに且つ第３の入力端子を前記第１の電界効果
   トランジスタのソースに接続するとともに、前記第２の
   電界効果トランジスタのドレイン，ソースを第１，第２
   の出力端子に接続したことを特徴とするソリッドステー
   トリレー回路。
2. 【請求項２】 前記第３の入力端子は、前記第１もしく
   は第２の入力端子とともに、自己保持動作のための入力
   端子となる請求項１記載のソリッドステートリレー回
   路。
3. 【請求項３】 第１，第２の入力端子間に接続された第
   １の発光ダイオードと、前記第１の入力端子にアノード
   側を接続した第２の発光ダイオードと、前記第１および
   第２の発光ダイオードの光を入力する第１および第２の
   フォトダイオードアレイと、前記第１および第２のフォ
   トダイオードアレイのアノード，カソードをそれぞれゲ
   ート，ソースに対応して接続した第１および第２の電界
   効果トランジスタと、前記第１および第２のフォトダイ
   オードアレイにそれぞれ並列接続された第１および第２
   の放電制御回路とを有し、前記第２の発光ダイオードの
   カソード側を前記第１の電界効果トランジスタのドレイ
   ンに且つ第３の入力端子を前記第１の電界効果トランジ
   スタのソースに接続するとともに、前記第２の電界効果
   トランジスタのドレイン，ソースを第１，第２の出力端
   子に接続したことを特徴とするソリッドステートリレー
   回路。