JP2788818B2 - アクティブマトリクス入出力装置 - Google Patents
アクティブマトリクス入出力装置Info
- Publication number
- JP2788818B2 JP2788818B2 JP7693992A JP7693992A JP2788818B2 JP 2788818 B2 JP2788818 B2 JP 2788818B2 JP 7693992 A JP7693992 A JP 7693992A JP 7693992 A JP7693992 A JP 7693992A JP 2788818 B2 JP2788818 B2 JP 2788818B2
- Authority
- JP
- Japan
- Prior art keywords
- active matrix
- lines
- signal
- output device
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は、表示装置としての機能
以外に、入力装置としての機能を有するアクティブマト
リクス入出力装置に関する。
以外に、入力装置としての機能を有するアクティブマト
リクス入出力装置に関する。
【０００２】
【従来の技術】図１１は従来のアクティブマトリクス表
示装置の回路図である。図１２は図１１のアクティブマ
トリクス表示装置の基板平面図である。図１３は図１２
のＡ−Ａ線断面図である。
示装置の回路図である。図１２は図１１のアクティブマ
トリクス表示装置の基板平面図である。図１３は図１２
のＡ−Ａ線断面図である。
【０００３】図１１に示すように、従来のアクティブマ
トリクス表示装置は、ゲートバスラインＸ1 〜Ｘm とソ
ースバスラインＹ1 〜Ｙn とが互いに直交するように配
設されている。ゲートバスラインＸ1 〜Ｘm はゲートド
ライバ201 に接続されており、ソースバスラインＹ1 〜
Ｙn はソースドライバ202 に接続されている。
トリクス表示装置は、ゲートバスラインＸ1 〜Ｘm とソ
ースバスラインＹ1 〜Ｙn とが互いに直交するように配
設されている。ゲートバスラインＸ1 〜Ｘm はゲートド
ライバ201 に接続されており、ソースバスラインＹ1 〜
Ｙn はソースドライバ202 に接続されている。
【０００４】ゲートドライバ201 及びソースドライバ20
2 は、コントローラ203 にそれぞれ接続されている。
2 は、コントローラ203 にそれぞれ接続されている。
【０００５】絵素204 はマトリクス状に配列されてお
り、各絵素毎に、絵素204 と蓄積容量205 との並列回路
が薄膜トランジスタ（ＴＦＴ）206 に接続されている。
り、各絵素毎に、絵素204 と蓄積容量205 との並列回路
が薄膜トランジスタ（ＴＦＴ）206 に接続されている。
【０００６】図１２において、参照符号211 及び212 は
互いに直交しているゲートバスライン及びソースバスラ
インである。参照符号213 及び214 は蓄積容量用ライン
及び蓄積容量である。絵素電極215 はマトリクス状に配
設されている。アモルファスシリコン（ａ−Ｓｉ）から
成るＴＦＴ216 には、ゲート電極217 、ドレイン電極21
8 及びソース電極219 が設けられている。
互いに直交しているゲートバスライン及びソースバスラ
インである。参照符号213 及び214 は蓄積容量用ライン
及び蓄積容量である。絵素電極215 はマトリクス状に配
設されている。アモルファスシリコン（ａ−Ｓｉ）から
成るＴＦＴ216 には、ゲート電極217 、ドレイン電極21
8 及びソース電極219 が設けられている。
【０００７】図１３に示すように、従来のアクティブマ
トリクス表示装置は、ガラス基板221 及び222 を備えて
いる。
トリクス表示装置は、ガラス基板221 及び222 を備えて
いる。
【０００８】ＴＦＴ240 が形成されるガラス基板221 上
には、ゲート電極223 、酸化タンタル（Ｔａ2 Ｏ5 ）か
ら成るゲート絶縁膜224 、ゲート絶縁膜225 、絵素電極
226、配向膜227 、ドレイン電極228 、ソース電極229
、ｎ型アモルファスシリコン（ａ−Ｓｉ（ｎ＋））層2
30 及び231 、ａ−Ｓｉから成る半導体層232 、並びに
保護膜233 が設けられている。
には、ゲート電極223 、酸化タンタル（Ｔａ2 Ｏ5 ）か
ら成るゲート絶縁膜224 、ゲート絶縁膜225 、絵素電極
226、配向膜227 、ドレイン電極228 、ソース電極229
、ｎ型アモルファスシリコン（ａ−Ｓｉ（ｎ＋））層2
30 及び231 、ａ−Ｓｉから成る半導体層232 、並びに
保護膜233 が設けられている。
【０００９】ガラス基板221 に対向しているガラス基板
222 上には、ブラックストライプ234 、カラーフィルタ
235 、対向側電極236 及び配向膜237 が設けられてい
る。
222 上には、ブラックストライプ234 、カラーフィルタ
235 、対向側電極236 及び配向膜237 が設けられてい
る。
【００１０】このように電極、層及び膜等が形成されて
いる両基板の間に液晶が注入され、シール樹脂で封止さ
れることにより、液晶層238 が形成されている。
いる両基板の間に液晶が注入され、シール樹脂で封止さ
れることにより、液晶層238 が形成されている。
【００１１】このような構成では、蓄積容量205 によ
り、ＴＦＴ206 のオフ特性や液晶のオフ抵抗に基づくコ
ントラストの低下等が改善されるため、従来のアクティ
ブマトリクス表示装置では、ＴＦＴの挿入により絵素間
のクロストークが低減され、又、走査線数の制限がなく
なる。従って、単純マトリクス型のものに比べて、大容
量、高画質の表示が得られる。
り、ＴＦＴ206 のオフ特性や液晶のオフ抵抗に基づくコ
ントラストの低下等が改善されるため、従来のアクティ
ブマトリクス表示装置では、ＴＦＴの挿入により絵素間
のクロストークが低減され、又、走査線数の制限がなく
なる。従って、単純マトリクス型のものに比べて、大容
量、高画質の表示が得られる。
【００１２】
【発明が解決しようとする課題】このような従来のアク
ティブマトリクス表示装置は、表示装置としての機能を
有するのみで、信号の入力装置としての機能は有してい
ない。
ティブマトリクス表示装置は、表示装置としての機能を
有するのみで、信号の入力装置としての機能は有してい
ない。
【００１３】このため、ワードプロセッサ、コンピュー
タ等の表示装置として、このアクティブマトリクス表示
装置を用いる場合、外部からの情報の入力は、通常キー
ボードを介して行うのが一般的である。この場合、表示
画面上で表示画面と連動して処理を行うためには、キー
ボード又はマウス或いはトラックボード等からの入力作
業が別途必要となり、作業が煩雑になるという問題点が
ある。
タ等の表示装置として、このアクティブマトリクス表示
装置を用いる場合、外部からの情報の入力は、通常キー
ボードを介して行うのが一般的である。この場合、表示
画面上で表示画面と連動して処理を行うためには、キー
ボード又はマウス或いはトラックボード等からの入力作
業が別途必要となり、作業が煩雑になるという問題点が
ある。
【００１４】又、表示画面上での入力を行うためには、
表示装置と重ねることが可能な構成を有するタッチパネ
ル等を設置する必要があり、タッチパネル等の新たな装
置を用意しなければならないという問題点がある。
表示装置と重ねることが可能な構成を有するタッチパネ
ル等を設置する必要があり、タッチパネル等の新たな装
置を用意しなければならないという問題点がある。
【００１５】従って、本発明は、表示装置としての機能
はもとより、入力装置としての機能をも果たすことが可
能なアクティブマトリクス入出力装置を提供することに
ある。
はもとより、入力装置としての機能をも果たすことが可
能なアクティブマトリクス入出力装置を提供することに
ある。
【００１６】
【課題を解決するための手段】それぞれが電極を有する
複数の絵素と、複数の絵素を駆動するための駆動素子
と、行又は列方向に配設されている複数の信号線と、複
数の信号線と交差して配設されている複数の走査線と、
複数の信号線及び複数の走査線に接続されており外部か
らの光を電気信号に変換する光感応素子と、複数の信号
線及び複数の走査線を通る信号の変化を検出するための
検出手段とを備え、検出手段は、検出した複数の信号線
及び複数の走査線を通る信号の変化に基づいて求めた補
正信号を複数の信号線及び複数の走査線へフィードバッ
クするフィードバック手段を含んでいる。
複数の絵素と、複数の絵素を駆動するための駆動素子
と、行又は列方向に配設されている複数の信号線と、複
数の信号線と交差して配設されている複数の走査線と、
複数の信号線及び複数の走査線に接続されており外部か
らの光を電気信号に変換する光感応素子と、複数の信号
線及び複数の走査線を通る信号の変化を検出するための
検出手段とを備え、検出手段は、検出した複数の信号線
及び複数の走査線を通る信号の変化に基づいて求めた補
正信号を複数の信号線及び複数の走査線へフィードバッ
クするフィードバック手段を含んでいる。
【００１７】
【作用】複数の走査線からの信号に基づいて、複数の絵
素の電極に対応する信号線とが接続されることにより複
数の絵素の電極に電圧が印加され、絵素が光学的に変調
されて画像が表示される。又、走査信号により駆動素子
がオン及びオフされた状態において外部からの光が照射
された複数の絵素では、光電流が流れ、複数の信号線及
び複数の走査線上の信号が変化する。検出手段は、この
信号変化を複数の信号線及び複数の走査線の各々から取
り出して検出する。また、検出手段はフィードバック手
段を含み、検出した複数の信号線及び複数の走査線を通
る信号の変化に基づいて求めた補正信号を複数の信号線
及び複数の走査線にフィードバックして、光照射による
バスラインを通る信号の乱れを補正する。従って、表示
装置としての機能はもとより、入力装置としての機能を
も果たすことができる。
素の電極に対応する信号線とが接続されることにより複
数の絵素の電極に電圧が印加され、絵素が光学的に変調
されて画像が表示される。又、走査信号により駆動素子
がオン及びオフされた状態において外部からの光が照射
された複数の絵素では、光電流が流れ、複数の信号線及
び複数の走査線上の信号が変化する。検出手段は、この
信号変化を複数の信号線及び複数の走査線の各々から取
り出して検出する。また、検出手段はフィードバック手
段を含み、検出した複数の信号線及び複数の走査線を通
る信号の変化に基づいて求めた補正信号を複数の信号線
及び複数の走査線にフィードバックして、光照射による
バスラインを通る信号の乱れを補正する。従って、表示
装置としての機能はもとより、入力装置としての機能を
も果たすことができる。
【００１８】
【実施例】以下、図面を参照して本発明の実施例を説明
する。
する。
【００１９】図１は本発明に係るアクティブマトリクス
入出力装置を液晶表示装置に適用した場合の第１の実施
例の回路図である。
入出力装置を液晶表示装置に適用した場合の第１の実施
例の回路図である。
【００２０】同図に示すように、この実施例の液晶表示
装置では、ゲートバスラインＸ1 〜Ｘm とソースバスラ
インＹ1 〜Ｙn とが互いに直交するように配設されてい
る。
装置では、ゲートバスラインＸ1 〜Ｘm とソースバスラ
インＹ1 〜Ｙn とが互いに直交するように配設されてい
る。
【００２１】ゲートバスラインＸ1 〜Ｘm の一端はゲー
トドライバ11にそれぞれ接続されており、ソースバスラ
インＹ1 〜Ｙn の一端はソースドライバ12にそれぞれ接
続されている。
トドライバ11にそれぞれ接続されており、ソースバスラ
インＹ1 〜Ｙn の一端はソースドライバ12にそれぞれ接
続されている。
【００２２】ゲートバスラインＸ1 〜Ｘm の他端は、ゲ
ートドライバ11から入力されたゲートバスラインＸ1 〜
Ｘm を通る信号の変化を検出する検出回路14を介してコ
ントローラ13にそれぞれ接続されている。ソースバスラ
インＹ1 〜Ｙn の他端は、ソースドライバ12から入力さ
れたソースバスラインＹ1 〜Ｙn を通る信号の変化を検
出する検出回路15を介してコントローラ13にそれぞれ接
続されている。
ートドライバ11から入力されたゲートバスラインＸ1 〜
Ｘm を通る信号の変化を検出する検出回路14を介してコ
ントローラ13にそれぞれ接続されている。ソースバスラ
インＹ1 〜Ｙn の他端は、ソースドライバ12から入力さ
れたソースバスラインＹ1 〜Ｙn を通る信号の変化を検
出する検出回路15を介してコントローラ13にそれぞれ接
続されている。
【００２３】ゲートドライバ11及びソースドライバ12
は、コントローラ13にそれぞれ接続されている。
は、コントローラ13にそれぞれ接続されている。
【００２４】液晶層16を含んでいる絵素がマトリクス状
に配列されており、各絵素毎に、液晶層16の電極と蓄積
容量17との並列回路が、絵素を駆動するためのアモルフ
ァスシリコン（ａ−Ｓｉ）から成るＴＦＴ18に接続され
ている。
に配列されており、各絵素毎に、液晶層16の電極と蓄積
容量17との並列回路が、絵素を駆動するためのアモルフ
ァスシリコン（ａ−Ｓｉ）から成るＴＦＴ18に接続され
ている。
【００２５】又、各絵素毎にＴＦＴ18と並列に、光感応
素子であるａ−Ｓｉから成る金属−絶縁膜−半導体（Ｍ
ＩＳ）ダイオード19が接続されている。
素子であるａ−Ｓｉから成る金属−絶縁膜−半導体（Ｍ
ＩＳ）ダイオード19が接続されている。
【００２６】ＭＩＳダイオード19の一端は、ゲートバス
ラインに接続されている。
ラインに接続されている。
【００２７】各絵素に設けられた光感応素子であるＭＩ
Ｓダイオード19は、外部からのスポット状の光が照射さ
れると、その内部において、入射光による光キャリアの
発生によって、内部電界を生ずる。そのため、走査信号
によりＴＦＴ18がオン及びオフされた状態において光が
それぞれ照射された絵素では、光電流が流れることにな
り、ゲートバスラインＸ1 〜Ｘm 及びソースバスライン
Ｙ1 〜Ｙn 上の信号が変化する。この信号変化を各バス
ラインの出力端子から取り出して、検出回路１４及び１
５によってそれぞれ検出する。
Ｓダイオード19は、外部からのスポット状の光が照射さ
れると、その内部において、入射光による光キャリアの
発生によって、内部電界を生ずる。そのため、走査信号
によりＴＦＴ18がオン及びオフされた状態において光が
それぞれ照射された絵素では、光電流が流れることにな
り、ゲートバスラインＸ1 〜Ｘm 及びソースバスライン
Ｙ1 〜Ｙn 上の信号が変化する。この信号変化を各バス
ラインの出力端子から取り出して、検出回路１４及び１
５によってそれぞれ検出する。
【００２８】液晶層16を含んでいる絵素は本発明の複数
の絵素の一実施例である。検出回路14及び15は本発明の
検出手段の一実施例である。ＴＦＴ18は本発明の駆動素
子の一実施例である。ＭＩＳダイオード19は本発明の光
感応素子の一実施例である。ゲートバスラインＸ1 〜Ｘ
m は本発明の複数の走査線の一実施例である。ソースバ
スラインＹ1 〜Ｙn は本発明の複数の信号線の一実施例
である。
の絵素の一実施例である。検出回路14及び15は本発明の
検出手段の一実施例である。ＴＦＴ18は本発明の駆動素
子の一実施例である。ＭＩＳダイオード19は本発明の光
感応素子の一実施例である。ゲートバスラインＸ1 〜Ｘ
m は本発明の複数の走査線の一実施例である。ソースバ
スラインＹ1 〜Ｙn は本発明の複数の信号線の一実施例
である。
【００２９】図２は本発明に係るアクティブマトリクス
入出力装置に含まれている光感応素子の構成を説明する
ための基板平面図である。
入出力装置に含まれている光感応素子の構成を説明する
ための基板平面図である。
【００３０】同図において、参照符号21及び22は互いに
直交しているソースバスライン及びゲートバスラインで
ある。参照符号23及び29は蓄積容量用ライン及び蓄積容
量である。絵素電極24はＴＦＴ25を介してソースバスラ
イン21に接続されており、マトリクス状に配設されてい
る。ＴＦＴ25にはゲート電極26及びドレイン電極27が設
けられている。
直交しているソースバスライン及びゲートバスラインで
ある。参照符号23及び29は蓄積容量用ライン及び蓄積容
量である。絵素電極24はＴＦＴ25を介してソースバスラ
イン21に接続されており、マトリクス状に配設されてい
る。ＴＦＴ25にはゲート電極26及びドレイン電極27が設
けられている。
【００３１】光感応素子28はＴＦＴ25に用いられている
わずかにｎ型の半導体であるａ−Ｓｉと同様にＭＩＳダ
イオードの半導体層として用いているため、ＴＦＴ25と
同時に形成することが可能である。光感応素子28は光感
度を得るために、ソース／ドレイン電極である金属層を
含んでおらず、電極としては、透明電極とｎ型にリン
（Ｐ）をドーピングしたｎ型アモルファスシリコン（ａ
−Ｓｉ（ｎ＋））層とが用いられている。
わずかにｎ型の半導体であるａ−Ｓｉと同様にＭＩＳダ
イオードの半導体層として用いているため、ＴＦＴ25と
同時に形成することが可能である。光感応素子28は光感
度を得るために、ソース／ドレイン電極である金属層を
含んでおらず、電極としては、透明電極とｎ型にリン
（Ｐ）をドーピングしたｎ型アモルファスシリコン（ａ
−Ｓｉ（ｎ＋））層とが用いられている。
【００３２】図３は本発明に係るアクティブマトリクス
入出力装置の構成を示す図２のＢ−Ｂ線断面図である。
入出力装置の構成を示す図２のＢ−Ｂ線断面図である。
【００３３】同図に示すように、この実施例のアクティ
ブマトリクス入出力装置は、ガラス基板31及び42、ゲー
ト電極32、酸化タンタル（Ｔａ2 Ｏ5 ）から成るゲート
絶縁膜33及び55、窒化シリコン（ＳｉＮx ）から成るゲ
ート絶縁膜34、ａ−Ｓｉから成る半導体層35及び51、ソ
ース／ドレイン電極36、ａ−Ｓｉ（ｎ＋）層37及び53、
ＳｉＮx 層38及び58、絵素電極39、配向膜40及び46、Ｓ
ｉＮx から成る保護膜41及び57、カラーフィルタ43、ブ
ラックストライプ層44及び59、透明電極45、液晶層47、
ゲートバスライン56、並びに入射光用の穴60を備えてい
る。
ブマトリクス入出力装置は、ガラス基板31及び42、ゲー
ト電極32、酸化タンタル（Ｔａ2 Ｏ5 ）から成るゲート
絶縁膜33及び55、窒化シリコン（ＳｉＮx ）から成るゲ
ート絶縁膜34、ａ−Ｓｉから成る半導体層35及び51、ソ
ース／ドレイン電極36、ａ−Ｓｉ（ｎ＋）層37及び53、
ＳｉＮx 層38及び58、絵素電極39、配向膜40及び46、Ｓ
ｉＮx から成る保護膜41及び57、カラーフィルタ43、ブ
ラックストライプ層44及び59、透明電極45、液晶層47、
ゲートバスライン56、並びに入射光用の穴60を備えてい
る。
【００３４】透明なガラス基板31上に形成されたゲート
電極32及びゲートバスライン56は、タンタル（Ｔａ）か
ら成っており、ゲート電極32及びゲートバスライン56の
表面には、陽極酸化法により酸化されたＴａ2 Ｏ5 から
成るゲート絶縁膜33及び55がそれぞれ形成されている。
電極32及びゲートバスライン56は、タンタル（Ｔａ）か
ら成っており、ゲート電極32及びゲートバスライン56の
表面には、陽極酸化法により酸化されたＴａ2 Ｏ5 から
成るゲート絶縁膜33及び55がそれぞれ形成されている。
【００３５】ガラス基板31並びにゲート絶縁膜33及び55
上には、プラズマ化学蒸着法（ＣＶＤ）法によりＳｉＮ
x から成るゲート絶縁膜34が形成されており、ゲート絶
縁膜34はゲート絶縁膜33及び55と共に、２層ゲート絶縁
膜を形成している。
上には、プラズマ化学蒸着法（ＣＶＤ）法によりＳｉＮ
x から成るゲート絶縁膜34が形成されており、ゲート絶
縁膜34はゲート絶縁膜33及び55と共に、２層ゲート絶縁
膜を形成している。
【００３６】ゲート電極32及びゲート絶縁膜33の上方の
ゲート絶縁膜34上に、ａ−Ｓｉから成る半導体層35が、
又、ゲートバスライン56及びゲート絶縁膜55の上方のゲ
ート絶縁膜34上に、ａ−Ｓｉから成る半導体層51が、そ
れぞれプラズマＣＶＤ法により形成されている。
ゲート絶縁膜34上に、ａ−Ｓｉから成る半導体層35が、
又、ゲートバスライン56及びゲート絶縁膜55の上方のゲ
ート絶縁膜34上に、ａ−Ｓｉから成る半導体層51が、そ
れぞれプラズマＣＶＤ法により形成されている。
【００３７】ゲート絶縁膜34及びａ−Ｓｉ（ｎ＋）層37
上には、チタン（Ｔｉ）から成るソース／ドレイン電極
36が形成されており、ａ−Ｓｉ（ｎ＋）37は半導体層35
とソース／ドレイン電極36との間にプラズマＣＶＤ法に
より形成されている。
上には、チタン（Ｔｉ）から成るソース／ドレイン電極
36が形成されており、ａ−Ｓｉ（ｎ＋）37は半導体層35
とソース／ドレイン電極36との間にプラズマＣＶＤ法に
より形成されている。
【００３８】チャネル部分には、製造プロセス中のダメ
ージを抑えるために、ＳｉＮx 層38及び58が設けられて
いる。
ージを抑えるために、ＳｉＮx 層38及び58が設けられて
いる。
【００３９】絵素電極39は透明な電極であって、錫をド
ープした酸化インジウム（ＩＴＯ）から成っている。
ープした酸化インジウム（ＩＴＯ）から成っている。
【００４０】ＴＦＴを構成するソース／ドレイン電極36
上には、ＳｉＮx から成る保護膜41が形成されている。
上には、ＳｉＮx から成る保護膜41が形成されている。
【００４１】ガラス基板31に対向する側には、透明なガ
ラス基板上42に、カラーフィルタ43、光遮蔽層としての
役割を果たすクロム（Ｃｒ）から成るブラックストライ
プ層44及び59、並びにＩＴＯから成る透明電極45が形成
されている。
ラス基板上42に、カラーフィルタ43、光遮蔽層としての
役割を果たすクロム（Ｃｒ）から成るブラックストライ
プ層44及び59、並びにＩＴＯから成る透明電極45が形成
されている。
【００４２】ＴＦＴが形成されているガラス基板31側、
及び対向電極である透明電極45が形成されているガラス
基板42側のいずれにも、配向膜40及び46がそれぞれ形成
されており、両基板の間に液晶が注入され、シール樹脂
で封止されることにより、液晶層47が形成されている。
及び対向電極である透明電極45が形成されているガラス
基板42側のいずれにも、配向膜40及び46がそれぞれ形成
されており、両基板の間に液晶が注入され、シール樹脂
で封止されることにより、液晶層47が形成されている。
【００４３】ブラックストライプの光感応素子に対向す
る部分には、光を透過させるための穴60が設けられてい
る。
る部分には、光を透過させるための穴60が設けられてい
る。
【００４４】尚、この実施例では、アクティブ素子とし
て、ａ−ＳｉＴＦＴを用いたが、この他にポリシリコン
ＴＦＴ、結晶シリコンＴＦＴ、ＣｄＳｅ等の化合物半導
体を用いたＴＦＴ、ダイオード、ＰＩＮａ−Ｓｉダイオ
ードを用いても同様の入出力装置を実現することができ
る。
て、ａ−ＳｉＴＦＴを用いたが、この他にポリシリコン
ＴＦＴ、結晶シリコンＴＦＴ、ＣｄＳｅ等の化合物半導
体を用いたＴＦＴ、ダイオード、ＰＩＮａ−Ｓｉダイオ
ードを用いても同様の入出力装置を実現することができ
る。
【００４５】従って、上述のアクティブマトリクス入出
力装置の実施例によれば、表示装置としての機能はもと
より、入力装置としての機能をも果たすことが可能とな
る。
力装置の実施例によれば、表示装置としての機能はもと
より、入力装置としての機能をも果たすことが可能とな
る。
【００４６】図４は本発明に係るアクティブマトリクス
入出力装置を液晶表示装置に適用した場合の第２の実施
例の回路図である。
入出力装置を液晶表示装置に適用した場合の第２の実施
例の回路図である。
【００４７】同図に示すように、この実施例の液晶表示
装置では、ゲートバスラインＸ1 〜Ｘm とソースバスラ
インＹ1 〜Ｙn とが互いに直交するように配設されてい
る。
装置では、ゲートバスラインＸ1 〜Ｘm とソースバスラ
インＹ1 〜Ｙn とが互いに直交するように配設されてい
る。
【００４８】ゲートバスラインＸ1 〜Ｘm の一端はゲー
トドライバ61にそれぞれ接続されており、ソースバスラ
インＹ1 〜Ｙn の一端はソースドライバ62にそれぞれ接
続されている。
トドライバ61にそれぞれ接続されており、ソースバスラ
インＹ1 〜Ｙn の一端はソースドライバ62にそれぞれ接
続されている。
【００４９】ゲートバスラインＸ1 〜Ｘm の他端は、ゲ
ートドライバ61から入力されたゲートバスラインＸ1 〜
Ｘm を通る信号の変化を検出する検出回路64を介してカ
ウンタ回路66にそれぞれ接続されている。
ートドライバ61から入力されたゲートバスラインＸ1 〜
Ｘm を通る信号の変化を検出する検出回路64を介してカ
ウンタ回路66にそれぞれ接続されている。
【００５０】ソースバスラインＹ1 〜Ｙn の他端は、ソ
ースドライバ62から入力されたソースバスラインＹ1 〜
Ｙn を通る信号の変化を検出する検出回路65を介してカ
ウンタ回路66にそれぞれ接続されている。
ースドライバ62から入力されたソースバスラインＹ1 〜
Ｙn を通る信号の変化を検出する検出回路65を介してカ
ウンタ回路66にそれぞれ接続されている。
【００５１】ゲートドライバ61、ソースドライバ62、カ
ウンタ回路66及びフィードバック回路67は、コントロー
ラ63にそれぞれ接続されている。
ウンタ回路66及びフィードバック回路67は、コントロー
ラ63にそれぞれ接続されている。
【００５２】カウンタ回路66は所定のスタート信号を基
準として、マトリクス状に配列されている絵素の位置を
検出することが可能に構成されている。
準として、マトリクス状に配列されている絵素の位置を
検出することが可能に構成されている。
【００５３】フィードバック回路67は光照射によるバス
ラインを通る信号の乱れを補正するため、バスラインの
入力側、即ちゲートドライバ61及びソースドライバ62へ
信号をフィードバックするように構成されている。
ラインを通る信号の乱れを補正するため、バスラインの
入力側、即ちゲートドライバ61及びソースドライバ62へ
信号をフィードバックするように構成されている。
【００５４】液晶層68を含んでいる絵素がマトリクス状
に配列されており、各絵素毎に、液晶層68の電極と蓄積
容量69との並列回路が、絵素を駆動するためのａ−Ｓｉ
から成るＴＦＴ70に接続されている。
に配列されており、各絵素毎に、液晶層68の電極と蓄積
容量69との並列回路が、絵素を駆動するためのａ−Ｓｉ
から成るＴＦＴ70に接続されている。
【００５５】又、各絵素毎にＴＦＴ70と並列に、光感応
素子であるａ−Ｓｉから成るＭＩＳダイオード71が接続
されている。
素子であるａ−Ｓｉから成るＭＩＳダイオード71が接続
されている。
【００５６】ＭＩＳダイオード71の一端は、ゲートバス
ラインに接続されている。
ラインに接続されている。
【００５７】各絵素に設けられた光感応素子であるＭＩ
Ｓダイオード71は、外部からのスポット状の光が照射さ
れると、その内部において、入射光による光キャリアの
発生によって、内部電界を生ずる。そのため、走査信号
によりＴＦＴ70がオン及びオフされた状態において光が
それぞれ照射された絵素では、光電流が流れることにな
り、ゲートバスラインＸ1 〜Ｘm 及びソースバスライン
Ｙ1 〜Ｙn 上の信号が変化する。この信号変化を各バス
ラインの出力端子から取り出して、検出回路64及び65に
よってそれぞれ検出する。
Ｓダイオード71は、外部からのスポット状の光が照射さ
れると、その内部において、入射光による光キャリアの
発生によって、内部電界を生ずる。そのため、走査信号
によりＴＦＴ70がオン及びオフされた状態において光が
それぞれ照射された絵素では、光電流が流れることにな
り、ゲートバスラインＸ1 〜Ｘm 及びソースバスライン
Ｙ1 〜Ｙn 上の信号が変化する。この信号変化を各バス
ラインの出力端子から取り出して、検出回路64及び65に
よってそれぞれ検出する。
【００５８】液晶層68を含んでいる絵素は本発明の複数
の絵素の一実施例である。検出回路64及び65は本発明の
検出手段の一実施例である。ＴＦＴ70は本発明の駆動素
子の一実施例である。ＭＩＳダイオード71は本発明の光
感応素子の一実施例である。ゲートバスラインＸ1 〜Ｘ
m は本発明の複数の走査線の一実施例である。ソースバ
スラインＹ1 〜Ｙn は本発明の複数の信号線の一実施例
である。カウンタ回路66は本発明の位置検出手段の一実
施例である。フィードバック回路67は本発明のフィード
バック手段の一実施例である。
の絵素の一実施例である。検出回路64及び65は本発明の
検出手段の一実施例である。ＴＦＴ70は本発明の駆動素
子の一実施例である。ＭＩＳダイオード71は本発明の光
感応素子の一実施例である。ゲートバスラインＸ1 〜Ｘ
m は本発明の複数の走査線の一実施例である。ソースバ
スラインＹ1 〜Ｙn は本発明の複数の信号線の一実施例
である。カウンタ回路66は本発明の位置検出手段の一実
施例である。フィードバック回路67は本発明のフィード
バック手段の一実施例である。
【００５９】尚、この実施例では、アクティブ素子とし
て、ａ−ＳｉＴＦＴを用いたが、この他にポリシリコン
ＴＦＴ、結晶シリコンＴＦＴ、ＣｄＳｅ等の化合物半導
体を用いたＴＦＴ、ダイオード、ＰＩＮａ−Ｓｉダイオ
ードを用いても同様の入出力装置を実現することができ
る。
て、ａ−ＳｉＴＦＴを用いたが、この他にポリシリコン
ＴＦＴ、結晶シリコンＴＦＴ、ＣｄＳｅ等の化合物半導
体を用いたＴＦＴ、ダイオード、ＰＩＮａ−Ｓｉダイオ
ードを用いても同様の入出力装置を実現することができ
る。
【００６０】従って、上述のアクティブマトリクス入出
力装置の実施例によれば、表示装置としての機能はもと
より、入力装置としての機能をも果たすことが可能とな
る。又、この実施例によれば、フィードバック回路67が
備えられており、フィードバック回路67は照射によるバ
スラインを通る信号の乱れを補正するために、ゲートド
ライバ61及びソースドライバ62へ補正信号をフィードバ
ックするように構成されているので、バスラインを通る
信号の乱れによる表示への影響を抑えることができる。
力装置の実施例によれば、表示装置としての機能はもと
より、入力装置としての機能をも果たすことが可能とな
る。又、この実施例によれば、フィードバック回路67が
備えられており、フィードバック回路67は照射によるバ
スラインを通る信号の乱れを補正するために、ゲートド
ライバ61及びソースドライバ62へ補正信号をフィードバ
ックするように構成されているので、バスラインを通る
信号の乱れによる表示への影響を抑えることができる。
【００６１】図５は本発明に係るアクティブマトリクス
入出力装置を液晶表示装置に適用した場合の第３の実施
例の回路図である。
入出力装置を液晶表示装置に適用した場合の第３の実施
例の回路図である。
【００６２】同図に示すように、この実施例の液晶表示
装置では、ゲートバスラインＸ1 〜Ｘm とソースバスラ
インＹ1 〜Ｙn とが互いに直交するように配設されてい
る。
装置では、ゲートバスラインＸ1 〜Ｘm とソースバスラ
インＹ1 〜Ｙn とが互いに直交するように配設されてい
る。
【００６３】ゲートバスラインＸ1 〜Ｘm の一端はゲー
トドライバ81にそれぞれ接続されており、ソースバスラ
インＹ1 〜Ｙn の一端はソースドライバ82にそれぞれ接
続されている。
トドライバ81にそれぞれ接続されており、ソースバスラ
インＹ1 〜Ｙn の一端はソースドライバ82にそれぞれ接
続されている。
【００６４】ゲートバスラインＸ1 〜Ｘm の他端は、ゲ
ートドライバ81から入力されたゲートバスラインＸ1 〜
Ｘm を通る信号の変化を検出する検出回路84を介してコ
ントローラ83にそれぞれ接続されている。ソースバスラ
インＹ1 〜Ｙn の他端は、ソースドライバ82から入力さ
れたソースバスラインＹ1 〜Ｙn を通る信号の変化を検
出する検出回路85を介してコントローラ83にそれぞれ接
続されている。
ートドライバ81から入力されたゲートバスラインＸ1 〜
Ｘm を通る信号の変化を検出する検出回路84を介してコ
ントローラ83にそれぞれ接続されている。ソースバスラ
インＹ1 〜Ｙn の他端は、ソースドライバ82から入力さ
れたソースバスラインＹ1 〜Ｙn を通る信号の変化を検
出する検出回路85を介してコントローラ83にそれぞれ接
続されている。
【００６５】ゲートドライバ81及びソースドライバ82
は、コントローラ83にそれぞれ接続されている。
は、コントローラ83にそれぞれ接続されている。
【００６６】液晶層86を含んでいる絵素がマトリクス状
に配列されており、各絵素毎に、液晶層86の電極と蓄積
容量87との並列回路が、絵素を駆動するためのａ−Ｓｉ
から成るＴＦＴ88に接続されている。
に配列されており、各絵素毎に、液晶層86の電極と蓄積
容量87との並列回路が、絵素を駆動するためのａ−Ｓｉ
から成るＴＦＴ88に接続されている。
【００６７】又、各絵素毎にＴＦＴ88と並列に、光感応
素子であるａ−Ｓｉから成るＭＩＳダイオード89が接続
されている。
素子であるａ−Ｓｉから成るＭＩＳダイオード89が接続
されている。
【００６８】ＭＩＳダイオード89の一端は、ソースバス
ラインに接続されている。
ラインに接続されている。
【００６９】各絵素に設けられた光感応素子であるＭＩ
Ｓダイオード89は、外部からのスポット状の光が照射さ
れると、その内部において、入射光による光キャリアの
発生によって、内部電界を生ずる。そのため、走査信号
によりＴＦＴ88がオン及びオフされた状態において光が
それぞれ照射された絵素では、光電流が流れることにな
り、ゲートバスラインＸ1 〜Ｘm 及びソースバスライン
Ｙ1 〜Ｙn 上の信号が変化する。この信号変化を各バス
ラインの出力端子から取り出して、検出回路84及び85に
よってそれぞれ検出する。
Ｓダイオード89は、外部からのスポット状の光が照射さ
れると、その内部において、入射光による光キャリアの
発生によって、内部電界を生ずる。そのため、走査信号
によりＴＦＴ88がオン及びオフされた状態において光が
それぞれ照射された絵素では、光電流が流れることにな
り、ゲートバスラインＸ1 〜Ｘm 及びソースバスライン
Ｙ1 〜Ｙn 上の信号が変化する。この信号変化を各バス
ラインの出力端子から取り出して、検出回路84及び85に
よってそれぞれ検出する。
【００７０】液晶層86を含んでいる絵素は本発明の複数
の絵素の一実施例である。検出回路84及び85は本発明の
検出手段の一実施例である。ＴＦＴ88は本発明の駆動素
子の一実施例である。ＭＩＳダイオード89は本発明の光
感応素子の一実施例である。ゲートバスラインＸ1 〜Ｘ
m は本発明の複数の走査線の一実施例である。ソースバ
スラインＹ1 〜Ｙn は本発明の複数の信号線の一実施例
である。
の絵素の一実施例である。検出回路84及び85は本発明の
検出手段の一実施例である。ＴＦＴ88は本発明の駆動素
子の一実施例である。ＭＩＳダイオード89は本発明の光
感応素子の一実施例である。ゲートバスラインＸ1 〜Ｘ
m は本発明の複数の走査線の一実施例である。ソースバ
スラインＹ1 〜Ｙn は本発明の複数の信号線の一実施例
である。
【００７１】図６は本発明に係るアクティブマトリクス
入出力装置に含まれている光感応素子の構成を説明する
ための基板平面図である。
入出力装置に含まれている光感応素子の構成を説明する
ための基板平面図である。
【００７２】同図において、参照符号91及び92は互いに
直交しているゲートバスライン及びソースバスラインで
ある。参照符号93及び99は蓄積容量用ライン及び蓄積容
量である。絵素電極94はＴＦＴ95を介してソースバスラ
イン92に接続されており、マトリクス状に配設されてい
る。ＴＦＴ95にはソース／ドレイン電極96が設けられて
いる。
直交しているゲートバスライン及びソースバスラインで
ある。参照符号93及び99は蓄積容量用ライン及び蓄積容
量である。絵素電極94はＴＦＴ95を介してソースバスラ
イン92に接続されており、マトリクス状に配設されてい
る。ＴＦＴ95にはソース／ドレイン電極96が設けられて
いる。
【００７３】光感応素子98はＴＦＴ95に用いられている
わずかにｎ型の半導体であるａ−Ｓｉと同様にＭＩＳダ
イオードの半導体層として用いているため、ＴＦＴ95と
同時に形成することが可能である。光感応素子98は光感
度を得るために、ソース／ドレイン電極である金属層を
含んでおらず、電極としては、透明電極とｎ型にリン
（Ｐ）をドーピングしたａ−Ｓｉ（ｎ＋）層とが用いら
れている。
わずかにｎ型の半導体であるａ−Ｓｉと同様にＭＩＳダ
イオードの半導体層として用いているため、ＴＦＴ95と
同時に形成することが可能である。光感応素子98は光感
度を得るために、ソース／ドレイン電極である金属層を
含んでおらず、電極としては、透明電極とｎ型にリン
（Ｐ）をドーピングしたａ−Ｓｉ（ｎ＋）層とが用いら
れている。
【００７４】図７は本発明に係るアクティブマトリクス
入出力装置の構成を示す図６のＣ−Ｃ線断面図である。
入出力装置の構成を示す図６のＣ−Ｃ線断面図である。
【００７５】同図に示すように、この実施例のアクティ
ブマトリクス入出力装置は、ガラス基板101 及び102 、
ゲート電極103 、Ｔａ2 Ｏ5 から成るゲート絶縁膜104
、ＳｉＮx から成る保護膜105 、ａ−Ｓｉから成る半
導体層106 、ＳｉＮx から成るゲート絶縁膜107 、ａ−
Ｓｉ（ｎ＋）層108 、透明電極109 及び113 、ソース電
極110 、ＩＴＯ電極111 、ブラックストライプ層112 、
配向膜114 及び115 、液晶層116 、並びに入射光用の穴
117 を備えている。
ブマトリクス入出力装置は、ガラス基板101 及び102 、
ゲート電極103 、Ｔａ2 Ｏ5 から成るゲート絶縁膜104
、ＳｉＮx から成る保護膜105 、ａ−Ｓｉから成る半
導体層106 、ＳｉＮx から成るゲート絶縁膜107 、ａ−
Ｓｉ（ｎ＋）層108 、透明電極109 及び113 、ソース電
極110 、ＩＴＯ電極111 、ブラックストライプ層112 、
配向膜114 及び115 、液晶層116 、並びに入射光用の穴
117 を備えている。
【００７６】透明なガラス基板101 上に形成されたゲー
ト電極103 はＴａから成っており、ゲート電極103 の表
面には、陽極酸化法により酸化されたＴａ2 Ｏ5 から成
るゲート絶縁膜104 がそれぞれ形成されている。
ト電極103 はＴａから成っており、ゲート電極103 の表
面には、陽極酸化法により酸化されたＴａ2 Ｏ5 から成
るゲート絶縁膜104 がそれぞれ形成されている。
【００７７】光感応素子120 側のゲート絶縁膜104 上に
は、ａ−Ｓｉから成る半導体層106がプラズマＣＶＤ法
により形成されている。
は、ａ−Ｓｉから成る半導体層106がプラズマＣＶＤ法
により形成されている。
【００７８】半導体層106 上には、ＳｉＮx から成るゲ
ート絶縁膜107 、ａ−Ｓｉ（ｎ＋）層108 、及びＩＴＯ
から成る透明電極109 が順次形成されており、更に、そ
の上にＳｉＮx から成る保護膜105 が形成されている。
ート絶縁膜107 、ａ−Ｓｉ（ｎ＋）層108 、及びＩＴＯ
から成る透明電極109 が順次形成されており、更に、そ
の上にＳｉＮx から成る保護膜105 が形成されている。
【００７９】ゲート絶縁膜107 はゲート絶縁膜104 と共
に、２層ゲート絶縁膜を形成している。
に、２層ゲート絶縁膜を形成している。
【００８０】ＴＦＴ側のゲート電極103 上には、Ｔｉか
ら成るソース電極110 及び透明なＩＴＯ電極111 が形成
されている。
ら成るソース電極110 及び透明なＩＴＯ電極111 が形成
されている。
【００８１】チャネル部分に形成されているＳｉＮx か
ら成るゲート絶縁膜107 は、製造プロセス中のダメージ
を抑えるためにも有効である。
ら成るゲート絶縁膜107 は、製造プロセス中のダメージ
を抑えるためにも有効である。
【００８２】ガラス基板101 に対向する側には、透明な
ガラス基板上102 に、光遮蔽層としての役割を果たすＣ
ｒから成るブラックストライプ層112 、及びＩＴＯから
成る透明電極113 が形成されている。
ガラス基板上102 に、光遮蔽層としての役割を果たすＣ
ｒから成るブラックストライプ層112 、及びＩＴＯから
成る透明電極113 が形成されている。
【００８３】ＴＦＴが形成されているガラス基板101
側、及び対向電極である透明電極113が形成されている
ガラス基板102 側のいずれにも、配向膜114 及び115 が
それぞれ形成されており、両基板の間に液晶が注入さ
れ、シール樹脂で封止されることにより、液晶層116 が
形成されている。
側、及び対向電極である透明電極113が形成されている
ガラス基板102 側のいずれにも、配向膜114 及び115 が
それぞれ形成されており、両基板の間に液晶が注入さ
れ、シール樹脂で封止されることにより、液晶層116 が
形成されている。
【００８４】光感応素子120 に対向する側には、光を透
過させるための穴117 が設けられている。
過させるための穴117 が設けられている。
【００８５】尚、この実施例では、アクティブ素子とし
て、ａ−ＳｉＴＦＴを用いたが、この他にポリシリコン
ＴＦＴ、結晶シリコンＴＦＴ、ＣｄＳｅ等の化合物半導
体を用いたＴＦＴ、ダイオード、ＰＩＮａ−Ｓｉダイオ
ードを用いても同様の入出力装置を実現することができ
る。
て、ａ−ＳｉＴＦＴを用いたが、この他にポリシリコン
ＴＦＴ、結晶シリコンＴＦＴ、ＣｄＳｅ等の化合物半導
体を用いたＴＦＴ、ダイオード、ＰＩＮａ−Ｓｉダイオ
ードを用いても同様の入出力装置を実現することができ
る。
【００８６】従って、上述のアクティブマトリクス入出
力装置の実施例によれば、表示装置としての機能はもと
より、入力装置としての機能をも果たすことが可能とな
る。
力装置の実施例によれば、表示装置としての機能はもと
より、入力装置としての機能をも果たすことが可能とな
る。
【００８７】又、従来の受光素子としては、電荷結合素
子（ＣＣＤ）や撮像素子等が挙げられるが、いずれの素
子においても、大型化はコスト面から困難であり、実用
化されていない。しかしながら、上述の実施例によれ
ば、表示装置としての機能はもとより、入力装置として
の機能をも同時に果たすことができるので、大画面化が
可能となる。
子（ＣＣＤ）や撮像素子等が挙げられるが、いずれの素
子においても、大型化はコスト面から困難であり、実用
化されていない。しかしながら、上述の実施例によれ
ば、表示装置としての機能はもとより、入力装置として
の機能をも同時に果たすことができるので、大画面化が
可能となる。
【００８８】図８は本発明に係るアクティブマトリクス
入出力装置を液晶表示装置に適用した場合の第４の実施
例の回路図である。
入出力装置を液晶表示装置に適用した場合の第４の実施
例の回路図である。
【００８９】同図に示すように、この実施例の液晶表示
装置では、ゲートバスラインＸ1 〜Ｘm とソースバスラ
インＹ1 〜Ｙn とが互いに直交するように配設されてい
る。
装置では、ゲートバスラインＸ1 〜Ｘm とソースバスラ
インＹ1 〜Ｙn とが互いに直交するように配設されてい
る。
【００９０】ゲートバスラインＸ1 〜Ｘm の一端はゲー
トドライバ131 にそれぞれ接続されており、ソースバス
ラインＹ1 〜Ｙn の一端はソースドライバ132 にそれぞ
れ接続されている。
トドライバ131 にそれぞれ接続されており、ソースバス
ラインＹ1 〜Ｙn の一端はソースドライバ132 にそれぞ
れ接続されている。
【００９１】ゲートバスラインＸ1 〜Ｘm の他端は、ゲ
ートドライバ131 から入力されたゲートバスラインＸ1
〜Ｘm を通る信号の変化を検出する検出回路134 を介し
てコントローラ133 にそれぞれ接続されている。ソース
バスラインＹ1 〜Ｙn の他端は、ソースドライバ132 か
ら入力されたソースバスラインＹ1 〜Ｙn を通る信号の
変化を検出する検出回路135 を介してコントローラ133
にそれぞれ接続されている。
ートドライバ131 から入力されたゲートバスラインＸ1
〜Ｘm を通る信号の変化を検出する検出回路134 を介し
てコントローラ133 にそれぞれ接続されている。ソース
バスラインＹ1 〜Ｙn の他端は、ソースドライバ132 か
ら入力されたソースバスラインＹ1 〜Ｙn を通る信号の
変化を検出する検出回路135 を介してコントローラ133
にそれぞれ接続されている。
【００９２】ゲートドライバ131 及びソースドライバ13
2 は、コントローラ133 にそれぞれ接続されている。
2 は、コントローラ133 にそれぞれ接続されている。
【００９３】液晶層136 を含んでいる絵素がマトリクス
状に配列されており、各絵素毎に、蓄積容量137 と光感
応素子であるａ−Ｓｉから成るＭＩＳダイオード139 と
が直列接続されており、この直列接続された蓄積容量13
7 及びＭＩＳダイオード139と、液晶層136 の電極との
並列回路が、絵素を駆動するためのａ−Ｓｉから成るＴ
ＦＴ138 に接続されている。
状に配列されており、各絵素毎に、蓄積容量137 と光感
応素子であるａ−Ｓｉから成るＭＩＳダイオード139 と
が直列接続されており、この直列接続された蓄積容量13
7 及びＭＩＳダイオード139と、液晶層136 の電極との
並列回路が、絵素を駆動するためのａ−Ｓｉから成るＴ
ＦＴ138 に接続されている。
【００９４】ＭＩＳダイオード139 は外部からのスポッ
ト状の光が照射されると、その内部において、入射光に
よる光キャリアの発生によって、内部電界を生ずる。そ
のため、走査信号によりＴＦＴ138 がオン及びオフされ
た状態において光がそれぞれ照射された絵素では、光電
流が流れることになり、ゲートバスラインＸ1 〜Ｘm及
びソースバスラインＹ1 〜Ｙn 上の信号が変化する。こ
の信号変化を各バスラインの出力端子から取り出して、
検出回路134 及び135 によってそれぞれ検出する。
ト状の光が照射されると、その内部において、入射光に
よる光キャリアの発生によって、内部電界を生ずる。そ
のため、走査信号によりＴＦＴ138 がオン及びオフされ
た状態において光がそれぞれ照射された絵素では、光電
流が流れることになり、ゲートバスラインＸ1 〜Ｘm及
びソースバスラインＹ1 〜Ｙn 上の信号が変化する。こ
の信号変化を各バスラインの出力端子から取り出して、
検出回路134 及び135 によってそれぞれ検出する。
【００９５】尚、この実施例では、光照射によって蓄積
容量137 がＴＦＴ138 の負荷として接続されることにな
るため、ソース又はゲートの入力信号自体が、バスライ
ン負荷（容量）の増加により、なまってしまう可能性が
ある。これを回避するため、検出回路134 及び135 をゲ
ートドライバ131 及びソースドライバ132 の入力側にそ
れぞれ接続する構成としてもよい。
容量137 がＴＦＴ138 の負荷として接続されることにな
るため、ソース又はゲートの入力信号自体が、バスライ
ン負荷（容量）の増加により、なまってしまう可能性が
ある。これを回避するため、検出回路134 及び135 をゲ
ートドライバ131 及びソースドライバ132 の入力側にそ
れぞれ接続する構成としてもよい。
【００９６】液晶層136 を含んでいる絵素は本発明の複
数の絵素の一実施例である。検出回路134 及び135 は本
発明の検出手段の一実施例である。蓄積容量137 は本発
明の蓄積容量の一実施例である。ＴＦＴ138 は本発明の
駆動素子の一実施例である。ＭＩＳダイオード139 は本
発明の光感応素子の一実施例である。ゲートバスライン
Ｘ1 〜Ｘm は本発明の複数の走査線の一実施例である。
ソースバスラインＹ1〜Ｙn は本発明の複数の信号線の
一実施例である。
数の絵素の一実施例である。検出回路134 及び135 は本
発明の検出手段の一実施例である。蓄積容量137 は本発
明の蓄積容量の一実施例である。ＴＦＴ138 は本発明の
駆動素子の一実施例である。ＭＩＳダイオード139 は本
発明の光感応素子の一実施例である。ゲートバスライン
Ｘ1 〜Ｘm は本発明の複数の走査線の一実施例である。
ソースバスラインＹ1〜Ｙn は本発明の複数の信号線の
一実施例である。
【００９７】図９は本発明に係るアクティブマトリクス
入出力装置に含まれている光感応素子の構成を説明する
ための基板平面図である。
入出力装置に含まれている光感応素子の構成を説明する
ための基板平面図である。
【００９８】同図において、参照符号141 及び142 は互
いに直交しているゲートバスライン及びソースバスライ
ンである。参照符号143 は蓄積容量である。絵素電極14
4 はＴＦＴ145 を介してソースバスライン142 に接続さ
れており、マトリクス状に配設されている。ＴＦＴ145
にはゲート電極146 が設けられている。
いに直交しているゲートバスライン及びソースバスライ
ンである。参照符号143 は蓄積容量である。絵素電極14
4 はＴＦＴ145 を介してソースバスライン142 に接続さ
れており、マトリクス状に配設されている。ＴＦＴ145
にはゲート電極146 が設けられている。
【００９９】光感応素子147 はａ−Ｓｉから成る半導体
層148 及びａ−Ｓｉ（ｎ＋）層149を含んでいる。光感
応素子147 はＴＦＴ145 に用いられているわずかにｎ型
の半導体であるａ−Ｓｉと同様にＭＩＳダイオードの半
導体層として用いているため、ＴＦＴ145 と同時に形成
することが可能である。光感応素子147 は光感度を得る
ために、ソース／ドレイン電極である金属層を含んでお
らず、電極としては、透明電極とｎ型にリン（Ｐ）をド
ーピングしたａ−Ｓｉ（ｎ＋）層とが用いられている。
層148 及びａ−Ｓｉ（ｎ＋）層149を含んでいる。光感
応素子147 はＴＦＴ145 に用いられているわずかにｎ型
の半導体であるａ−Ｓｉと同様にＭＩＳダイオードの半
導体層として用いているため、ＴＦＴ145 と同時に形成
することが可能である。光感応素子147 は光感度を得る
ために、ソース／ドレイン電極である金属層を含んでお
らず、電極としては、透明電極とｎ型にリン（Ｐ）をド
ーピングしたａ−Ｓｉ（ｎ＋）層とが用いられている。
【０１００】図１０は本発明に係るアクティブマトリク
ス入出力装置の構成を示す図９のＤ−Ｄ線断面図であ
る。
ス入出力装置の構成を示す図９のＤ−Ｄ線断面図であ
る。
【０１０１】同図に示すように、この実施例のアクティ
ブマトリクス入出力装置は、ガラス基板151 及び152 、
ゲート電極153 、Ｔａ2 Ｏ5 から成るゲート絶縁膜154
、ＳｉＮx から成るゲート絶縁膜155 、ａ−Ｓｉから
成る半導体層156 、透明電極157 、158 及び165 、ａ−
Ｓｉ（ｎ＋）層159 及び161 、ＳｉＮx から成る保護膜
160 、配向膜162 及び166 、カラーフィルタ163 、ブラ
ックストライプ層164 、液晶層167 、並びに入射光用の
穴168 を備えている。
ブマトリクス入出力装置は、ガラス基板151 及び152 、
ゲート電極153 、Ｔａ2 Ｏ5 から成るゲート絶縁膜154
、ＳｉＮx から成るゲート絶縁膜155 、ａ−Ｓｉから
成る半導体層156 、透明電極157 、158 及び165 、ａ−
Ｓｉ（ｎ＋）層159 及び161 、ＳｉＮx から成る保護膜
160 、配向膜162 及び166 、カラーフィルタ163 、ブラ
ックストライプ層164 、液晶層167 、並びに入射光用の
穴168 を備えている。
【０１０２】透明なガラス基板151 上に形成されたゲー
ト電極153 はＴａから成っており、ゲート電極153 の表
面には、陽極酸化法により酸化されたＴａ2 Ｏ5 から成
るゲート絶縁膜154 がそれぞれ形成されている。
ト電極153 はＴａから成っており、ゲート電極153 の表
面には、陽極酸化法により酸化されたＴａ2 Ｏ5 から成
るゲート絶縁膜154 がそれぞれ形成されている。
【０１０３】ガラス基板151 及びゲート絶縁膜154 上に
は、プラズマＣＶＤ法によりＳｉＮx から成るゲート絶
縁膜155 が形成されており、ゲート絶縁膜155 はゲート
絶縁膜154 と共に、２層ゲート絶縁膜を形成している。
は、プラズマＣＶＤ法によりＳｉＮx から成るゲート絶
縁膜155 が形成されており、ゲート絶縁膜155 はゲート
絶縁膜154 と共に、２層ゲート絶縁膜を形成している。
【０１０４】光感応素子170 の部分のゲート絶縁膜155
上には、ａ−Ｓｉから成る半導体層156 がプラズマＣＶ
Ｄ法により形成されている。
上には、ａ−Ｓｉから成る半導体層156 がプラズマＣＶ
Ｄ法により形成されている。
【０１０５】絵素電極171 の部分のゲート絶縁膜155 上
には、ＩＴＯから成る透明電極157が形成されている。
には、ＩＴＯから成る透明電極157が形成されている。
【０１０６】蓄積容量172 の部分のゲート絶縁膜155 上
には、ＩＴＯから成る透明電極158が形成されている。
には、ＩＴＯから成る透明電極158が形成されている。
【０１０７】ゲート絶縁膜155 と半導体層156 とが積層
されている部分の上には、ａ−Ｓｉ（ｎ＋）層159 が形
成されており、透明電極157 は絵素電極171 の部分から
ａ−Ｓｉ（ｎ＋）層159 の上まで延びている。
されている部分の上には、ａ−Ｓｉ（ｎ＋）層159 が形
成されており、透明電極157 は絵素電極171 の部分から
ａ−Ｓｉ（ｎ＋）層159 の上まで延びている。
【０１０８】透明電極157 及び半導体層156 の上には、
ＳｉＮx から成る保護膜160 が形成されている。
ＳｉＮx から成る保護膜160 が形成されている。
【０１０９】半導体層156 と透明電極158 との間には、
ａ−Ｓｉ（ｎ＋）層161 が形成されている。
ａ−Ｓｉ（ｎ＋）層161 が形成されている。
【０１１０】蓄積容量172 の部分の透明電極158 上に
は、配向膜162 が形成れている。
は、配向膜162 が形成れている。
【０１１１】ガラス基板151 に対向する側には、透明な
ガラス基板上152 に、カラーフィルタ163 、光遮蔽層と
しての役割を果たすＣｒから成るブラックストライプ層
164、及びＩＴＯから成る透明電極165 が形成されてい
る。
ガラス基板上152 に、カラーフィルタ163 、光遮蔽層と
しての役割を果たすＣｒから成るブラックストライプ層
164、及びＩＴＯから成る透明電極165 が形成されてい
る。
【０１１２】ＴＦＴが形成されているガラス基板151
側、及び対向電極である透明電極165が形成されている
ガラス基板152 側のいずれにも、配向膜162 及び166 が
それぞれ形成されており、両基板の間に液晶が注入さ
れ、シール樹脂で封止されることにより、液晶層167 が
形成されている。
側、及び対向電極である透明電極165が形成されている
ガラス基板152 側のいずれにも、配向膜162 及び166 が
それぞれ形成されており、両基板の間に液晶が注入さ
れ、シール樹脂で封止されることにより、液晶層167 が
形成されている。
【０１１３】ブラックストライプ164 の光感応素子170
に対向する部分には、光を透過させるための穴168 が設
けられている。
に対向する部分には、光を透過させるための穴168 が設
けられている。
【０１１４】尚、この実施例では、アクティブ素子とし
て、ａ−ＳｉＴＦＴを用いたが、この他にポリシリコン
ＴＦＴ、結晶シリコンＴＦＴ、ＣｄＳｅ等の化合物半導
体を用いたＴＦＴ、ダイオード、ＰＩＮａ−Ｓｉダイオ
ードを用いても同様の入出力装置を実現することができ
る。
て、ａ−ＳｉＴＦＴを用いたが、この他にポリシリコン
ＴＦＴ、結晶シリコンＴＦＴ、ＣｄＳｅ等の化合物半導
体を用いたＴＦＴ、ダイオード、ＰＩＮａ−Ｓｉダイオ
ードを用いても同様の入出力装置を実現することができ
る。
【０１１５】従って、上述のアクティブマトリクス入出
力装置の実施例によれば、表示装置としての機能はもと
より、入力装置としての機能をも果たすことが可能とな
る。
力装置の実施例によれば、表示装置としての機能はもと
より、入力装置としての機能をも果たすことが可能とな
る。
【０１１６】又、従来の受光素子としては、ＣＣＤや撮
像素子等が挙げられるが、いずれの素子においても、大
型化はコスト面から困難であり、実用化されていない。
しかしながら、上述の実施例によれば、表示装置として
の機能はもとより、入力装置としての機能をも同時に果
たすことができるので、大画面化が可能となる。
像素子等が挙げられるが、いずれの素子においても、大
型化はコスト面から困難であり、実用化されていない。
しかしながら、上述の実施例によれば、表示装置として
の機能はもとより、入力装置としての機能をも同時に果
たすことができるので、大画面化が可能となる。
【０１１７】
【発明の効果】以上説明したように、本発明は、それぞ
れが電極を有する複数の絵素と、複数の絵素を駆動する
ための駆動素子と、行又は列方向に配設されている複数
の信号線と、複数の信号線と交差して配設されている複
数の走査線と、複数の信号線及び複数の走査線に接続さ
れており外部からの光を電気信号に変換する光感応素子
と、複数の信号線及び複数の走査線を通る信号の変化を
検出するための検出手段とを備え、検出手段は、検出し
た複数の信号線及び複数の走査線を通る信号の変化に基
づいて求めた補正信号を複数の信号線及び複数の走査線
へフィードバックするフィードバック手段を含んでいる
ので、従って、光照射によるバスラインを通る信号の乱
れを補正し、表示装置としての機能はもとより、入力装
置としての機能をも果たすことが可能となる。
れが電極を有する複数の絵素と、複数の絵素を駆動する
ための駆動素子と、行又は列方向に配設されている複数
の信号線と、複数の信号線と交差して配設されている複
数の走査線と、複数の信号線及び複数の走査線に接続さ
れており外部からの光を電気信号に変換する光感応素子
と、複数の信号線及び複数の走査線を通る信号の変化を
検出するための検出手段とを備え、検出手段は、検出し
た複数の信号線及び複数の走査線を通る信号の変化に基
づいて求めた補正信号を複数の信号線及び複数の走査線
へフィードバックするフィードバック手段を含んでいる
ので、従って、光照射によるバスラインを通る信号の乱
れを補正し、表示装置としての機能はもとより、入力装
置としての機能をも果たすことが可能となる。
【図１】本発明に係るアクティブマトリクス入出力装置
を液晶表示装置に適用した場合の第１の実施例の回路図
である。
を液晶表示装置に適用した場合の第１の実施例の回路図
である。
【図２】本発明に係るアクティブマトリクス入出力装置
に含まれている光感応素子の構成を説明するための基板
平面図である。
に含まれている光感応素子の構成を説明するための基板
平面図である。
【図３】本発明に係るアクティブマトリクス入出力装置
の構成を示す図２のＢ−Ｂ線断面図である。
の構成を示す図２のＢ−Ｂ線断面図である。
【図４】本発明に係るアクティブマトリクス入出力装置
を液晶表示装置に適用した場合の第２の実施例の回路図
である。
を液晶表示装置に適用した場合の第２の実施例の回路図
である。
【図５】本発明に係るアクティブマトリクス入出力装置
を液晶表示装置に適用した場合の第３の実施例の回路図
である。
を液晶表示装置に適用した場合の第３の実施例の回路図
である。
【図６】本発明に係るアクティブマトリクス入出力装置
に含まれている光感応素子の構成を説明するための基板
平面図である。
に含まれている光感応素子の構成を説明するための基板
平面図である。
【図７】本発明に係るアクティブマトリクス入出力装置
の構成を示す図６のＣ−Ｃ線断面図である。
の構成を示す図６のＣ−Ｃ線断面図である。
【図８】本発明に係るアクティブマトリクス入出力装置
を液晶表示装置に適用した場合の第４の実施例の回路図
である。
を液晶表示装置に適用した場合の第４の実施例の回路図
である。
【図９】本発明に係るアクティブマトリクス入出力装置
に含まれている光感応素子の構成を説明するための基板
平面図である。
に含まれている光感応素子の構成を説明するための基板
平面図である。
【図１０】本発明に係るアクティブマトリクス入出力装
置の構成を示す図９のＤ−Ｄ線断面図である。
置の構成を示す図９のＤ−Ｄ線断面図である。
【図１１】従来のアクティブマトリクス表示装置の回路
図である。
図である。
【図１２】図１１のアクティブマトリクス表示装置の基
板平面図である。
板平面図である。
【図１３】図１２のＡ−Ａ線断面図である。
11、61、81、131 ゲートドライバ 12、62、82、132 ソースドライバ 13、63、83、133 コントローラ 14、15、64、65、84、85、134 、135 検出回路 16、47、68、86、116 、136 、167 液晶層 17、29、69、87、99、137 、143 、172 蓄積容量 18、25、70、88、95、138 、145 ＴＦＴ 19、71、89、139 ＭＩＳダイオード 21、92、142 、Ｙ1 〜Ｙn ソースバスライン 22、56、91、141 、Ｘ1 〜Ｘm ゲートバスライン 23、93 蓄積容量用ライン 24、39、94、144 、171 絵素電極 26、32、103 、146 、153 ゲート電極 27 ドレイン電極 28、98、120 、147 、170 光感応素子 31、42、101 、102 、151 、152 ガラス基板 33、34、55、104 、107 、154 、155 ゲート絶縁膜 35、51、106 、148 、156 半導体層 36、96 ソース／ドレイン電極 37、53、108 、149 、159 、161 ａ−Ｓｉ（ｎ＋）層 38、58 ＳｉＮx 層 40、46、114 、115 、162 、166 配向膜 41、57、105 、160 保護膜 43、163 カラーフィルタ 44、59、112 、164 ブラックストライプ層 45、109 、113 、157 、158 、165 透明電極 60、117 、168 穴 66 カウンタ回路 67 フィードバック回路 110 ソース電極 111 ＩＴＯ電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 氏政 仁志 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 宮後 誠 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 中沢 清 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 片上 正幸 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 桜井 猛久 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 川合 勝博 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 昭56−85792（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G02F 1/133 G02F 1/136 G09G 3/36 G06F 3/033
Claims (4)
- 【請求項１】 それぞれが電極を有する複数の絵素と、
該複数の絵素を駆動するための駆動素子と、行又は列方
向に配設されている複数の信号線と、該複数の信号線と
交差して配設されている複数の走査線と、前記複数の信
号線及び前記複数の走査線に接続されており外部からの
光を電気信号に変換する光感応素子と、前記複数の信号
線及び前記複数の走査線を通る信号の変化を検出するた
めの検出手段とを備えたアクティブマトリクス入出力装
置であって、前記検出手段は、検出した前記複数の信号
線及び前記複数の走査線を通る信号の変化に基づいて求
めた補正信号を前記複数の信号線及び前記複数の走査線
へフィードバックするフィードバック手段を含んでいる
ことを特徴とするアクティブマトリクス入出力装置。 - 【請求項２】 前記検出手段は前記複数の絵素の位置を
検出する位置検出手段を含んでいることを特徴とする請
求項１に記載のアクティブマトリクス入出力装置。 - 【請求項３】 前記光感応素子は前記駆動素子と並列に
前記複数の絵素の電極に接続されていることを特徴とす
る請求項１に記載のアクティブマトリクス入出力装置。 - 【請求項４】 前記複数の絵素の電極と並列に光感応素
子を介して前記駆動素子に接続されている蓄積容量を備
えていることを特徴とする請求項１に記載のアクティブ
マトリクス入出力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7693992A JP2788818B2 (ja) | 1992-03-31 | 1992-03-31 | アクティブマトリクス入出力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7693992A JP2788818B2 (ja) | 1992-03-31 | 1992-03-31 | アクティブマトリクス入出力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05281516A JPH05281516A (ja) | 1993-10-29 |
| JP2788818B2 true JP2788818B2 (ja) | 1998-08-20 |
Family
ID=13619715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7693992A Expired - Lifetime JP2788818B2 (ja) | 1992-03-31 | 1992-03-31 | アクティブマトリクス入出力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2788818B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9611742B2 (en) | 2011-02-24 | 2017-04-04 | Mitsubishi Heavy Industries, Ltd. | Impeller, rotor comprising same, and impeller manufacturing method |
| US9664055B2 (en) | 2011-12-26 | 2017-05-30 | Mitsubishi Industries, Ltd. | Impeller and rotary machine provided with the same |
| US9903385B2 (en) | 2011-08-29 | 2018-02-27 | Mitsubishi Heavy Industries Compressor Corporation | Impeller, rotary machine including the same, and method for manufacturing impeller |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2066074C1 (ru) * | 1992-12-30 | 1996-08-27 | Малое научно-производственное предприятие "ЭЛО" | Активная отображающая матрица для жидкокристаллических экранов |
| JP2002202759A (ja) * | 2000-12-27 | 2002-07-19 | Fujitsu Ltd | 液晶表示装置 |
| KR100500691B1 (ko) * | 2002-03-12 | 2005-07-12 | 비오이 하이디스 테크놀로지 주식회사 | 화상 표시 모드와 지문 인식 모드를 모두 수행하는 액정디스플레이 장치 |
| KR100713887B1 (ko) * | 2004-10-08 | 2007-05-07 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치 및 그 어레이 테스트 방법 |
| KR101160837B1 (ko) * | 2005-10-26 | 2012-06-29 | 삼성전자주식회사 | 접촉 감지 기능이 있는 표시 장치 |
| KR101152136B1 (ko) | 2005-10-26 | 2012-06-15 | 삼성전자주식회사 | 접촉 감지 기능이 있는 표시 장치 |
| JP5369375B2 (ja) * | 2006-12-27 | 2013-12-18 | セイコーエプソン株式会社 | 表示装置及び電子ペーパー |
| JP5391519B2 (ja) | 2007-02-06 | 2014-01-15 | 三菱電機株式会社 | 画像表示装置 |
| JP5012162B2 (ja) | 2007-04-17 | 2012-08-29 | セイコーエプソン株式会社 | 電気泳動表示装置及び電子機器 |
| JP6727952B2 (ja) * | 2016-06-24 | 2020-07-22 | 株式会社ジャパンディスプレイ | 表示装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5685792A (en) * | 1979-12-14 | 1981-07-13 | Citizen Watch Co Ltd | Liquid crystal display unit |
-
1992
- 1992-03-31 JP JP7693992A patent/JP2788818B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9611742B2 (en) | 2011-02-24 | 2017-04-04 | Mitsubishi Heavy Industries, Ltd. | Impeller, rotor comprising same, and impeller manufacturing method |
| US9903385B2 (en) | 2011-08-29 | 2018-02-27 | Mitsubishi Heavy Industries Compressor Corporation | Impeller, rotary machine including the same, and method for manufacturing impeller |
| US9664055B2 (en) | 2011-12-26 | 2017-05-30 | Mitsubishi Industries, Ltd. | Impeller and rotary machine provided with the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05281516A (ja) | 1993-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2613015B2 (ja) | 液晶表示装置 | |
| KR100403932B1 (ko) | 액티브 매트릭스 기판, 그 제조방법 및 그 기판을 이용한 이미지 센서 | |
| JP4483235B2 (ja) | トランジスタアレイ基板の製造方法及びトランジスタアレイ基板 | |
| EP0555100B1 (en) | An active matrix liquid crystal display | |
| KR100895016B1 (ko) | 횡전계방식 액정 표시 소자 및 그 제조방법 | |
| JP7370375B2 (ja) | 表示装置及び半導体装置 | |
| JP2788818B2 (ja) | アクティブマトリクス入出力装置 | |
| JPH1010548A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP2004302465A (ja) | 液晶表示装置及びこれの製造方法 | |
| US20120320307A1 (en) | Active matrix substrate, glass substrate, liquid crystal panel and liquid crystal display device | |
| US11550195B2 (en) | Display device and semiconductor device | |
| US5604358A (en) | Device of thin film transistor liquid crystal display | |
| JPH04335617A (ja) | アクティブマトリクス基板 | |
| JP5502293B2 (ja) | 液晶表示装置 | |
| JP2702294B2 (ja) | アクティブマトリクス基板 | |
| JP3423380B2 (ja) | 液晶表示装置 | |
| JP2000284723A (ja) | 表示装置 | |
| JP2001092378A (ja) | アクティブマトリクス基板 | |
| US20070196981A1 (en) | Active matrix type liquid crystal display device | |
| JP4347366B2 (ja) | アクティブマトリクス型カラー液晶表示装置 | |
| JP3367821B2 (ja) | アクティブマトリクス基板 | |
| JP2000267594A (ja) | 表示装置 | |
| JP2859051B2 (ja) | 液晶表示装置 | |
| JPH06160900A (ja) | 液晶表示装置 | |
| US11156888B2 (en) | Active matrix substrate, in-cell touch panel liquid crystal display device provided with active matrix substrate, and manufacturing method of active matrix substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090605 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100605 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100605 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110605 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120605 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |