KR100713887B1 - 액정표시장치 및 그 어레이 테스트 방법 - Google Patents

액정표시장치 및 그 어레이 테스트 방법 Download PDF

Info

Publication number
KR100713887B1
KR100713887B1 KR1020040080317A KR20040080317A KR100713887B1 KR 100713887 B1 KR100713887 B1 KR 100713887B1 KR 1020040080317 A KR1020040080317 A KR 1020040080317A KR 20040080317 A KR20040080317 A KR 20040080317A KR 100713887 B1 KR100713887 B1 KR 100713887B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
gate
crystal display
gate lines
gate driver
Prior art date
Application number
KR1020040080317A
Other languages
English (en)
Other versions
KR20060031333A (ko
Inventor
유세종
김천홍
김현진
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1020040080317A priority Critical patent/KR100713887B1/ko
Publication of KR20060031333A publication Critical patent/KR20060031333A/ko
Application granted granted Critical
Publication of KR100713887B1 publication Critical patent/KR100713887B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 게이트 드라이버의 쉬프트 레지스터에 연결된 게이트 라인의 동작을 테스트할 수 있는 액정표시장치 및 그 어레이 테스트 방법에 관한 것이다. 본 발명에 따라, 게이트 구동장치 및 상기 게이트 구동장치의 쉬프트 레지스터에 연결된 다수의 게이트 라인을 구비하는 액정표시장치가 제공되며: 이 장치는, 상기 다수의 게이트 라인에 연결된 검출부를 구비하며, 상기 검출부는 상기 다수의 게이트 라인에 각각 대응하여 연결되며, 래치 형태로 연결된 한 쌍의 다이오드를 다수 구비한다. 본 발명에 따라, 게이트 구동장치에 연결된 다수의 게이트 라인을 구비하는 액정표시장치의 어레이를 테스트하기 위한 방법이 제공되며: 이 방법은, 상기 다수의 게이트 라인에 래치 형태로 연결된 한 쌍의 다이오드를 각각 연결하는 단계; 및 상기 게이트 구동장치에 입력신호를 인가하여 게이트 신호가 상기 다수의 게이트 라인에 순차적으로 인가되도록 하는 단계;를 포함한다.

Description

액정표시장치 및 그 어레이 테스트 방법{LCD and method for testing array thereof}
도 1은 종래의 액정표시장치를 설명하기 위한 블럭도.
도 2는 본 발명에 따른 액정표시장치를 설명하기 위한 블럭도.
도 3은 도 2에 도시한 본 발명에 따른 액정표시장치의 게이트 드라이버 및 액정 패널을 설명하기 위한 도면.
도 3 내지 도 6은 본 발명에 따른 액정표시장치의 어레이 테스트 파형도.
* 도면의 주요 부분에 대한 부호의 설명 *
110,210: 액정 패널 120,220: 게이트 드라이버
130,230: 데이터 드라이버 211: 검출부
212: 검출 라인 213: 출력 패드
221: 쉬프트 레지스터
본 발명은 액정표시장치 및 그 어레이 테스트 방법에 관한 것으로, 보다 상세하게는, 게이트 드라이버의 쉬프트 레지스터에 연결된 게이트 라인의 동작을 테 스트할 수 있는 액정표시장치 및 그 어레이 테스트 방법에 관한 것이다.
액정표시장치는 두 기판 사이에 개재된 액정에 전계를 인가하고, 이 전계의 세기를 조절하여 기판에 투과되는 빛의 양을 조절함으로써 사용자가 원하는 화상신호를 얻는다. 이를 위하여, 액정표시장치는, 액정 셀들이 매트릭스 형태로 배열되어 화상을 표시하는 액정 패널 및 상기 액정 패널을 구동하기 위한 구동장치를 구비한다. 상기 구동장치는, 액정 패널의 게이트 라인들을 구동하기 위한 게이트 드라이버, 데이터 라인들을 구동하기 위한 데이터 드라이버, 상기 게이트 드라이버 및 데이터 드라이버에 타이밍 제어신호와 화소 데이터를 공급하는 타이밍 제어부, 및 전원전압을 공급하는 전원부를 포함한다.
이하에서는 도 1을 참조하여 종래의 액정표시장치를 설명하기로 한다.
도 1은 종래의 액정표시장치를 간략히 도시한 블럭도이다.
도시한 바와 같이, 종래의 액정표시장치는, 액정 패널(110), 액정 패널(110)에 연결되는 게이트 드라이버(120)와 데이터 드라이버(130), 게이트 드라이버(120)와 데이터 드라이버(130)에 전압을 인가하는 전압 발생부(도시안됨), 및 이들을 제어하는 타이밍 제어부(도시안됨)를 구비한다. 상기 액정 패널(110)은 평행하게 배열되는 다수의 게이트 라인(G1,G2,…,Gm-1,Gm) 및 그 게이트 라인(G1,G2,…,Gm-1,Gm)과 교차하도록 배열되는 다수의 데이터 라인(D1,D2,D3,…,Dn)을 포함한다.
이렇게 매트릭스 형태로 배열되는 게이트 라인(G1,G2,…,Gm-1,Gm)과 데이터 라인(D1,D2,D3,…,Dn)에 의해 둘러싸인 영역에는 단위 화소가 형성되고, 각 단위 화소의 게이트 라인과 데이터 라인이 교차하는 부분에는 박막트랜지스터가 배치된 다. 상기 게이트 드라이버(120) 및 데이터 드라이버(130)에 연결된 게이트 라인 (G1,G2,…,Gm-1,Gm) 및 데이터 라인(D1,D2,D3, …,Dn)의 다른 일단은 플로팅 상태가 된다.
이와 같은 종래의 액정표시장치에 있어서, 상기 게이트 드라이버가 액정 패널 내부에 집적되는 경우, 종래의 방식으로는 액정표시장치의 어레이 테스트를 할 수 없게 된다. 그 결과, 종래의 액정 패널 내부에 게이트 드라이버를 집적한 액정표시장치는, 어레이를 테스트하지 않고, 모듈 점등 테스트를 통한 액정 셀의 테스트만을 수행하게 되므로, 액정표시장치의 신뢰성을 확보하기가 어렵게 된다.
따라서, 본 발명은 상기한 바와 같은 선행 기술에 따른 액정표시장치에 내재되었던 문제점을 해결하기 위해 창작된 것으로, 본 발명의 목적은, 게이트 드라이버를 액정 패널 내부에 집적한 액정표시장치의 어레이에 대한 테스트를 효과적으로 수행함으로써 액정표시장치의 신뢰성을 확보할 수 있는 액정표시장치 및 그 어레이 테스트 방법을 제공함에 있다.
상기 목적을 달성하기 위하여, 본 발명의 일면에 따라, 게이트 구동장치 및 상기 게이트 구동장치의 쉬프트 레지스터에 연결된 다수의 게이트 라인을 구비하는 액정표시장치가 제공되며: 이 장치는, 상기 다수의 게이트 라인에 연결된 검출부를 구비하며, 상기 검출부는 상기 다수의 게이트 라인에 각각 대응하여 연결되며, 래치 형태로 연결된 한 쌍의 다이오드를 다수 구비하는 것을 특징으로 한다.
본 발명의 다른 일면에 따라, 게이트 구동장치에 연결된 다수의 게이트 라인을 구비하는 액정표시장치의 어레이를 테스트하기 위한 방법이 제공되며: 이 방법은, 상기 다수의 게이트 라인에 래치 형태로 연결된 한 쌍의 다이오드를 각각 연결하는 단계; 및 상기 게이트 구동장치에 입력신호를 인가하여 게이트 신호가 상기 다수의 게이트 라인에 순차적으로 인가되도록 하는 단계;를 포함하는 것을 특징으로 한다.
(실시예)
이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시장치 및 그 어레이 테스트 방법을 상술하기로 한다.
도 2는 본 발명에 따른 액정표시장치를 간략히 도시한 블럭도이다.
도시한 바와 같이, 본 발명에 따른 액정표시장치는 액정 패널(210), 액정 패널(210)에 연결되는 게이트 드라이버(220)와 데이터 드라이버(230), 게이트 드라이버(220)와 데이터 드라이버(230)에 전압을 인가하는 전압 발생부(도시안됨), 및 이들을 제어하는 타이밍 제어부(도시안됨)를 구비한다. 상기 액정 패널(210)은 평행하게 배열되는 다수의 게이트 라인(G1,G2,…,Gm-1,Gm) 및 그 게이트 라인(G1,G2,…,Gm-1,Gm)과 교차하도록 배열되는 다수의 데이터 라인(D1,D2,D3,…,Dn)을 포함한다.
이렇게 매트릭스 형태로 배열되는 게이트 라인(G1,G2,…,Gm-1,Gm)과 데이터 라인(D1,D2,D3,…,Dn)에 의해 둘러싸인 영역에는 단위 화소가 형성되고, 각 단위 화소의 게이트 라인과 데이터 라인이 교차하는 부분에는 박막트랜지스터가 배치된 다. 상기 게이트 드라이버(220)에 연결되는 게이트 라인(G1,G2,…,Gm-1,Gm)의 다른 일단에는 검출부(211)가 구비되며, 데이터 드라이버(230)에 연결되는 데이터 라인(D1,D2,D3,…,Dn)의 다른 일단은 플로팅 상태가 된다.
도 3은, 도 2에 도시한 본 발명에 따른 액정표시장치에 있어서, 게이트 라인 (G1,G2,…,Gm-1,Gm)에 연결되는 게이트 드라이버(220) 및 검출부(211)를 도시한 도면이다.
도시한 바와 같이, 본 발명에 따른 액정표시장치의 게이트 드라이버는 쉬프트 레지스터(221)를 구비하며, 쉬프트 레지스터(221)는 체인 형태로 연결되는 다수의 스테이지(ST1,ST2,…,STm-1,STm,STm+1)를 포함한다. 또한, 본 발명에 따른 액정표시장치의 검출부(211)는 래치 형태로 연결된 다수의 쌍을 이루는 다이오드(D1, D2)를 구비하며, 다수의 다이오드(D1,D2) 쌍은 출력 패드(213)와 연결되는 하나의 검출 라인(212)에 공통으로 연결된다. 각 스테이지(ST1,ST2,…,STm-1,STm,STm+1)는 게이트 라인(G1,G2,…,Gm-1,Gm)에 각각 대응하여 연결되며, 각각의 게이트 라인 (G1,G2,…,Gm-1,Gm)은 한 쌍의 다이오드(D1,D2)와 연결된다.
이와 같은 본 발명에 따른 액정표시장치에 있어서, 그 어레이를 테스트할 경우, 쉬프트 레지스터(221)에 게이트 신호 인가 시작을 나타내는 입력신호(IN)를 인가하면, 상기 쉬프트 레지스터(221)의 각 스테이지(ST1,ST2,…,STm-1,STm)는 순차적으로 게이트 라인(G1,G2,…,Gm-1,Gm)에 게이트 신호를 인가한다. 이 때, 각 게이트 라인(G1,G2,…,Gm-1,Gm)에 연결된 한 쌍의 다이오드(D1,D2)에 의해 각 게이트 라인(G1,G2,…,Gm-1,Gm)에 인가되는 게이트 신호(GV1,GV2,…,GVm-1,GVm)가 검출되 며, 출력 패드(213)를 통해 검출된 상기 게이트 신호(GV1,GV2,…,GVm-1,GVm)를 모니터함으로써 본 발명에 따라 액정표시장치의 어레이를 테스트할 수 있게 된다.
이하, 본 발명에 따른 액정표시장치의 어레이에 대한 테스트 방법을 도 4 내지 도 7을 참조하여 상술하기로 한다.
도 4 내지 도 7은, 액정표시장치의 게이트 드라이버에 구비된 쉬프트 레지스터에 입력신호(IN)가 인가됨에 따라, 쉬프트 레지스터에 구비된 10개의 스테이지 (ST1,ST2,…,ST9,ST10)가 10개의 게이트 라인(G1,G2,…,G9,G10)에 인가하는 출력신호(GV1,GV2,…,GV9,GV10), 및 검출부의 출력 패드를 통해 모니터되는 검출신호 (GD1,GD2,…,GD9,GD10)를 도시한, 파형도들이다.
도 4는 액정표시장치의 어레이가 정상인 경우의 테스트 파형도이다.
도시한 바와 같이, 액정표시장치의 어레이가 정상인 경우, 입력신호(IN)가 쉬프트 레지스터에 인가되면, 각 스테이지(ST1,ST2,…,ST9,ST10)의 출력신호(GV1, GV2,…,GV9)는 동일한 주기를 갖는 일정 레벨의 펄스신호로 출력된다. 또한, 마지막 10번째 스테이지(ST10)는 자신의 출력신호(GV10)를 리셋신호로 수신하여 동작하므로, 10번째 스테이지(ST10)의 출력신호(GV10)는 일정 레벨의 펄스신호로 출력되지 않는다. 이 때, 검출부의 출력 패드를 통해 모니터되는 검출신호(GD1,GD2,…, GD9)는 10번째 게이트 라인(G10)의 검출신호(GD10)를 제외하고 모두 동일한 주기를 갖는 일정 레벨의 펄스신호로 출력된다.
도 5 내지 도 7은 액정표시장치의 어레이가 불량인 경우의 테스트 파형도들이다.
도 5는, 액정표시장치의 어레이에 있어서, 쉬프트 레지스터의 4번째 스테이지(ST4) 및 그 게이트 라인(G4)이 오픈되며 8번째 게이트 라인(G8)이 쇼트된 경우의, 테스트 파형도이다.
도시한 바와 같이, 액정표시장치의 어레이에 있어서, 쉬프트 레지스터의 4번째 스테이지(ST4) 및 그 게이트 라인(G4)이 오픈된 경우, 출력 패드를 통해 모니터되는 검출신호(GD1,GD2,…,GD9,GD10) 중 4번째 게이트 라인(G4)의 검출신호(GD4)가 출력되지 않는다. 또한, 8번째 게이트 라인(G8)이 쇼트된 경우, 8번째 스테이지 (ST8)의 출력신호(GV8)는 출력되지 않으며, 7번째 스테이지(ST7) 및 9번째 스테이지(ST9)의 출력신호(GV7,GV9)는 일정 레벨의 펄스신호로 출력되지 않는다. 아울러, 상기 두 출력신호(GV7,GV9)는 동시에 출력된다. 이 때, 7번째 게이트 라인의 검출신호(GD7)는 정상인 게이트 라인(G1,G2,G3,G5,G6)의 검출신호(GD1,GD2,GD3, GD5,GD6)와 비교하여 절반의 진폭을 갖는 펄스신호로 출력된다. 아울러, 8번째 게이트 라인(G8)의 검출신호(GD8)는 출력되지 않으며, 9번째 게이트 라인(G9)의 검출신호(GD9)는 일정 레벨의 펄스신호로 출력되지 않는다.
도 6은, 액졍표시장치의 어레이에 있어서, 쉬프트 레지스터의 5번째 스테이지(ST5)의 출력단자가 오픈된 경우의 테스트 파형도이다.
도시한 바와 같이, 액정표시장치의 어레이에 있어서, 쉬프트 레지스터에 구비된 5번째 스테이지(ST5)의 출력단자가 오픈된 경우, 5번째 스테이지(ST5)의 출력신호(GV5)는 출력되지 않으며, 따라서, 그 이후 모든 스테이지(ST6,…,ST9,ST10)의 출력신호(GV6,…GV9,GV10)는 출력되지 않는다. 또한, 5번째 게이트 라인(G5)을 포 함한 그 이후 모든 게이트 라인(G5,G6,…G9,G10)의 검출신호(GD5,GD6,…,GD9,GD10)도 출력되지 않는다. 다만, 4번째 스테이지(ST4)가 반복 동작하여 4번째 스테이지 (ST4)의 출력신호(GV4)와 4번째 게이트 라인(G4)의 검출신호(GD4)가 반복적으로 출력된다.
도 7은, 액정표시장치의 어레이에 있어서, 쉬프트 레지스터의 3번째 스테이지(ST3)에 리셋신호를 수신하는 입력단자가 오픈된 경우의 테스트 파형도이다.
도시한 바와 같이, 액졍표시장치의 어레이에 있어서, 쉬프트 레지스터의 3번째 스테이지(ST3)에 리셋신호를 수신하는 입력단자가 오픈된 경우, 3번째 스테이지 (ST3)의 출력신호(GV3)는 일정 레벨의 펄스신호로 출력되지 않으며, 3번째 게이트 라인(G3)의 검출신호(GVD3) 또한 일정 레벨의 펄스신호로 출력되지 않는다.
이와 같이 본 발명에 따른 액정표시장치 및 그 어레이 테스트 방업은, 종래의 그것과는 달리, 검출부를 구비함으로써 액정표시장치의 어레이 테스트를 수행할 수 있다. 상기 실시예에서는, 검출부가 게이트 라인의 다른 일단과 연결되도록 게이트 드라이버의 타측 액정 패널에 구비되는 것으로 설명하였지만, 상기 검출부가 게이트 드라이버와 게이트 라인 사이의 액정 패널에 구비되거나, 액정 패널의 내부가 아닌 외부에 구비될 수도 있다.
본 발명은 상기한 바와 같은 구성에 따라, 다수의 게이트 라인과 연결되는 검출부가 구비됨으로써 액정표시장치의 어레이를 테스트할 수 있으며, 그 결과, 액정표시장치의 신뢰성을 확보할 수 있다.
본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다.

Claims (5)

  1. 게이트 구동장치 및 상기 게이트 구동장치의 쉬프트 레지스터에 연결된 다수의 게이트 라인을 구비하는 액정표시장치에 있어서,
    상기 다수의 게이트 라인에 연결된 검출부를 구비하며,
    상기 검출부는 상기 다수의 게이트 라인에 각각 대응하여 연결되며, 래치 형태로 연결된 한 쌍의 다이오드를 다수 구비하는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 다수의 쌍을 이루는 다이오드는 하나의 검출 라인에 공통으로 연결되는 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서,
    상기 다이오드는, 게이트 단자 및 드레인 단자가 공통으로 연결되는 트래지스터를 구비하는 것을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서,
    상기 검출부는, 상기 게이트 구동장치의 타측에 구비되거나, 또는 상기 게이트 구동장치와 게이트 라인 사이에 구비되는 것을 특징으로 하는 액정표시장치.
  5. 게이트 구동장치에 연결된 다수의 게이트 라인을 구비하는 액정표시장치의 어레이를 테스트하기 위한 방법에 있어서,
    상기 다수의 게이트 라인에 래치 형태로 연결된 한 쌍의 다이오드를 각각 연결하는 단계; 및
    상기 게이트 구동장치에 입력신호를 인가하여 게이트 신호가 상기 다수의 게이트 라인에 순차적으로 인가되도록 하는 단계;를 포함하는 것을 특징으로 하는 액정표시장치의 어레이 테스트 방법.
KR1020040080317A 2004-10-08 2004-10-08 액정표시장치 및 그 어레이 테스트 방법 KR100713887B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040080317A KR100713887B1 (ko) 2004-10-08 2004-10-08 액정표시장치 및 그 어레이 테스트 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040080317A KR100713887B1 (ko) 2004-10-08 2004-10-08 액정표시장치 및 그 어레이 테스트 방법

Publications (2)

Publication Number Publication Date
KR20060031333A KR20060031333A (ko) 2006-04-12
KR100713887B1 true KR100713887B1 (ko) 2007-05-07

Family

ID=37141123

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040080317A KR100713887B1 (ko) 2004-10-08 2004-10-08 액정표시장치 및 그 어레이 테스트 방법

Country Status (1)

Country Link
KR (1) KR100713887B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102312291B1 (ko) 2015-02-24 2021-10-15 삼성디스플레이 주식회사 표시장치 및 그의 검사방법
CN106782246B (zh) * 2017-01-05 2020-07-31 昆山国显光电有限公司 Gip信号测试电路、gip信号测试方法和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05281516A (ja) * 1992-03-31 1993-10-29 Sharp Corp アクティブマトリクス入出力装置
JPH07199872A (ja) * 1993-12-29 1995-08-04 Casio Comput Co Ltd 液晶表示装置
KR19980040086A (ko) * 1996-11-29 1998-08-17 구자홍 액정표시장치
JP2002040075A (ja) 2000-07-18 2002-02-06 Nec Kagoshima Ltd アクティブマトリクス基板検査装置及びアクティブマトリクス基板の検査方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05281516A (ja) * 1992-03-31 1993-10-29 Sharp Corp アクティブマトリクス入出力装置
JPH07199872A (ja) * 1993-12-29 1995-08-04 Casio Comput Co Ltd 液晶表示装置
KR19980040086A (ko) * 1996-11-29 1998-08-17 구자홍 액정표시장치
JP2002040075A (ja) 2000-07-18 2002-02-06 Nec Kagoshima Ltd アクティブマトリクス基板検査装置及びアクティブマトリクス基板の検査方法

Also Published As

Publication number Publication date
KR20060031333A (ko) 2006-04-12

Similar Documents

Publication Publication Date Title
KR101253271B1 (ko) 표시 장치와 표시 장치 검사 시스템 및 이를 이용한 표시장치의 검사 방법
KR100951357B1 (ko) 액정 표시 장치
US7843208B2 (en) Display substrate and apparatus and method for testing display panel having the same
US7825361B2 (en) Light sensor test unit of testing a light sensor that senses an external light, method of testing light sensor using the same and display apparatus
US7622941B2 (en) Liquid crystal display panel and testing and manufacturing methods thereof
KR101502366B1 (ko) 액정 표시 장치 및 그 검사 방법
KR20070056248A (ko) 표시 기판과, 이의 검사 방법
US20170153522A1 (en) Baseplate circuit and display panel
US20100219853A1 (en) Method of Testing a Display Panel and Apparatus for Performing the Method
CN103995369A (zh) 阵列基板、显示面板及其测试方法
KR101269289B1 (ko) 액정표시장치
KR100713887B1 (ko) 액정표시장치 및 그 어레이 테스트 방법
KR101649220B1 (ko) 액정표시장치의 검사장치
KR101146526B1 (ko) 라인 온 글래스형 액정표시장치의 데이터 구동부 및 이를포함하는 액정표시장치
KR20040057692A (ko) 액정표시패널의 검사용 패드 구조
KR20110032328A (ko) 액정표시장치
KR20070071341A (ko) 액정표시장치 및 이의 테스트 방법
KR101616695B1 (ko) 평판 표시장치 및 그의 테스트 방법
KR100692691B1 (ko) 액정표시장치
KR20070063310A (ko) 신호 라인 검사 패드를 구비한 액정 표시 패널 및 이를포함한 액정 표시 장치
KR20060113089A (ko) 표시장치용 트랜지스터 어레이 기판
KR100299681B1 (ko) 액정표시장치
US20040061674A1 (en) Apparatus for applying OFF-state stress to P-MOS device
JP2005043205A (ja) フラットパネルディスプレイ用点灯エージング試験システム
KR100767732B1 (ko) 유기 전계 발광 디스플레이의 에이징 장치 및 그 설계 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130315

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140318

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160323

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170321

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190326

Year of fee payment: 13