JP2779425B2 - 直流オフセット除去装置 - Google Patents
直流オフセット除去装置Info
- Publication number
- JP2779425B2 JP2779425B2 JP63317798A JP31779888A JP2779425B2 JP 2779425 B2 JP2779425 B2 JP 2779425B2 JP 63317798 A JP63317798 A JP 63317798A JP 31779888 A JP31779888 A JP 31779888A JP 2779425 B2 JP2779425 B2 JP 2779425B2
- Authority
- JP
- Japan
- Prior art keywords
- offset
- signal
- identification
- circuit
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 「産業上の利用分野」 この発明は、ディジタル伝送回路の受信部において、
直流オフセット（以降、オフセットを呼ぶ）を除去する
装置に関するものである。
直流オフセット（以降、オフセットを呼ぶ）を除去する
装置に関するものである。
「従来の技術」 第３図は従来の技術を説明する図であって、ディジタ
ル伝送回路の受信部を示している。入力端子11よりの入
力信号は演算増幅器12で増幅され、その増幅出力はＳ＆
Ｈ（サンプルホールド）回路13でサンプルホールドさ
れ、そのホールド出力はA/D変換器14でディジタル信号
に変換され、そのディジタル信号は受信フィルタ15を通
じて線路等化回路16へ供給され、その等化出力は識別再
生回路17へ供給される。識別再生回路17の入力信号18と
識別再生信号19とが減算器21へ供給され、減算器21から
識別誤差信号22は適応制御回路23へ供給され、適応制御
回路23の出力により線路等化回路16が制御される。演算
増幅器12,S＆Ｈ回路13,A/D変換器14にそれぞれ可変抵抗
器24,25,26が接続されている。
ル伝送回路の受信部を示している。入力端子11よりの入
力信号は演算増幅器12で増幅され、その増幅出力はＳ＆
Ｈ（サンプルホールド）回路13でサンプルホールドさ
れ、そのホールド出力はA/D変換器14でディジタル信号
に変換され、そのディジタル信号は受信フィルタ15を通
じて線路等化回路16へ供給され、その等化出力は識別再
生回路17へ供給される。識別再生回路17の入力信号18と
識別再生信号19とが減算器21へ供給され、減算器21から
識別誤差信号22は適応制御回路23へ供給され、適応制御
回路23の出力により線路等化回路16が制御される。演算
増幅器12,S＆Ｈ回路13,A/D変換器14にそれぞれ可変抵抗
器24,25,26が接続されている。
この回路において、演算増幅器12,S＆Ｈ回路13,A/D変
換器14にオフセットがあると、識別再生回路17の入力信
号18にもオフセットが生じる。識別再生回路17のしきい
値は不動であるため、識別再生回路入力信号18にオフセ
ットが生じ、入力信号のレベルがシフトすると、識別余
裕が減少する。さらに、識別誤差信号22が正しく得られ
ないためにこれを制御信号としている線路等化回路16な
どが正常に動作せず、符号間干渉が大きくなりアイが劣
化する。そこで、演算増幅器12,S＆Ｈ回路13,A/D変換器
14に、オフセット調整用の可変抵抗器24,25,26を設け、
オフセットが減少するよう手動で調整を行っていた。
換器14にオフセットがあると、識別再生回路17の入力信
号18にもオフセットが生じる。識別再生回路17のしきい
値は不動であるため、識別再生回路入力信号18にオフセ
ットが生じ、入力信号のレベルがシフトすると、識別余
裕が減少する。さらに、識別誤差信号22が正しく得られ
ないためにこれを制御信号としている線路等化回路16な
どが正常に動作せず、符号間干渉が大きくなりアイが劣
化する。そこで、演算増幅器12,S＆Ｈ回路13,A/D変換器
14に、オフセット調整用の可変抵抗器24,25,26を設け、
オフセットが減少するよう手動で調整を行っていた。
しかし、手動で行うため、精度が高くできず、また、
経時変化等にも対応できない欠点があった。
経時変化等にも対応できない欠点があった。
このような点から第４図に示す直流オフセット除去装
置を考えた。すなわち、入力端子27の入力信号28は加算
器29へ供給され、加算器29の出力は識別再生回路17へ供
給される。識別再生回路17の入力信号18と識別再生信号
19とが減算器21へ供給され、減算器21からの識別誤差信
号22は積分器31へ供給され、積分器31の出力であるオフ
セット調整信号32は加算器29へ供給される。
置を考えた。すなわち、入力端子27の入力信号28は加算
器29へ供給され、加算器29の出力は識別再生回路17へ供
給される。識別再生回路17の入力信号18と識別再生信号
19とが減算器21へ供給され、減算器21からの識別誤差信
号22は積分器31へ供給され、積分器31の出力であるオフ
セット調整信号32は加算器29へ供給される。
この装置の動作は、以下の通りである。識別再生回路
17の入力信号18と識別再生信号19の差を減算器21で取
り、識別誤差信号22とする。識別誤差信号22を積分器31
で積分し、オフセット調整信号32とする。加算器29でオ
フセット調整信号32を入力信号28に加え、入力信号28に
存在するオフセットを除去する。
17の入力信号18と識別再生信号19の差を減算器21で取
り、識別誤差信号22とする。識別誤差信号22を積分器31
で積分し、オフセット調整信号32とする。加算器29でオ
フセット調整信号32を入力信号28に加え、入力信号28に
存在するオフセットを除去する。
オフセットを含む入力信号28が、入力端子27から入力
されたとする。今、オフセット調整信号32がゼロである
とすると、識別再生回路17の入力信号18にも、オフセッ
トが存在する。ここで、識別再生信号19は、オフセット
の有無にかかわらず一定のレベルであるから、識別誤差
信号22には、識別再生回路17の入力信号18におけるオフ
セット量と逆符号の直流成分が発生する。積分器31は、
この識別誤差信号22を積分し、オフセット調整信号32と
するため、識別誤差信号22に直流成分がある間、すなわ
ち、識別再生回路17の入力信号18にオフセットがある
間、オフセット調整信号32は増加し続ける。一方、これ
に伴い、識別再生回路17の入力信号18のオフセットは減
少し続ける。最終的に、識別再生回路17の入力信号18の
オフセットはゼロになる。
されたとする。今、オフセット調整信号32がゼロである
とすると、識別再生回路17の入力信号18にも、オフセッ
トが存在する。ここで、識別再生信号19は、オフセット
の有無にかかわらず一定のレベルであるから、識別誤差
信号22には、識別再生回路17の入力信号18におけるオフ
セット量と逆符号の直流成分が発生する。積分器31は、
この識別誤差信号22を積分し、オフセット調整信号32と
するため、識別誤差信号22に直流成分がある間、すなわ
ち、識別再生回路17の入力信号18にオフセットがある
間、オフセット調整信号32は増加し続ける。一方、これ
に伴い、識別再生回路17の入力信号18のオフセットは減
少し続ける。最終的に、識別再生回路17の入力信号18の
オフセットはゼロになる。
この結果、伝送回路における演算増幅器やA/D変換器
でオフセットが生じていても、この装置によりオフセッ
トは高精度で除去される。また、オフセットの経時変化
等に対しても、自動的にオフセット調整信号32が変化し
オフセットは除去される。このため、識別再生回路17の
入力は、オフセットのない状態となり、アイ開口率の劣
化がなく、符号識別誤りを少なくできる利点がある。
でオフセットが生じていても、この装置によりオフセッ
トは高精度で除去される。また、オフセットの経時変化
等に対しても、自動的にオフセット調整信号32が変化し
オフセットは除去される。このため、識別再生回路17の
入力は、オフセットのない状態となり、アイ開口率の劣
化がなく、符号識別誤りを少なくできる利点がある。
しかし、この装置は積分器を用いるため、回路規模が
大きくなる問題がある。
大きくなる問題がある。
この発明の目的は、ディジタル伝送回路の受信部にお
いて、自動的に動作し、精度が高く、経時変化等にも対
応でき、しかも回路規模を小さくすることかできるオフ
セット除去装置を提供することにある。
いて、自動的に動作し、精度が高く、経時変化等にも対
応でき、しかも回路規模を小さくすることかできるオフ
セット除去装置を提供することにある。
「課題を解決するための手段」 この発明は、従来の技術の問題点を解決するために、
識別再生回路の入力信号と出力信号との差から識別誤差
信号を得る手段と、その識別誤差信号の符号を累積加算
してオフセット調整信号を得る手段と、そのオフセット
調整信号により入力信号のオフセットを除去して、その
入力信号を識別再生回路へ供給する手段とを有すること
を最も主要な特徴とする。
識別再生回路の入力信号と出力信号との差から識別誤差
信号を得る手段と、その識別誤差信号の符号を累積加算
してオフセット調整信号を得る手段と、そのオフセット
調整信号により入力信号のオフセットを除去して、その
入力信号を識別再生回路へ供給する手段とを有すること
を最も主要な特徴とする。
従来の技術とは、オフセットを常に検出していて、自
動的にオフセットを除去し、経時変化に対しても自動的
に対応できる点が異なる。
動的にオフセットを除去し、経時変化に対しても自動的
に対応できる点が異なる。
「実施例」 第１図は、この発明の実施例を示す図であって、入力
端子27の入力信号28は加算器29へ供給され、加算器29の
出力は識別再生回路17へ供給される。識別再生回路17の
入力信号18と識別再生信号19とが減算器21へ供給され、
減算器21からの識別誤差信号22は符号検出器33へ供給さ
れ、符号検出器33の出力は累積加算器34に供給され、累
積加算器34の出力であるオフセット調整信号32は加算器
29に供給される。
端子27の入力信号28は加算器29へ供給され、加算器29の
出力は識別再生回路17へ供給される。識別再生回路17の
入力信号18と識別再生信号19とが減算器21へ供給され、
減算器21からの識別誤差信号22は符号検出器33へ供給さ
れ、符号検出器33の出力は累積加算器34に供給され、累
積加算器34の出力であるオフセット調整信号32は加算器
29に供給される。
この実施例の動作は、以下の通りである。識別再生回
路17の入力信号18と識別再生信号19の差を減算器21で取
り、識別誤差信号22とする。符号検出器33は識別誤差信
号22の符号すなわち識別誤差信号22がプラスなのかマイ
ナスなのかを検出する。累積加算器34は、識別誤差信号
22の符号がプラスならオフセット調整信号32を一定量増
加させ、識別誤差信号22の符号がマイナスならオフセッ
ト調整信号32を一定量減少させる。加算器29でオフセッ
ト調整信号32を入力信号28に加え、入力信号28に存在す
るオフセットを除去する。
路17の入力信号18と識別再生信号19の差を減算器21で取
り、識別誤差信号22とする。符号検出器33は識別誤差信
号22の符号すなわち識別誤差信号22がプラスなのかマイ
ナスなのかを検出する。累積加算器34は、識別誤差信号
22の符号がプラスならオフセット調整信号32を一定量増
加させ、識別誤差信号22の符号がマイナスならオフセッ
ト調整信号32を一定量減少させる。加算器29でオフセッ
ト調整信号32を入力信号28に加え、入力信号28に存在す
るオフセットを除去する。
今、入力端子27がオフセットを含み、かつオフセット
調整信号32がゼロであるとすると、識別再生回路17の入
力信号18にもオフセットが存在する。ここで、識別再生
信号19は、オフセットの有無にかかわらず一定のレベル
であるから、識別誤差信号22には識別再生回路17の入力
信号18におけるオフセット量の逆符号のオフセット量は
発生する。符号検出器33と累積加算器34は、識別誤差信
号22の符号を累積加算することによりオフセット調整信
号32を作り出すため、識別誤差信号22にオフセットがあ
る間、すなわち識別再生回路17の入力信号18にオフセッ
トがある間、オフセット調整信号32は増加し続ける。一
方、これに伴い、識別再生回路17の入力信号18のオフセ
ットは減少し続ける。最終的に、識別再生回路17の入力
信号18のオフセットはゼロになる。
調整信号32がゼロであるとすると、識別再生回路17の入
力信号18にもオフセットが存在する。ここで、識別再生
信号19は、オフセットの有無にかかわらず一定のレベル
であるから、識別誤差信号22には識別再生回路17の入力
信号18におけるオフセット量の逆符号のオフセット量は
発生する。符号検出器33と累積加算器34は、識別誤差信
号22の符号を累積加算することによりオフセット調整信
号32を作り出すため、識別誤差信号22にオフセットがあ
る間、すなわち識別再生回路17の入力信号18にオフセッ
トがある間、オフセット調整信号32は増加し続ける。一
方、これに伴い、識別再生回路17の入力信号18のオフセ
ットは減少し続ける。最終的に、識別再生回路17の入力
信号18のオフセットはゼロになる。
この結果、伝送回路における演算増幅器やA/D変換器
などでオフセットが生じていても、この装置によりオフ
セットは高精度に除去される。また、オフセットの経時
変化等に対しても、自動的にオフセット調整信号32が変
化しオフセットは除去される。このため、識別再生回路
17の入力は、オフセットのない状態となり、アイ開口率
の劣化がなく、識別誤りを少なくできる利点がある。さ
らに、識別誤差信号22からオフセット調整信号32を得る
手段が、符号検出器33による符号の検出と累積加算器34
による一定量の増減という簡単な処理であるため、回路
規模を小さくできる利点もある。
などでオフセットが生じていても、この装置によりオフ
セットは高精度に除去される。また、オフセットの経時
変化等に対しても、自動的にオフセット調整信号32が変
化しオフセットは除去される。このため、識別再生回路
17の入力は、オフセットのない状態となり、アイ開口率
の劣化がなく、識別誤りを少なくできる利点がある。さ
らに、識別誤差信号22からオフセット調整信号32を得る
手段が、符号検出器33による符号の検出と累積加算器34
による一定量の増減という簡単な処理であるため、回路
規模を小さくできる利点もある。
なお、オフセット調整信号32を加算する場所は、識別
再生回路17の入力以前であれば線路等化器の入力点、受
信フィルタの入力点等でも良い。
再生回路17の入力以前であれば線路等化器の入力点、受
信フィルタの入力点等でも良い。
第２図に、この実施例の回路の実験結果を示す。第３
図（ａ），（ｂ）は、それぞれ、本回路によりオフセッ
ト除去した場合と、オフセット除去しなかった場合の識
別再生回路の入力におけるアイパターンである。第３図
（ａ）のオフセット除去した場合は、（ｂ）のオフセッ
ト除去しない場合に比べて、明らかにアイ開口率を大き
くすることができる。
図（ａ），（ｂ）は、それぞれ、本回路によりオフセッ
ト除去した場合と、オフセット除去しなかった場合の識
別再生回路の入力におけるアイパターンである。第３図
（ａ）のオフセット除去した場合は、（ｂ）のオフセッ
ト除去しない場合に比べて、明らかにアイ開口率を大き
くすることができる。
「発明の効果」 以上説明したように、伝送回路における演算増幅器や
A/D変換器でオフセットが生じていても、この発明装置
によりオフセットは高精度で除去される。また、オフセ
ットの経時変化等に対しても、自動的にオフセット調整
信号が変化しオフセットは除去される。このため、識別
再生回路の入力は、オフセットのない状態となり、アイ
開口率の劣化がなく、符号識別誤りを少なくできる利点
がある。また識別誤差信号の符号を累積加算器で累積加
算して直流オフセット調整信号を作っているため、回路
規模を小さくすることができる。
A/D変換器でオフセットが生じていても、この発明装置
によりオフセットは高精度で除去される。また、オフセ
ットの経時変化等に対しても、自動的にオフセット調整
信号が変化しオフセットは除去される。このため、識別
再生回路の入力は、オフセットのない状態となり、アイ
開口率の劣化がなく、符号識別誤りを少なくできる利点
がある。また識別誤差信号の符号を累積加算器で累積加
算して直流オフセット調整信号を作っているため、回路
規模を小さくすることができる。
第１図はこの発明の実施例の構成図、第２図は識別再生
回路の入力信号の一例を示すオシロ波形の写真、第３図
は従来のオフセット除去装置の説明図、第４図は改良し
たオフセット除去装置を示すブロック図である。
回路の入力信号の一例を示すオシロ波形の写真、第３図
は従来のオフセット除去装置の説明図、第４図は改良し
たオフセット除去装置を示すブロック図である。
Claims (1)
- 【請求項１】ディジタル伝送回路から受信した入力信号
を識別再生回路でしきい値と比較して識別再生信号を得
る受信部において、 上記入力信号に直流オフセット調整信号を加算して直流
オフセットを除去して上記識別再生回路へ供給する手段
と、 上記直流オフセットを除去された入力信号と上記識別再
生信号とから識別誤差信号を得る手段と、 上記識別誤差信号の符号を累積加算して上記直流オフセ
ット調整信号を得る手段と、 を具備する直流オフセット除去装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63317798A JP2779425B2 (ja) | 1988-12-16 | 1988-12-16 | 直流オフセット除去装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63317798A JP2779425B2 (ja) | 1988-12-16 | 1988-12-16 | 直流オフセット除去装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02162943A JPH02162943A (ja) | 1990-06-22 |
| JP2779425B2 true JP2779425B2 (ja) | 1998-07-23 |
Family
ID=18092159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63317798A Expired - Fee Related JP2779425B2 (ja) | 1988-12-16 | 1988-12-16 | 直流オフセット除去装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2779425B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56103561A (en) * | 1980-01-22 | 1981-08-18 | Nec Corp | Quantization feedback circuit |
| JPH01172739U (ja) * | 1988-05-26 | 1989-12-07 |
-
1988
- 1988-12-16 JP JP63317798A patent/JP2779425B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02162943A (ja) | 1990-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0120112B1 (ko) | 자동등화기 | |
| EP0693750A2 (en) | Method and apparatus for cancelling in real-time DC offset in a received analog signal | |
| KR100278536B1 (ko) | 자동 등화 시스템과, 잡음 감소 회로와, 위상 동기 제어 회로 | |
| US6173019B1 (en) | Control loop for data signal baseline correction | |
| JP2779425B2 (ja) | 直流オフセット除去装置 | |
| US6625286B1 (en) | Precise amplitude correction circuit | |
| EP0584727A2 (en) | Automatic clock signal phase adjusting circuit | |
| JP4350192B2 (ja) | 利得制御構成体及び方法 | |
| JP3111301B2 (ja) | 音声判別方法及び装置 | |
| US6661858B1 (en) | DC restoration circuit for a radio receiver | |
| JPH1041985A (ja) | 入力処理回路 | |
| JPH08116340A (ja) | オフセットキャンセラ | |
| JPH08163006A (ja) | 自動等化装置 | |
| JP3060884B2 (ja) | 自動等化回路 | |
| JP3083202B2 (ja) | 情報再生装置 | |
| JP2000278153A (ja) | ノイズキャンセラ | |
| JPS6243246B2 (ja) | ||
| JPH02288640A (ja) | 光受信回路 | |
| JPS60201775A (ja) | ゴ−スト除去装置 | |
| JPH04254968A (ja) | 波形等化回路 | |
| JPH04183043A (ja) | ディジタル情報検出装置 | |
| JP3271079B2 (ja) | クランプ回路 | |
| KR0178728B1 (ko) | 디지탈영상재생시스템의 디테일개선장치 | |
| JPH03293833A (ja) | 受信回路 | |
| JPH04183042A (ja) | ディジタル情報検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |