JP2778492B2 - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JP2778492B2 JP2778492B2 JP6294409A JP29440994A JP2778492B2 JP 2778492 B2 JP2778492 B2 JP 2778492B2 JP 6294409 A JP6294409 A JP 6294409A JP 29440994 A JP29440994 A JP 29440994A JP 2778492 B2 JP2778492 B2 JP 2778492B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- generating
- image processing
- pixel
- processing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012545 processing Methods 0.000 title claims description 28
- 238000012935 Averaging Methods 0.000 claims description 12
- 238000012937 correction Methods 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 5
- 238000003672 processing method Methods 0.000 description 17
- 238000012952 Resampling Methods 0.000 description 9
- 239000013256 coordination polymer Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 238000005070 sampling Methods 0.000 description 3
- 238000011946 reduction process Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
- G06T3/4007—Scaling of whole images or parts thereof, e.g. expanding or contracting based on interpolation, e.g. bilinear interpolation
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
- Editing Of Facsimile Originals (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は画像処理装置に関し、特
に階調画像を含む画像の縮小処理を行う画像処理装置に
関する。
に階調画像を含む画像の縮小処理を行う画像処理装置に
関する。
【０００２】
【従来の技術】近年、事務処理の機械化や画像通信の急
速な普及にともなって、階調画像を含む高品質画像の再
生の要望が高まってきている。
速な普及にともなって、階調画像を含む高品質画像の再
生の要望が高まってきている。
【０００３】従来のこの種の画像処理を行う画像処理装
置における縮小処理の方法としては、一次近似による第
１の画像処理方法と、単純間引による第２の画像処理方
法と、第２の画像処理方法の欠点を改善するため、間引
対象画素の隣接画素のみを補間する第３の画像処理方法
などが知られている。
置における縮小処理の方法としては、一次近似による第
１の画像処理方法と、単純間引による第２の画像処理方
法と、第２の画像処理方法の欠点を改善するため、間引
対象画素の隣接画素のみを補間する第３の画像処理方法
などが知られている。
【０００４】縮小対象の階調画像を電圧レベルで表し、
走査方向に空間的に広がるオリジナルのアナログ画像信
号と、画像処理対応の量子化のためのサンプリング、お
よびその再生のためのリサンプリングの各々の関係を示
す図４を参照すると、この画像信号を予め８つのサンプ
ル点Ａ１〜Ａ８にてサンプルした８つの電圧レベルすな
わちサンプル信号ａ１…ａ８があり、これらのサンプル
信号ａ１…ａ８をもとに７つの再サンプル点Ｂ１〜Ｂ７
での電圧レベルすなわちリサンプル信号ｂ１…ｂ７を補
間して、もとのサンプル点のＡ１〜Ａ７に投影するもの
とする。
走査方向に空間的に広がるオリジナルのアナログ画像信
号と、画像処理対応の量子化のためのサンプリング、お
よびその再生のためのリサンプリングの各々の関係を示
す図４を参照すると、この画像信号を予め８つのサンプ
ル点Ａ１〜Ａ８にてサンプルした８つの電圧レベルすな
わちサンプル信号ａ１…ａ８があり、これらのサンプル
信号ａ１…ａ８をもとに７つの再サンプル点Ｂ１〜Ｂ７
での電圧レベルすなわちリサンプル信号ｂ１…ｂ７を補
間して、もとのサンプル点のＡ１〜Ａ７に投影するもの
とする。
【０００５】上述の従来の一次近似による第１の画像処
理方法による処理後の信号を示す図５を併せて参照する
と、図４において隣合ったサンプル点でのサンプル信号
ａｎ，ａ( ｎ＋１) より、各サンプル間の傾きを１次近
似し、この近似から再サンプル点でのリサンプル信号ｂ
ｎを計算する。この方法では、比較的原画像に忠実で歪
みの少ない画像が得られる。その反面として、一次近似
結果にリサンプル信号値を代入した１次方程式を解かね
ばならぬため、多くの演算回路や記憶回路を必要としハ
ードウェア規模が大きくなる。
理方法による処理後の信号を示す図５を併せて参照する
と、図４において隣合ったサンプル点でのサンプル信号
ａｎ，ａ( ｎ＋１) より、各サンプル間の傾きを１次近
似し、この近似から再サンプル点でのリサンプル信号ｂ
ｎを計算する。この方法では、比較的原画像に忠実で歪
みの少ない画像が得られる。その反面として、一次近似
結果にリサンプル信号値を代入した１次方程式を解かね
ばならぬため、多くの演算回路や記憶回路を必要としハ
ードウェア規模が大きくなる。
【０００６】従来の単純間引による第２の画像処理方法
による処理前後の信号をそれぞれ示す図６（Ａ），
（Ｂ）を参照すると、まず、（Ａ）に示すように、ｎ個
毎のサンプル点Ａｎ（この例ではｎ＝５）対応の画素の
サンプル信号を間引く。すなわち、オリジナルのサンプ
ル信号ａ１，…，ａ（ｎ−１），ａｎ，ａ（ｎ＋１），
…，ａ（２ｎ−１），ａ２ｎからａｎ，ａ２ｎを間引
き、ａ１，…，ａ（ｎ−１），ａ（ｎ＋１），…，ａ
（２ｎ−１）を得る。この例では、ａ１，…，ａ５，
…，ａ８からａ５を間引く。次に、（Ｂ）に示すよう
に、対応のリサンプル信号ｂ１，…，ｂ（ｎ−１），ｂ
ｎ，ｂ（ｎ＋１），…，ｂ（２ｎ−１）、この例ではｂ
１，…，ｂ５，ｂ６，ｂ７を間引かれた位置を無視して
もとのサンプル位置に投影することにより縮小を行うも
のである。この場合、間引したサンプル信号対応の画素
情報を無視するだけなので所要のハードウェア規模は小
さいが、縮小後の画素の重心位置が不均等になり、特に
階調画像では歪みが無視できないとういう欠点がある。
による処理前後の信号をそれぞれ示す図６（Ａ），
（Ｂ）を参照すると、まず、（Ａ）に示すように、ｎ個
毎のサンプル点Ａｎ（この例ではｎ＝５）対応の画素の
サンプル信号を間引く。すなわち、オリジナルのサンプ
ル信号ａ１，…，ａ（ｎ−１），ａｎ，ａ（ｎ＋１），
…，ａ（２ｎ−１），ａ２ｎからａｎ，ａ２ｎを間引
き、ａ１，…，ａ（ｎ−１），ａ（ｎ＋１），…，ａ
（２ｎ−１）を得る。この例では、ａ１，…，ａ５，
…，ａ８からａ５を間引く。次に、（Ｂ）に示すよう
に、対応のリサンプル信号ｂ１，…，ｂ（ｎ−１），ｂ
ｎ，ｂ（ｎ＋１），…，ｂ（２ｎ−１）、この例ではｂ
１，…，ｂ５，ｂ６，ｂ７を間引かれた位置を無視して
もとのサンプル位置に投影することにより縮小を行うも
のである。この場合、間引したサンプル信号対応の画素
情報を無視するだけなので所要のハードウェア規模は小
さいが、縮小後の画素の重心位置が不均等になり、特に
階調画像では歪みが無視できないとういう欠点がある。
【０００７】これを改善する特開平２−１０７０６１号
公報（文献１）記載の従来の処理装置による第３の画像
処理方法は、間引対象画素ａｎの隣接画素ａ（ｎ−
１）、ａ（ｎ＋１）のみを補間することにより、所要の
ハードウェア規模の縮小と画像の歪みの低減を行うもの
である。
公報（文献１）記載の従来の処理装置による第３の画像
処理方法は、間引対象画素ａｎの隣接画素ａ（ｎ−
１）、ａ（ｎ＋１）のみを補間することにより、所要の
ハードウェア規模の縮小と画像の歪みの低減を行うもの
である。
【０００８】この従来の第３の画像処理方法による処理
前後の信号をそれぞれ示す図７（Ａ），（Ｂ）を参照す
ると、まず、オリジナルのサンプル信号ａ１，…，ａ
（ｎ−１），ａｎ，ａ（ｎ＋１），…，ａ（２ｎ−
１），ａ２ｎから、間引対象サンプル信号ａｎの前後の
サンプル信号ａ（ｎ−１），ａ（ｎ＋１）を用いてａｎ
との加算平均値を求めて補間し、ａ１，…，｛ａ（ｎ−
１）＋ａｎ｝／２，｛ａｎ＋ａ（ｎ＋１）｝／２，…，
ａ（２ｎ−１）を得る。次に、（Ｂ）に示すように、対
応のリサンプル信号ｂ１，…，ｂ（ｎ−１），ｂｎ，ｂ
（ｎ＋１），…，ｂ（２ｎ−１）を第２の画像処理方法
と同様に投影することにより、画素重心位置が改善さ
れ、画像の歪みが低下する。
前後の信号をそれぞれ示す図７（Ａ），（Ｂ）を参照す
ると、まず、オリジナルのサンプル信号ａ１，…，ａ
（ｎ−１），ａｎ，ａ（ｎ＋１），…，ａ（２ｎ−
１），ａ２ｎから、間引対象サンプル信号ａｎの前後の
サンプル信号ａ（ｎ−１），ａ（ｎ＋１）を用いてａｎ
との加算平均値を求めて補間し、ａ１，…，｛ａ（ｎ−
１）＋ａｎ｝／２，｛ａｎ＋ａ（ｎ＋１）｝／２，…，
ａ（２ｎ−１）を得る。次に、（Ｂ）に示すように、対
応のリサンプル信号ｂ１，…，ｂ（ｎ−１），ｂｎ，ｂ
（ｎ＋１），…，ｂ（２ｎ−１）を第２の画像処理方法
と同様に投影することにより、画素重心位置が改善さ
れ、画像の歪みが低下する。
【０００９】文献１記載の従来の画像処理装置は２値画
像を処理対象とし、間引した画素のレベルを累積しこの
結果を間引画素数で割ることにより平均値を生成し補正
出力を得る。
像を処理対象とし、間引した画素のレベルを累積しこの
結果を間引画素数で割ることにより平均値を生成し補正
出力を得る。
【００１０】
【発明が解決しようとする課題】上述した従来の画像処
理装置は、第１の画像処理方法では一次近似結果にリサ
ンプル信号値を代入した１次方程式を解くための多くの
演算回路や記憶回路を必要としハードウェア規模が大き
くなるという欠点がある。
理装置は、第１の画像処理方法では一次近似結果にリサ
ンプル信号値を代入した１次方程式を解くための多くの
演算回路や記憶回路を必要としハードウェア規模が大き
くなるという欠点がある。
【００１１】また、従来の第２の画像処理方法は、縮小
後の画素の重心位置が不均等になりので特に階調画像で
は歪みが大きくなるという欠点がある。
後の画素の重心位置が不均等になりので特に階調画像で
は歪みが大きくなるという欠点がある。
【００１２】さらに、上記欠点を改善した従来の画像処
理装置による第３の画像処理方法は、所要の間引率によ
って異なる間引対象画素数により画素レベルを除算する
ためのハードウェア規模が大きい除算器を必要とするこ
とと、間引対象画素の前または後の２画素の加算平均処
理しか行えないので補間精度が良くないという欠点があ
る。
理装置による第３の画像処理方法は、所要の間引率によ
って異なる間引対象画素数により画素レベルを除算する
ためのハードウェア規模が大きい除算器を必要とするこ
とと、間引対象画素の前または後の２画素の加算平均処
理しか行えないので補間精度が良くないという欠点があ
る。
【００１３】
【課題を解決するための手段】本発明の構成は、原画像
データから予め定めた画素数毎に画素データを間引き間
引対象の画素データの近傍の画素データから補正データ
を生成する補正データ発生手段を備えて歪補正された縮
小画像を生成する画像処理装置において、前記補正デー
タ発生手段が、相続く第１および第２の画素データの平
均値を逐次計算して前記補正データの候補である平均化
データを発生する平均化手段と、予め定めたタイミング
で供給される制御信号に応答して前記原画像データと前
記平均化データとのいずれか一方を選択して前記補正デ
ータを含めて出力する画素データ選択手段と、前記制御
信号を発生するタイミング信号発生手段とを備え、前記
平均化手段が、クロックの供給に応答して前記原画像デ
ータの画素データである第１のデータを一時保持し第２
のデータを発生するラッチ手段と、第１および第２のモ
ード信号の供給にそれぞれ応答して前記第１および第２
のデータをそれぞれ選択的に切替て第１〜第４の選択デ
ータを発生する第１〜第４のデータ選択手段と、前記第
１，第２の選択データを加算し第１の加算データを生成
する第１の加算手段と、前記第３，第４の選択データを
加算し第２の加算データを生成する第２の加算手段と、
前記第１，第２の加算データを加算し第３の加算データ
を生成する第３の加算手段と、前記第３の加算データを
４分の１に除算する１／４除算手段とからなることを特
徴とする。
データから予め定めた画素数毎に画素データを間引き間
引対象の画素データの近傍の画素データから補正データ
を生成する補正データ発生手段を備えて歪補正された縮
小画像を生成する画像処理装置において、前記補正デー
タ発生手段が、相続く第１および第２の画素データの平
均値を逐次計算して前記補正データの候補である平均化
データを発生する平均化手段と、予め定めたタイミング
で供給される制御信号に応答して前記原画像データと前
記平均化データとのいずれか一方を選択して前記補正デ
ータを含めて出力する画素データ選択手段と、前記制御
信号を発生するタイミング信号発生手段とを備え、前記
平均化手段が、クロックの供給に応答して前記原画像デ
ータの画素データである第１のデータを一時保持し第２
のデータを発生するラッチ手段と、第１および第２のモ
ード信号の供給にそれぞれ応答して前記第１および第２
のデータをそれぞれ選択的に切替て第１〜第４の選択デ
ータを発生する第１〜第４のデータ選択手段と、前記第
１，第２の選択データを加算し第１の加算データを生成
する第１の加算手段と、前記第３，第４の選択データを
加算し第２の加算データを生成する第２の加算手段と、
前記第１，第２の加算データを加算し第３の加算データ
を生成する第３の加算手段と、前記第３の加算データを
４分の１に除算する１／４除算手段とからなることを特
徴とする。
【００１４】
【実施例】次に、本発明の関連技術としての画像処理装
置をブロックで示す図１を参照すると、この図に示す画
像処理装置は、リサンプリング前の相続く２つの画素デ
ータＤＰの平均演算を行い補間データＣＰを生成する平
均化器２と、サンプリング用のクロックＣＫの供給に応
答してリサンプリング前の画素データＤＰをラッチする
ラッチ２と、制御信号ＣＭの供給に応答して補間データ
ＣＰと画素データＤＬとを切替えるマルチプレクサ３
と、リサンプリング用のクロックＣＲの供給に応答して
マルチプレクサ３の出力データＤＭをラッチし出力デー
タＤＯを出力するラッチ４と、クロックＣＫとクロック
ＣＲと制御信号ＣＭとの各々を発生するタイミング発生
回路５とを備える。
置をブロックで示す図１を参照すると、この図に示す画
像処理装置は、リサンプリング前の相続く２つの画素デ
ータＤＰの平均演算を行い補間データＣＰを生成する平
均化器２と、サンプリング用のクロックＣＫの供給に応
答してリサンプリング前の画素データＤＰをラッチする
ラッチ２と、制御信号ＣＭの供給に応答して補間データ
ＣＰと画素データＤＬとを切替えるマルチプレクサ３
と、リサンプリング用のクロックＣＲの供給に応答して
マルチプレクサ３の出力データＤＭをラッチし出力デー
タＤＯを出力するラッチ４と、クロックＣＫとクロック
ＣＲと制御信号ＣＭとの各々を発生するタイミング発生
回路５とを備える。
【００１５】平均化器１はクロックＣＫの供給に応答し
て画素データＤＰをラッチするラッチ１１と、加算器１
２と加算結果を１／２に除算するデバイダ１３とを備え
る。
て画素データＤＰをラッチするラッチ１１と、加算器１
２と加算結果を１／２に除算するデバイダ１３とを備え
る。
【００１６】次に、図１および図１の回路の各部の信号
のタイムチャートを示す図２を参照して本画像処理装置
の動作について説明すると、まず、入力されたリサンプ
リング前の画素データＤＰはクロックＣＫの供給に応答
してラッチ１１，２の各々にラッチされる。平均化器１
はクロックＣＫの１クロック後にラッチ１１の出力ＤＬ
と現在の入力画素データＤＰ、例えば１および２番目の
画素データＤＰ１，ＤＰ２との平均をとり補間データＣ
Ｐ、この例ではＣＰ（１＋２）を生成してマルチプレク
サ３に供給する。この平均化器１のデバイダ１３は加算
器１２の出力を１ビットシフトするシフタなどにより構
成できる。マルチプレクサ３は、制御信号ＣＭの供給に
応答してこの補間データＣＰとラッチ２から供給される
もとの画素データＤＱとのいずれか一方を選択した信号
ＤＭをラッチ４に供給する。ラッチ４はこの信号ＤＭを
クロックＣＲの供給に応答してラッチする。これにより
所定位置の画素データを無効化した出力データＤＯを得
て、画素間引を行う。この例では、間引対象画素データ
ＤＰ５に対し、出力データＤＯとしてその前および対応
の補間データＣＰ（４＋５），ＣＰ（５＋６）が出力さ
れる。
のタイムチャートを示す図２を参照して本画像処理装置
の動作について説明すると、まず、入力されたリサンプ
リング前の画素データＤＰはクロックＣＫの供給に応答
してラッチ１１，２の各々にラッチされる。平均化器１
はクロックＣＫの１クロック後にラッチ１１の出力ＤＬ
と現在の入力画素データＤＰ、例えば１および２番目の
画素データＤＰ１，ＤＰ２との平均をとり補間データＣ
Ｐ、この例ではＣＰ（１＋２）を生成してマルチプレク
サ３に供給する。この平均化器１のデバイダ１３は加算
器１２の出力を１ビットシフトするシフタなどにより構
成できる。マルチプレクサ３は、制御信号ＣＭの供給に
応答してこの補間データＣＰとラッチ２から供給される
もとの画素データＤＱとのいずれか一方を選択した信号
ＤＭをラッチ４に供給する。ラッチ４はこの信号ＤＭを
クロックＣＲの供給に応答してラッチする。これにより
所定位置の画素データを無効化した出力データＤＯを得
て、画素間引を行う。この例では、間引対象画素データ
ＤＰ５に対し、出力データＤＯとしてその前および対応
の補間データＣＰ（４＋５），ＣＰ（５＋６）が出力さ
れる。
【００１７】次に、本発明の一実施例をブロックで示す
図３を参照すると、この図で示す本実施例の画像処理装
置が前述の図１の画像処理装置と相違する点は、平均化
器１の代りに４つの４入力１出力のマルチプレクサ４１
〜４４と３つの加算器１３〜１５と加算器１５の出力を
１／４に除算するデバイダ１６とを備える平均化器１Ａ
と、タイミング発生器５の代りにこれらマルチプレクサ
４１〜４４を制御する４つの動作モードすなわちリサン
プリングＲ１，Ｒ２，Ｒ３およびノーマルＮを指定する
制御信号ＣＭＭを発生するタイミング発生器５Ａとを備
え、補間データＣＰとして間引対象画素および隣接画素
との２画素の平均値とこれら２画素の１：３の加重平均
値とを切替えることにより、より歪みの少ない補間を可
能とすることである。
図３を参照すると、この図で示す本実施例の画像処理装
置が前述の図１の画像処理装置と相違する点は、平均化
器１の代りに４つの４入力１出力のマルチプレクサ４１
〜４４と３つの加算器１３〜１５と加算器１５の出力を
１／４に除算するデバイダ１６とを備える平均化器１Ａ
と、タイミング発生器５の代りにこれらマルチプレクサ
４１〜４４を制御する４つの動作モードすなわちリサン
プリングＲ１，Ｒ２，Ｒ３およびノーマルＮを指定する
制御信号ＣＭＭを発生するタイミング発生器５Ａとを備
え、補間データＣＰとして間引対象画素および隣接画素
との２画素の平均値とこれら２画素の１：３の加重平均
値とを切替えることにより、より歪みの少ない補間を可
能とすることである。
【００１８】図３を参照して本実施例の動作について説
明すると、まず、入力された原画画素データＤＰはクロ
ックＣＫの供給に応答してラッチ１１にラッチされる。
クロックＣＫの１クロック後にラッチ１１の出力ＤＬと
現在の入力画素データＤＰとを下記のようにマルチプレ
クサ４１〜４４の各々の４つの入力端子のそれぞれに供
給する。マルチプレクサ４１〜４４の各々の入力端子は
それぞれタイミング発生回路６Ａからの制御信号ＣＭＭ
で指定するモードであるリサンプリングＲ１，Ｒ２，Ｒ
３およびノーマルＮに対応して選択されて出力端子に接
続される。したがって、動作モードリサンプリングＲ
１，Ｒ２，Ｒ３およびノーマルＮに対応して、これらマ
ルチプレクサ４１〜４４の出力データＭ１〜Ｍ４は、表
１に示すデータＤＰ，ＤＬの組合せとして平均化回路１
Ａの加算器１３〜１５に供給される。
明すると、まず、入力された原画画素データＤＰはクロ
ックＣＫの供給に応答してラッチ１１にラッチされる。
クロックＣＫの１クロック後にラッチ１１の出力ＤＬと
現在の入力画素データＤＰとを下記のようにマルチプレ
クサ４１〜４４の各々の４つの入力端子のそれぞれに供
給する。マルチプレクサ４１〜４４の各々の入力端子は
それぞれタイミング発生回路６Ａからの制御信号ＣＭＭ
で指定するモードであるリサンプリングＲ１，Ｒ２，Ｒ
３およびノーマルＮに対応して選択されて出力端子に接
続される。したがって、動作モードリサンプリングＲ
１，Ｒ２，Ｒ３およびノーマルＮに対応して、これらマ
ルチプレクサ４１〜４４の出力データＭ１〜Ｍ４は、表
１に示すデータＤＰ，ＤＬの組合せとして平均化回路１
Ａの加算器１３〜１５に供給される。
【００１９】
【表１】
【００２０】平均化回路２Ａは、表２に示すように、各
モードに対応するこれら４つのデータＭ１〜Ｍ４の平均
化データすなわち補間データＣＰを算出し出力する。
モードに対応するこれら４つのデータＭ１〜Ｍ４の平均
化データすなわち補間データＣＰを算出し出力する。
【００２１】
【表２】
【００２２】すなわち、補間データＣＰは、制御モード
がノーマルＮのときは原画像データＤＬ、リサンプリン
グＲ１，Ｒ２およびＲ３のそれぞれのときはデータＤ
Ｌ：ＤＰがそれぞれ１：３，１：１，および３：１の加
重平均出力となる。したがって、制御信号ＣＭＭの適切
なモードを選択することにより、最適な補間データを用
いた縮小処理を実行できる。ここで、平均化器１Ａの１
／４デバイダ１６は加算器１５の出力データを２ビット
分シフトするシフタなどにより構成できる。
がノーマルＮのときは原画像データＤＬ、リサンプリン
グＲ１，Ｒ２およびＲ３のそれぞれのときはデータＤ
Ｌ：ＤＰがそれぞれ１：３，１：１，および３：１の加
重平均出力となる。したがって、制御信号ＣＭＭの適切
なモードを選択することにより、最適な補間データを用
いた縮小処理を実行できる。ここで、平均化器１Ａの１
／４デバイダ１６は加算器１５の出力データを２ビット
分シフトするシフタなどにより構成できる。
【００２３】
【発明の効果】以上説明したように、本発明の画像処理
装置は、相続く第１および第２の画素データの平均値デ
ータを発生する平均化手段と、原画像データと上記平均
値データとのいずれか一方を選択する画素データ選択手
段とを備えることにより、補間データを縮小率と独立に
生成することができるため、除算係数を固定化できハー
ドウェア規模を縮小できるという効果がある。
装置は、相続く第１および第２の画素データの平均値デ
ータを発生する平均化手段と、原画像データと上記平均
値データとのいずれか一方を選択する画素データ選択手
段とを備えることにより、補間データを縮小率と独立に
生成することができるため、除算係数を固定化できハー
ドウェア規模を縮小できるという効果がある。
【００２４】また、この補間データは間引対象の画素デ
ータと独立に生成するために、縮小対象の画像に対して
最適な補間処理方法を選択でき、補正の精度を向上でき
るという効果がある。
ータと独立に生成するために、縮小対象の画像に対して
最適な補間処理方法を選択でき、補正の精度を向上でき
るという効果がある。
【図面の簡単な説明】
【図１】本発明と関連する画像処理装置の一例を示すブ
ロック図である。
ロック図である。
【図２】図１の画像処理装置における動作の一例を示す
タイムチャートである。
タイムチャートである。
【図３】本発明の画像処理装置の一実施例を示すブロッ
ク図である。
ク図である。
【図４】縮小対象のアナログ画像信号とサンプリングお
よびリサンプリング点との各々の関係を示す波形図であ
る。
よびリサンプリング点との各々の関係を示す波形図であ
る。
【図５】従来の第１の画像処理方法による縮小処理後の
信号波形を示す波形図である。
信号波形を示す波形図である。
【図６】従来の第２の画像処理方法による縮小処理前後
の信号波形を示す波形図である。
の信号波形を示す波形図である。
【図７】従来の第３の画像処理方法による縮小処理前後
の信号波形を示す波形図である。
の信号波形を示す波形図である。
２，４，１１ ラッチ １，１Ａ 平均化器 ３，４１〜４４ マルチプレクサ ５，５Ａ タイミング発生器 １２，１３〜１５ 加算器 １３，１６ デバイダ
Claims (2)
- 【請求項１】 原画像データから予め定めた画素数毎に
画素データを間引き対象の画素データの近傍の画素デー
タから補正データを生成する補正データ発生手段を備え
て歪補正された縮小画像を生成する画像処理装置におい
て、前記補正データ発生手段が、相続く第１および第２
の画素データの平均値を逐次計算して前記補正データの
候補である平均化データを発生する平均化手段と、予め
定めたタイミングで供給される制御信号に応答して前記
原画像データと前記平均化データとのいずれか一方を選
択して前記補正データを含めて出力する画素データ選択
手段と、前記制御信号を発生するタイミング信号発生手
段とを備え、前記平均化手段が、クロックの供給に応答
して前記原画像データの画素データである第１のデータ
を一時保持し第２のデータを発生するラッチ手段と、第
１および第２のモード信号の供給にそれぞれ応答して前
記第１および第２のデータをそれぞれ選択的に切替て第
１〜第４の選択データを発生する第１〜第４のデータ選
択手段と、前記第１，第２の選択データを加算し第１の
加算データを生成する第１の加算手段と、前記第３，第
４の選択データを加算し第２の加算データを生成する第
２の加算手段と、前記第１，第２の加算データを加算し
第３の加算データを生成する第３の加算手段と、前記第
３の加算データを４分の１に除算する１／４除算手段と
からなることを特徴とする画像処理装置。 - 【請求項２】 前記１／４除算手段が前記第３の加算デ
ータを２ビット分シフトすることにより４分の１の除算
を行うシフタを備えることを特徴とする請求項１記載の
画像処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6294409A JP2778492B2 (ja) | 1994-11-29 | 1994-11-29 | 画像処理装置 |
| US08/563,916 US5727086A (en) | 1994-11-29 | 1995-11-29 | Device and method for picture processing including contraction of toned image |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6294409A JP2778492B2 (ja) | 1994-11-29 | 1994-11-29 | 画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08154173A JPH08154173A (ja) | 1996-06-11 |
| JP2778492B2 true JP2778492B2 (ja) | 1998-07-23 |
Family
ID=17807381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6294409A Expired - Fee Related JP2778492B2 (ja) | 1994-11-29 | 1994-11-29 | 画像処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5727086A (ja) |
| JP (1) | JP2778492B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW417387B (en) * | 1996-07-09 | 2001-01-01 | Sanyo Electric Co | Graphic data processing apparatus having pixel density conversion and error diffusing function |
| JP2010186194A (ja) * | 2010-04-09 | 2010-08-26 | Seiko Epson Corp | 画像処理装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61278273A (ja) * | 1985-06-04 | 1986-12-09 | Ricoh Co Ltd | 画像縮小方式 |
| JPH02107061A (ja) * | 1988-10-17 | 1990-04-19 | Matsushita Electric Ind Co Ltd | 画像信号処理方法 |
| US5200839A (en) * | 1990-08-31 | 1993-04-06 | Canon Kabushiki Kaisha | Image processing apparatus |
| US5287419A (en) * | 1990-10-09 | 1994-02-15 | Matsushita Graphic Communication Systems, Inc. | Image signal processer reproducing halftone images in a recording system printed thickened or thinned dots |
| US5299028A (en) * | 1991-10-29 | 1994-03-29 | Eastman Kodak Company | Method and apparatus for image data resolution conversion |
| JP2814860B2 (ja) * | 1991-11-14 | 1998-10-27 | 松下電器産業株式会社 | 画像拡大縮小装置 |
-
1994
- 1994-11-29 JP JP6294409A patent/JP2778492B2/ja not_active Expired - Fee Related
-
1995
- 1995-11-29 US US08/563,916 patent/US5727086A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08154173A (ja) | 1996-06-11 |
| US5727086A (en) | 1998-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1067507B1 (en) | Image display | |
| US6509931B1 (en) | Resolution conversion unit and apparatus having resolution conversion unit | |
| JP2861333B2 (ja) | 画像補正装置 | |
| US4890167A (en) | Apparatus for processing image signal | |
| JP3038077B2 (ja) | デジタルａｃｃ回路及びデジタルクロマキラー回路 | |
| US6333762B1 (en) | Method for making look-up tables for video format converter using the look-up tables | |
| JP2007109231A (ja) | プロセッサ読取可能記憶媒体 | |
| US6788825B1 (en) | Image processing apparatus | |
| US20040218835A1 (en) | Method and circuit for scaling raster images | |
| JP2778492B2 (ja) | 画像処理装置 | |
| JP3634575B2 (ja) | デジタル画像補正装置及びディスプレイ装置 | |
| US6219104B1 (en) | Picture processing apparatus and processing method | |
| JP3113090B2 (ja) | 映像信号処理装置 | |
| JP3658001B2 (ja) | デジタルコンバーゼンス補正装置及びディスプレイ装置 | |
| KR100378327B1 (ko) | 디지털 컨버전스 보정 장치 및 디스플레이 장치 | |
| JPH10290367A (ja) | 画像処理装置 | |
| JPH0630324A (ja) | ワイド画面対応撮像装置 | |
| JP2532775B2 (ja) | 電子ズ―ム回路 | |
| JP3451216B2 (ja) | 画像表示装置及びサンプリング周波数調整方法 | |
| JP2701310B2 (ja) | 中間調画像生成方法および装置 | |
| JP2000221931A (ja) | 画像表示方法 | |
| JP3586432B2 (ja) | 階調補正回路、及びγ補正装置 | |
| JPH10210385A (ja) | ディスプレイ | |
| JP3875431B2 (ja) | 映像信号変換装置 | |
| JP2752287B2 (ja) | 映像信号処理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980407 |
|
| LAPS | Cancellation because of no payment of annual fees |