JP2776727B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2776727B2
JP2776727B2 JP28564393A JP28564393A JP2776727B2 JP 2776727 B2 JP2776727 B2 JP 2776727B2 JP 28564393 A JP28564393 A JP 28564393A JP 28564393 A JP28564393 A JP 28564393A JP 2776727 B2 JP2776727 B2 JP 2776727B2
Authority
JP
Japan
Prior art keywords
film
etching
semiconductor device
manufacturing
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP28564393A
Other languages
Japanese (ja)
Other versions
JPH07122567A (en
Inventor
秀行 庄司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP28564393A priority Critical patent/JP2776727B2/en
Publication of JPH07122567A publication Critical patent/JPH07122567A/en
Application granted granted Critical
Publication of JP2776727B2 publication Critical patent/JP2776727B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は半導体装置の製造方法、
詳しくは半導体ウェーハ上のアルミニウム合金膜のドラ
イエッチングにおける半導体装置の製造方法に関する。
The present invention relates to a method for manufacturing a semiconductor device,
More specifically, the present invention relates to a method for manufacturing a semiconductor device in dry etching of an aluminum alloy film on a semiconductor wafer.

【0002】[0002]

【従来の技術】IC、LSI等の半導体装置に使用され
る配線には、一般にはアルミニウム合金膜が用いられて
いる。しかしながら、LSI、IC等の集積度の向上に
伴い、配線パターンが細線化したため、エレクトロマイ
グレーション、ストレスマイグレーションが問題となっ
てきた。かかる問題を回避するためには、アルミニウム
合金膜の上部および下部にTiN等の耐熱金属膜を形成
することが有効であることが知られている。そこで、従
来より、半導体装置の製造方法において、アルミニウム
合金膜の上部および下部にTiN等の耐熱金属膜を形成
していた。以下に、従来の半導体装置の方法を、図7お
よび図8を参照しながら説明する。
2. Description of the Related Art Aluminum alloy films are generally used for wiring used in semiconductor devices such as ICs and LSIs. However, with the improvement in the degree of integration of LSIs, ICs, and the like, the wiring patterns have become finer, so that electromigration and stress migration have become problems. In order to avoid such a problem, it is known that it is effective to form a heat-resistant metal film such as TiN on the upper and lower portions of the aluminum alloy film. Therefore, conventionally, in a method of manufacturing a semiconductor device, a heat-resistant metal film such as TiN has been formed above and below an aluminum alloy film. Hereinafter, a conventional method for a semiconductor device will be described with reference to FIGS.

【0003】先ず、図7の(a)に示すように、シリコ
ン基板701上にシリコン酸化膜702を成長させ、そ
の上にTi膜703、TiN膜704、Al−Si−C
u膜705、TiN膜706の順にスパッタリング技術
を用いて形成する。そして、さらにフォトレジスト70
7を塗布し、露光技術により所望のパターンを形成す
る。
First, as shown in FIG. 7A, a silicon oxide film 702 is grown on a silicon substrate 701, and a Ti film 703, a TiN film 704, an Al--Si--C
The u film 705 and the TiN film 706 are formed in this order by using a sputtering technique. Then, the photoresist 70
7 is applied, and a desired pattern is formed by an exposure technique.

【0004】続いて、図7の(a)のTi膜703、T
iN膜704、Al−Si−Cu膜705、TiN膜7
06のエッチングを行う。エッチングは、例えば図8に
示されるドライエッチング装置を用いて行われる。この
ドライエッチング装置は、チャンバ801と、チャンバ
801内にCl2/BCl3ガスを供給するガス供給機構
806と、上部電極802および下部電極803と、マ
ッチングボックス804と、RF電源805(RF周波
数13.56MHz)等より構成されている。図7の
(a)のシリコン基板701を下部電極803上に載置
することにより、ドライエッチングが行われる。この結
果、図7(b)に示されるように、TiN膜704、7
06、Al−Si−Cu膜705よりなる所望の配線パ
ターンが形成されるものである。
Subsequently, the Ti film 703, T
iN film 704, Al-Si-Cu film 705, TiN film 7
06 is performed. The etching is performed using, for example, a dry etching apparatus shown in FIG. This dry etching apparatus includes a chamber 801, a gas supply mechanism 806 for supplying Cl 2 / BCl 3 gas into the chamber 801, an upper electrode 802 and a lower electrode 803, a matching box 804, an RF power supply 805 (RF frequency 13 .56 MHz). By placing the silicon substrate 701 of FIG. 7A on the lower electrode 803, dry etching is performed. As a result, as shown in FIG. 7B, the TiN films 704, 7
06, a desired wiring pattern composed of the Al-Si-Cu film 705 is formed.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、Cl2
/BCl3をエッチングガスとして耐熱金属膜を有する
アルミニウム合金膜のエッチングを行うと、シリコン基
板701の垂直方向にエッチングが進行する他、水平方
向にもエッチングが進行する等方性エッチングが行われ
てしまう。これは、Cl2/BCl3を用いたアルミニウ
ム合金膜のエッチングが化学反応によることに起因する
ものである。一方、TiN等の耐熱金属膜は一般に反応
生成物の蒸気圧が低いためにイオンによるスパッタ効果
がなく、エッチングされ難い。このため、シリコン基板
701の水平方向に対しても耐熱金属膜のエッチングは
進行し難くなり、図7の(b)に示すように耐熱金属膜
であるTiN膜706側壁に対し、アルミニウム合金膜
であるAl−Si−Cu膜705側壁が凹んだような形
状となる。すなわち、アルミニウム合金膜にサイドエッ
チングが生じたような形状となる。
However, Cl 2
When an aluminum alloy film having a heat-resistant metal film is etched using / BCl 3 as an etching gas, the etching proceeds in the vertical direction of the silicon substrate 701 and isotropic etching in which the etching also proceeds in the horizontal direction. I will. This is because the etching of the aluminum alloy film using Cl 2 / BCl 3 is caused by a chemical reaction. On the other hand, a heat-resistant metal film such as TiN generally has a low vapor pressure of a reaction product and thus has no sputtering effect due to ions, and is hardly etched. Therefore, the etching of the heat-resistant metal film hardly proceeds even in the horizontal direction of the silicon substrate 701, and the aluminum alloy film is applied to the side wall of the TiN film 706, which is the heat-resistant metal film, as shown in FIG. The Al-Si-Cu film 705 has a shape in which the side wall is depressed. That is, the aluminum alloy film has a shape in which side etching occurs.

【0006】また、アルミニウム合金膜のサイドエッチ
ングの他の原因として以下の事由が掲げられる。Cl2
/BCl3によりアルミニウム膜のエッチングを行う
と、エッチング後のアルミニウム膜の側壁に反応生成物
が形成され、この反応生成物がパーティクルの原因とな
る。そこで、従来よりO2プラズマ等によるフォトレジ
ストのアッシングおよびH2Oプラズマによるコロージ
ョン対策を行った後、水酸化テトラメチルアンモニウム
N(CH34OHによるアルカリ処理を行っている。水
酸化テトラメチルアンモニウムはアルカリ性であるの
で、アルミニウム合金膜をエッチングしてしまう。この
結果、Al−Si−Cu膜705は、TiN膜706に
比べてシリコン基板の水平方向へ更にエッチングが進行
してしまう。
Further, the following reasons are listed as other causes of the side etching of the aluminum alloy film. Cl 2
When the aluminum film is etched with / BCl 3 , a reaction product is formed on the side wall of the etched aluminum film, and the reaction product causes particles. Therefore, conventionally, after ashing of the photoresist with O 2 plasma or the like and countermeasures against corrosion by H 2 O plasma, alkali treatment with tetramethylammonium hydroxide N (CH 3 ) 4 OH has been performed. Since tetramethylammonium hydroxide is alkaline, it will etch the aluminum alloy film. As a result, the Al-Si-Cu film 705 is further etched in the horizontal direction of the silicon substrate as compared with the TiN film 706.

【0007】ここで、サイドエッチングの生じたAl−
Si−Cu膜705の配線間に層間膜を充填しようとし
たとする。ところが、Al−Si−Cu膜705に対し
てTiN膜706が水平方向に突出しているため、Al
−Si−Cu膜705の配線間に層間膜を完全に充填す
ることができず、層間膜中に空洞708が発生してしま
う。空洞708には水分等が残留しやすく、この水分等
は半導体装置の故障の原因ともなる。したがって、従来
の半導体装置の製造方法にあっては、半導体デバイスの
信頼性が大きく低下するという重大な問題が生じてい
た。
[0007] Here, the Al-
It is assumed that an interlayer film is to be filled between the wirings of the Si-Cu film 705. However, since the TiN film 706 protrudes in the horizontal direction with respect to the Al-Si-Cu film 705,
The interlayer film cannot be completely filled between the wirings of the -Si-Cu film 705, and a cavity 708 is generated in the interlayer film. Water and the like easily remain in the cavity 708, and the water and the like may cause a failure of the semiconductor device. Therefore, in the conventional method for manufacturing a semiconductor device, there has been a serious problem that the reliability of the semiconductor device is greatly reduced.

【0008】[0008]

【発明の目的】そこで、本発明は、半導体装置の製造方
法において、アルミニウム合金配線間の層間膜における
空洞の発生を防止し、半導体デバイスの信頼性を向上す
ることを目的としている。
SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide a method of manufacturing a semiconductor device, which prevents the occurrence of voids in an interlayer film between aluminum alloy wirings and improves the reliability of a semiconductor device.

【0009】[0009]

【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体ウェーハ上のアルミニウムを含む金属
膜表面に耐熱金属膜およびマスクを順に形成する工程
と、フッ素を含むガスプラズマ中において記耐熱金属
膜のサイドエッチングを行う工程と、引き続き前記アル
ミニウムを含む金属エッチングして金属配線を形成
する工程と、前記金属配線間に層間絶縁膜を充填する工
程とを含むことを特徴とする
The method of manufacturing a semiconductor device of the present invention SUMMARY OF] includes a step of forming a refractory metal film and the mask in order to metal <br/> membrane surface containing aluminum on a semiconductor wafer, a fluorine gas and performing side etching of the previous SL refractory metal film in the plasma, and forming a metal interconnection continues etching the metal film containing pre SL aluminum, a step of filling the interlayer insulating film between before Symbol metal wires It is characterized by including .

【0010】請求項2記載の発明に係る半導体装置の製
造方法は、上記耐熱金属膜のサイドエッチングを行う工
程は、フッ素を含むガスプラズマ中の一対の電極の一方
に上記半導体ウェーハを接触させ、両電極間に高周波電
圧を印加する処理よりなることを特徴とする請求項1記
載の半導体装置の製造方法である。
According to a second aspect of the present invention, in the method of manufacturing a semiconductor device, the step of performing side etching of the heat-resistant metal film includes contacting the semiconductor wafer with one of a pair of electrodes in a gas plasma containing fluorine. 2. The method for manufacturing a semiconductor device according to claim 1, comprising a process of applying a high-frequency voltage between both electrodes.

【0011】請求項3記載の発明に係る半導体装置の製
造方法は、上記耐熱金属膜のサイドエッチングを行う工
程は、フッ素を含むガスプラズマ中の上記半導体ウェー
ハにマイクロ波および磁場を印加する処理よりなること
を特徴とする請求項1記載に半導体装置の製造方法であ
る。
According to a third aspect of the present invention, in the method of manufacturing a semiconductor device, the step of performing the side etching of the heat-resistant metal film is performed by applying a microwave and a magnetic field to the semiconductor wafer in a gas plasma containing fluorine. 2. The method of manufacturing a semiconductor device according to claim 1, wherein:

【0012】[0012]

【作用】請求項1記載の発明に係る半導体装置の製造方
法にあっては、先ず半導体ウェーハ上のアルミニウム合
金膜表面に、耐熱金属膜(TiN等)およびフォトレジ
ストを順に形成する。そして、フッ素を含むガスプラズ
マ中において上記耐熱金属膜のサイドエッチングを行っ
た後、アルミニウム合金膜のエッチングを行うことによ
り、所望のパターンの金属配線を形成する。耐熱金属膜
にはサイドエッチング(アンダーカット)がなされてい
るため、耐熱金属および金属配線の線幅は略等しくな
る。この結果、金属配線間に層間膜を隙間なく充填する
ことができ、層間膜中に空洞が生じるのを防止すること
ができる。したがって、空洞に水分が残留すること等に
よる半導体装置の故障を回避することが可能となる。
In the method of manufacturing a semiconductor device according to the first aspect of the present invention, first, a heat-resistant metal film (TiN or the like) and a photoresist are sequentially formed on the surface of an aluminum alloy film on a semiconductor wafer. Then, after performing the side etching of the heat-resistant metal film in a gas plasma containing fluorine, the aluminum alloy film is etched to form a metal wiring having a desired pattern. Since the heat-resistant metal film is side-etched (undercut), the line widths of the heat-resistant metal and the metal wiring are substantially equal. As a result, the interlayer film can be filled without gaps between the metal wirings, and the formation of a cavity in the interlayer film can be prevented. Therefore, it is possible to avoid a failure of the semiconductor device due to, for example, moisture remaining in the cavity.

【0013】請求項2記載の発明に係る半導体装置の製
造方法にあっては、フッ素を含むガスプラズマ中の一対
の電極の一方に上記半導体ウェーハを接触させ、両電極
間に高周波電圧を印加させることにより耐熱金属膜のサ
イドエッチングを行っている。
According to a second aspect of the present invention, the semiconductor wafer is brought into contact with one of a pair of electrodes in a gas plasma containing fluorine, and a high-frequency voltage is applied between the two electrodes. Thus, the side etching of the heat-resistant metal film is performed.

【0014】請求項3記載の発明に係る半導体装置の製
造方法にあっては、フッ素を含むガスプラズマ中の上記
半導体ウェーハにマイクロ波および磁場を印加すること
により、耐熱金属膜のサイドエッチングを行っている。
これにより、高密度のプラズマを発生させることがで
き、耐熱金属膜を高速にエッチングすることが可能とな
る。
According to a third aspect of the present invention, in the method of manufacturing a semiconductor device, a side surface of the heat-resistant metal film is etched by applying a microwave and a magnetic field to the semiconductor wafer in a gas plasma containing fluorine. ing.
Thus, high-density plasma can be generated, and the heat-resistant metal film can be etched at a high speed.

【0015】[0015]

【実施例】以下に、本発明の一実施例に係る半導体装置
の製造方法を図面を参照しながら説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A method for manufacturing a semiconductor device according to one embodiment of the present invention will be described below with reference to the drawings.

【0016】図1は、本発明の第1実施例に係る半導体
装置の製造方法を示す図である。先ず、図1の(a)に
示すように、シリコン基板101上にシリコン酸化膜1
02を成長させ、続いてスパッタリング技術によりTi
膜103、TiN膜104、Al−Si−Cu膜10
5、TiN膜106を順に形成する。そして、この上に
フォトレジスト107を塗布した後、露光技術によりパ
ターンを形成する。
FIG. 1 is a view showing a method of manufacturing a semiconductor device according to a first embodiment of the present invention. First, as shown in FIG. 1A, a silicon oxide film 1 is formed on a silicon substrate 101.
02, followed by a sputtering technique for Ti
Film 103, TiN film 104, Al-Si-Cu film 10
5. A TiN film 106 is formed in order. Then, after a photoresist 107 is applied thereon, a pattern is formed by an exposure technique.

【0017】このシリコン基板101を図2に示すドラ
イエッチング装置を用いてエッチング処理する。このド
ライエッチング装置は、チャンバ201と、チャンバ2
01内にCl2/BCl3ガスを供給するガス供給機構2
06と、上下に対向配置された上部電極202および下
部電極203と、マッチングボックス204、RF電源
205(RF周波数13.56MHz)等より構成され
ている。RF電源205は上部電極202、下部電極2
03のいずれにも選択的に電圧を供給可能である。シリ
コン基板101は下部電極203上に載置される。
The silicon substrate 101 is etched using a dry etching apparatus shown in FIG. This dry etching apparatus includes a chamber 201 and a chamber 2
Gas supply mechanism 2 for supplying Cl 2 / BCl 3 gas into 01
06, an upper electrode 202 and a lower electrode 203 which are vertically opposed to each other, a matching box 204, an RF power supply 205 (RF frequency 13.56 MHz), and the like. The RF power source 205 includes the upper electrode 202 and the lower electrode 2
03 can be selectively supplied with a voltage. The silicon substrate 101 is mounted on the lower electrode 203.

【0018】初めに、Al−Si−Cu膜105上のT
iN膜106をエッチングする。RF電源205を上部
電極202に印加し、CF4:100sccm、圧力:60
0mTorr、RFパワー密度:5.50W/cm2の条件で
エッチングを行い、図1の(b)に示すように、TiN
膜106側壁のサイドエッチングを進行させる。これに
より、TiN膜106側壁はフォトレジスト107側壁
に対して凹んだような(サイドエッチングが生じた)形
状となる。
First, T on the Al-Si-Cu film 105
The iN film 106 is etched. An RF power source 205 is applied to the upper electrode 202, CF 4 : 100 sccm, pressure: 60
Etching was performed under the conditions of 0 mTorr and RF power density: 5.50 W / cm 2 , and as shown in FIG.
The side etching of the side wall of the film 106 proceeds. As a result, the sidewall of the TiN film 106 has a shape recessed (side etching has occurred) with respect to the sidewall of the photoresist 107.

【0019】続いて、Al−Si−Cu膜105のエッ
チングを行う。RF電源205を下部電極203に印加
し、Cl2:30sccm、BCl3:60sccm、圧力:25
0mTorr、RFパワー密度:2.75W/cm2の条件で
エッチングを行う。最後に、TiN膜104およびTi
膜103のエッチングを行う。RF電源205を下部電
極203に印加し、Cl2:25sccm、BCl3:45sc
cm、圧力:20mTorr、RFパワー密度:1.1W/c
2のエッチング条件でエッチングを行う。
Subsequently, the Al-Si-Cu film 105 is etched. An RF power source 205 is applied to the lower electrode 203, and Cl 2 : 30 sccm, BCl 3 : 60 sccm, pressure: 25
Etching is performed under the conditions of 0 mTorr and RF power density: 2.75 W / cm 2 . Finally, the TiN film 104 and Ti
The film 103 is etched. An RF power source 205 is applied to the lower electrode 203, and Cl 2 : 25 sccm, BCl 3 : 45 sc
cm, pressure: 20 mTorr, RF power density: 1.1 W / c
Etching is performed under the etching condition of m 2 .

【0020】エッチング終了後に、フォトレジスト10
7の除去、H2O処理等によるAl−Si−Cu膜のコ
ロージョン対策、Al−Si−Cu膜の側壁に付着した
反応生成物の除去のための水酸化テトラメチルアンモニ
ウム等によるアルカリ処理等を行う。この結果、図1の
(c)に示すように、TiN膜106とAl−Si−C
u膜105の配線幅は略等しくなり、配線間に層間膜を
隙間なく充填することが可能となる。これにより層間膜
に空洞が生ずるのを防止できるものである。
After completion of the etching, the photoresist 10
7 removal, corrosion protection of Al-Si-Cu film by H 2 O processing and the like, an alkali treatment by tetramethylammonium hydroxide for removal of the reaction products adhering to the side walls of the Al-Si-Cu film, etc. Do. As a result, as shown in FIG. 1C, the TiN film 106 and the Al-Si-C
The wiring width of the u film 105 becomes substantially equal, and the interlayer film can be filled between the wirings without any gap. This can prevent a cavity from being formed in the interlayer film.

【0021】 次に、TiN膜のサイドエッチング量
(フォトレジスト側壁に対するTiN膜側壁のアンダー
カット量)の制御について説明する。図3は、Al−S
i−Cu膜105上に形成されているTiN膜106の
エッチングにおいて、圧力条件のみを変化させた時のサ
イドエッチング量(図中、丸印)、および陰極降下電圧
(図中、三角印)を示している。なお、エッチング時間
は6分である。また、アルミニウム合金膜のエッチン
グ、および、エッチング後の反応生成物除去のためのア
ルカリ処理により生ずるサイドエッチング量は、ともに
配線の片側で約0.1μmである。したがって、層間膜
の形成を良好にするためには、、TiN膜106のエッ
チング量が、Al−Si−Cu膜105のサイドエッチ
ング量と同等であることが望ましい。したがって、Ti
N膜106のサイドエッチング量を0.1μmとするた
めには、圧力を600mTorr以上、陰極降下電圧を
−50V以下にすればよいことが、図3から求められ
る。
Next, control of the amount of side etching of the TiN film (the amount of undercut of the side wall of the TiN film with respect to the side wall of the photoresist) will be described. FIG. 3 shows Al-S
In the etching of the TiN film 106 formed on the i-Cu film 105, the side etching amount (circled in the figure) when only the pressure condition is changed, and the cathode drop voltage
( Indicated by a triangle in the figure) . The etching time is 6 minutes. In addition, the amount of side etching caused by the etching of the aluminum alloy film and the alkali treatment for removing the reaction products after the etching is about 0.1 μm on one side of the wiring. Therefore, in order to improve the formation of the interlayer film, it is desirable that the etching amount of the TiN film 106 is equal to the side etching amount of the Al—Si—Cu film 105. Therefore, Ti
It is found from FIG. 3 that in order to set the side etching amount of the N film 106 to 0.1 μm, the pressure may be set to 600 mTorr or more and the cathode drop voltage may be set to −50 V or less.

【0022】なお、エッチング時間を変化させることに
よっても、TiN膜106のサイドエッチング量を所望
の値にすることが可能である。図4は、CF4:100s
ccm、圧力:600mTorr、RFパワー密度:5.5W/
cm2における、エッチング時間とサイドエッチング量
との関係を表している。エッチング時間を6分以上にす
ることにより、TiN膜106のサイドエッチング量が
0.1μm以上となることがこの図から確認できる。
The side etching amount of the TiN film 106 can be set to a desired value by changing the etching time. FIG. 4 shows CF 4 : 100s.
ccm, pressure: 600 mTorr, RF power density: 5.5 W /
The relationship between the etching time and the side etching amount in cm 2 is shown. From this figure, it can be confirmed that the side etching amount of the TiN film 106 becomes 0.1 μm or more by setting the etching time to 6 minutes or more.

【0023】図3、図4の結果により、陰極降下電圧を
−50V以下にするとともに、エッチング時間を変更す
ることにより、TiN膜106のサイドエッチング量を
所望の値に制御することが可能となるものである。な
お、本実施例において、フッ素を含むガスプラズマとし
てCF4を用いて説明したが、フッ素を含むその他のガ
ス、例えばSF6、C26等を用いても同様の効果を得
ることが可能である。
According to the results shown in FIGS. 3 and 4, the amount of side etching of the TiN film 106 can be controlled to a desired value by setting the cathode drop voltage to -50 V or less and changing the etching time. Things. In the present embodiment, the description has been made using CF 4 as the gas plasma containing fluorine. However, the same effect can be obtained by using other gas containing fluorine, for example, SF 6 , C 2 F 6 or the like. It is.

【0024】続いて、本発明の第2実施例に係る半導体
装置の製造方法を説明する。図5は、本実施例に係る半
導体装置の製造方法を表す図である。
Next, a method of manufacturing a semiconductor device according to a second embodiment of the present invention will be described. FIG. 5 is a diagram illustrating the method of manufacturing the semiconductor device according to the present embodiment.

【0025】先ず、図5の(a)に示すように、シリコ
ン基板501上にシリコン酸化膜502を形成し、続い
てTi膜503、TiN膜504、Al−Si−Cu膜
505、TiN膜506をスパッタリング技術により順
に成膜する、さらに、フォトレジスト507を塗布した
後、露光技術によりパターンを形成する。
First, as shown in FIG. 5A, a silicon oxide film 502 is formed on a silicon substrate 501, followed by a Ti film 503, a TiN film 504, an Al—Si—Cu film 505, and a TiN film 506. Are sequentially formed by a sputtering technique. Further, after a photoresist 507 is applied, a pattern is formed by an exposure technique.

【0026】このシリコン基板501を図6に示すプラ
ズマエッチング装置を用いてエッチング処理する。この
プラズマエッチング装置は、マイクロ波を伝播する導波
管604,導波管604内に磁場を発生させるソレノイ
ドコイル605、石英ベルジャ606、RF電源60
3、マッチングボックス602、シリコン基板501を
載置する試料台601等を備えて構成されている。先
ず、Al−Si−Cu膜505上のTiN膜506をエ
ッチングする。このときのエッチング条件は、CF4:
100sccm、圧力:10mTorr、マイクロ波電
流:300mA、RFパワー密度:0W/cm2(すな
わち、RF電源603は不使用)である。これにより、
図5の(b)に示すようにフォトレジスト507に対し
てTiN膜506にサイドエッチングが生じる。
The silicon substrate 501 is etched using a plasma etching apparatus shown in FIG. This plasma etching apparatus includes a waveguide 604 for propagating a microwave, a solenoid coil 605 for generating a magnetic field in the waveguide 604, a quartz bell 606, and an RF power supply 60.
3, a matching box 602, a sample table 601 on which the silicon substrate 501 is placed, and the like. First, the TiN film 506 on the Al-Si-Cu film 505 is etched. The etching condition at this time is CF4:
100 sccm, pressure: 10 mTorr, microwave current: 300 mA, RF power density: 0 W / cm 2 (sun
That is, the RF power supply 603 is not used) . This allows
As shown in FIG. 5B, side etching occurs in the TiN film 506 with respect to the photoresist 507.

【0027】続いて、Al−Si−Cu膜505、Ti
N膜504、Ti膜503のエッチングを行う。エッチ
ング条件は、Cl2:70sccm、BCl3:30sccm、圧
力:8mTorr、マイクロ波電流:300mA、RFパワ
ー密度:0.28W/cm2である。エッチング処理が
終了した後、フォトレジスト除去、H2O処理等による
Al−Si−Cu膜のコロージョン対策、Al−Si−
Cu膜の側壁に付着した反応生成物の除去のための水酸
化テトラメチルアンモニウム等によるアルカリ処理等を
行う。この結果、TiN膜506およびAl−Si−C
u膜505の配線幅は略等しくなり(図5の(c))、
配線間に層間膜を隙間なく充填することが可能となる。
これにより、層間膜に空洞が生ずるのを防止できるもの
である。
Subsequently, an Al-Si-Cu film 505, Ti
The N film 504 and the Ti film 503 are etched. The etching conditions are as follows: Cl 2 : 70 sccm, BCl 3 : 30 sccm, pressure: 8 mTorr, microwave current: 300 mA, RF power density: 0.28 W / cm 2 . After the etching process is completed, the photoresist is removed, the corrosion of the Al—Si—Cu film is prevented by H 2 O treatment, etc., and the Al—Si—
An alkali treatment with tetramethylammonium hydroxide or the like for removing a reaction product attached to the side wall of the Cu film is performed. As a result, the TiN film 506 and the Al-Si-C
The wiring width of the u film 505 becomes substantially equal (FIG. 5C),
It is possible to fill the interlayer film between the wirings without any gap.
Thereby, it is possible to prevent a cavity from being formed in the interlayer film.

【0028】本実施例に係る半導体装置の製造方法によ
れば、マイクロ波(周波数2.45GHz)プラズマエ
ッチング装置を使用しているため、上記第1実施例に係
る平行平板型ドライエッチング装置(周波数13.56
MHz)に比べて高密度のプラズマを得ることが可能で
ある。よって、本実施例によれば、TiN膜506の高
速エッチングが可能となる。また、ウェーハを載置する
下部電極にRF電極が接続されているので陰極降下電圧
を独立して制御することができ、TiN膜のサイドエッ
チング量を所望の値とすることが可能となる。
According to the method of manufacturing a semiconductor device according to the present embodiment, since a microwave (frequency 2.45 GHz) plasma etching apparatus is used, the parallel plate type dry etching apparatus (frequency 13.56
MHz) can be obtained. Therefore, according to the present embodiment, high-speed etching of the TiN film 506 can be performed. Further, since the RF electrode is connected to the lower electrode on which the wafer is mounted, the cathode drop voltage can be controlled independently, and the side etching amount of the TiN film can be set to a desired value.

【0029】[0029]

【発明の効果】以上説明してきたように、本発明によれ
ば、半導体装置の製造方法において、TiN等の耐熱金
属膜にサイドエッチングを生じさせることにより、耐熱
金属膜およびアルミニウム合金膜の配線幅を略等しくす
ることができ、アルミニウム合金膜間に層間膜を隙間な
く充填することが可能となる。この結果、層間膜中に空
洞が生じるのを防止することができ、空洞中に水分等が
残留することによる半導体装置の故障を回避することが
可能となる。
As described above, according to the present invention, in the method of manufacturing a semiconductor device, the side width of the heat-resistant metal film such as TiN is etched to form the wiring width of the heat-resistant metal film and the aluminum alloy film. Can be made substantially equal, and the interlayer film can be filled between the aluminum alloy films without any gap. As a result, a cavity can be prevented from being formed in the interlayer film, and a failure of the semiconductor device due to moisture or the like remaining in the cavity can be avoided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施例に係る半導体装置の製造方
法を表す図である。
FIG. 1 is a diagram illustrating a method for manufacturing a semiconductor device according to a first example of the present invention.

【図2】本発明の第1実施例に係る半導体装置の製造方
法に使用されるドライエッチング装置の断面図である。
FIG. 2 is a sectional view of a dry etching apparatus used in the method for manufacturing a semiconductor device according to the first embodiment of the present invention.

【図3】本発明の第1実施例に係る半導体装置の製造方
法のエッチング特性を表すである。
FIG. 3 is a graph showing etching characteristics of the method for manufacturing a semiconductor device according to the first embodiment of the present invention.

【図4】本発明の第1実施例に係る半導体装置の製造方
法のエッチング特性を表す図である。
FIG. 4 is a diagram showing the etching characteristics of the method for manufacturing a semiconductor device according to the first embodiment of the present invention.

【図5】本発明の第2実施例に係る半導体装置の製造方
法を表す図である。
FIG. 5 is a view illustrating a method for manufacturing a semiconductor device according to a second example of the present invention.

【図6】本発明の第2実施例に係る半導体装置の製造方
法に使用されるマイクロ波プラズマエッチング装置の断
面図である。
FIG. 6 is a sectional view of a microwave plasma etching apparatus used in a method for manufacturing a semiconductor device according to a second embodiment of the present invention.

【図7】従来の半導体装置の製造方法を表す図である。FIG. 7 is a diagram illustrating a conventional method of manufacturing a semiconductor device.

【図8】従来の半導体装置の製造方法に使用されるドラ
イエッチング装置の断面図である。
FIG. 8 is a sectional view of a dry etching apparatus used in a conventional method for manufacturing a semiconductor device.

【符号の説明】[Explanation of symbols]

101、501 シリコン基板(半導体ウェーハ) 105、505 Al−Si−Cu膜(アルミニウム合
金膜) 106、506 TiN膜(耐熱金属膜) 107、507 フォトレジスト
101, 501 Silicon substrate (semiconductor wafer) 105, 505 Al-Si-Cu film (aluminum alloy film) 106, 506 TiN film (heat-resistant metal film) 107, 507 Photoresist

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体ウェーハ上のアルミニウムを含む
金属膜表面に耐熱金属膜およびマスクを順に形成する工
程と、フッ素を含むガスプラズマ中において記耐熱金
属膜のサイドエッチングを行う工程と、引き続き前記ア
ルミニウムを含む金属エッチングして金属配線を形
成する工程と、前記金属配線間に層間絶縁膜を充填する
工程とを含むことを特徴とする半導体装置の製造方法。
1. Including aluminum on a semiconductor wafer
Forming a refractory metal film and the mask in sequence the surface of the metal film, by etching and performing side etching of the previous SL refractory metal film, subsequently the metal film containing pre SL aluminum in a gas plasma containing fluorine metal wires process and method of manufacturing a semiconductor device which comprises a step of filling the interlayer insulating film between before Symbol metal wire to form a.
【請求項2】 前記金属配線を形成する工程と前記層間
絶縁膜を充填する工程との間に、前記マスクを除去する
工程と、アルミニウムを含む金属膜の腐食防止処理を行
う工程と、反応生成物を除去する工程とを含むことを特
徴とする請求項1記載の半導体装置の製造方法。
2. The method according to claim 1 , wherein the step of forming the metal wiring and the step of forming the metal wiring are performed.
Removing the mask between the step of filling the insulating film;
Process and corrosion prevention treatment of aluminum-containing metal film.
2. The method according to claim 1 , further comprising the step of: removing a reaction product .
【請求項3】 記耐熱金属膜のサイドエッチングを行
う工程は、前記半導体ウェーハを一対の電極の一方に接
触させた状態で前記電極間に高周波を印加して行うか、
或いは/及び前記半導体ウェーハにマイクロ波および磁
場を印加して行うことを特徴とする請求項1記載
導体装置の製造方法。
3. A pre-Symbol step of performing side etching of the refractory metal film, contact the semiconductor wafer on one of the pair of electrodes
Applying a high frequency between the electrodes in the state of touching,
Or / and a manufacturing method for half <br/> conductor device according to claim 1, characterized in that prior SL by applying a microwave and a magnetic field to the semiconductor wafer.
JP28564393A 1993-10-21 1993-10-21 Method for manufacturing semiconductor device Expired - Lifetime JP2776727B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28564393A JP2776727B2 (en) 1993-10-21 1993-10-21 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28564393A JP2776727B2 (en) 1993-10-21 1993-10-21 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH07122567A JPH07122567A (en) 1995-05-12
JP2776727B2 true JP2776727B2 (en) 1998-07-16

Family

ID=17694192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28564393A Expired - Lifetime JP2776727B2 (en) 1993-10-21 1993-10-21 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2776727B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100549333B1 (en) * 1998-10-02 2006-04-06 주식회사 하이닉스반도체 Metal wiring formation method of semiconductor device
AU2003264515A1 (en) 2002-09-20 2004-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
「半導体ドライエッチング技術」(平成4.10.6)徳山 巍 編著,産業図書,P89−95

Also Published As

Publication number Publication date
JPH07122567A (en) 1995-05-12

Similar Documents

Publication Publication Date Title
US6143649A (en) Method for making semiconductor devices having gradual slope contacts
JP2001527288A (en) Improved oxide layer etching method
JPH06252107A (en) Dry etching method
JP2000133638A (en) Method and equipment for plasma etching
JPH07161703A (en) Manufacture of semiconductor device
JP3213803B2 (en) Method for forming slope contact hole in semiconductor using high-density plasma etching equipment
JPH03204928A (en) Formation of contact hole
JPH07147271A (en) Manufacture of semiconductor device
US6491042B1 (en) Post etching treatment process for high density oxide etcher
JPH06177089A (en) Manufacture of semiconductor device
JP2776727B2 (en) Method for manufacturing semiconductor device
JP3258240B2 (en) Etching method
JPH09129610A (en) Dry etching and device
JPH10189537A (en) Dry etching method
US6348736B1 (en) In situ formation of protective layer on silsesquioxane dielectric for dual damascene process
JPH09172079A (en) Semiconductor device and its manufacture
JPH08274073A (en) Etching of aluminum metal film
JPH0697127A (en) Formation of wiring
JP3006508B2 (en) Method for etching aluminum film or aluminum alloy film
JPH0670987B2 (en) Method for manufacturing semiconductor device
JP3339219B2 (en) Film forming equipment
JPH07201826A (en) Dry-etching method
JPH07263426A (en) Dry etching of laminated wiring
JPH05326515A (en) Manufacturing method of semiconductor device
JPH04148534A (en) Dry etching method

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970114