JPH07122567A - Fabrication of semiconductor device - Google Patents

Fabrication of semiconductor device

Info

Publication number
JPH07122567A
JPH07122567A JP28564393A JP28564393A JPH07122567A JP H07122567 A JPH07122567 A JP H07122567A JP 28564393 A JP28564393 A JP 28564393A JP 28564393 A JP28564393 A JP 28564393A JP H07122567 A JPH07122567 A JP H07122567A
Authority
JP
Japan
Prior art keywords
film
etching
semiconductor device
tin
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28564393A
Other languages
Japanese (ja)
Other versions
JP2776727B2 (en
Inventor
Hideyuki Shoji
秀行 庄司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP28564393A priority Critical patent/JP2776727B2/en
Publication of JPH07122567A publication Critical patent/JPH07122567A/en
Application granted granted Critical
Publication of JP2776727B2 publication Critical patent/JP2776727B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To enhance the reliability of a semiconductor device by preventing generation of void in the interlayer film between Al alloy wirings. CONSTITUTION:A Ti film 103, a TiN film 104, an Al-Si-Cu film 105, a TiN film 106, and a photoresist 107 are deposited sequentially on a silicon substrate 101. The TiN film 106 is then subjected to side etching using a dry etching system followed by etching of the Af-Si-Cu film 105. Since the width of the TiN film 106 is substantially equalized to that of the Al-Si-Cu film 105, an interlayer film can be interposed between wirings 105, 106 with no gap. This method prevents generation of void in the interlayer film.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体装置の製造方法、
詳しくは半導体ウェーハ上のアルミニウム合金膜のドラ
イエッチングにおける半導体装置の製造方法に関する。
BACKGROUND OF THE INVENTION The present invention relates to a method of manufacturing a semiconductor device,
More particularly, it relates to a method for manufacturing a semiconductor device in dry etching an aluminum alloy film on a semiconductor wafer.

【0002】[0002]

【従来の技術】IC、LSI等の半導体装置に使用され
る配線には、一般にはアルミニウム合金膜が用いられて
いる。しかしながら、LSI、IC等の集積度の向上に
伴い、配線パターンが細線化したため、エレクトロマイ
グレーション、ストレスマイグレーションが問題となっ
てきた。かかる問題を回避するためには、アルミニウム
合金膜の上部および下部にTiN等の耐熱金属膜を形成
することが有効であることが知られている。そこで、従
来より、半導体装置の製造方法において、アルミニウム
合金膜の上部および下部にTiN等の耐熱金属膜を形成
していた。以下に、従来の半導体装置の方法を、図7お
よび図8を参照しながら説明する。
2. Description of the Related Art An aluminum alloy film is generally used for wiring used in semiconductor devices such as IC and LSI. However, as the integration degree of LSIs, ICs, and the like has been improved, wiring patterns have become finer, so that electromigration and stress migration have become problems. In order to avoid such a problem, it is known that it is effective to form a heat resistant metal film such as TiN on the upper and lower parts of the aluminum alloy film. Therefore, conventionally, in a method of manufacturing a semiconductor device, a heat-resistant metal film such as TiN is formed on the upper and lower portions of the aluminum alloy film. Hereinafter, a conventional method for a semiconductor device will be described with reference to FIGS. 7 and 8.

【0003】先ず、図7の(a)に示すように、シリコ
ン基板701上にシリコン酸化膜702を成長させ、そ
の上にTi膜703、TiN膜704、Al−Si−C
u膜705、TiN膜706の順にスパッタリング技術
を用いて形成する。そして、さらにフォトレジスト70
7を塗布し、露光技術により所望のパターンを形成す
る。
First, as shown in FIG. 7A, a silicon oxide film 702 is grown on a silicon substrate 701, and a Ti film 703, a TiN film 704, and an Al-Si-C film are formed thereon.
The u film 705 and the TiN film 706 are formed in this order by a sputtering technique. Then, the photoresist 70 is further added.
7 is applied and a desired pattern is formed by an exposure technique.

【0004】続いて、図7の(a)のTi膜703、T
iN膜704、Al−Si−Cu膜705、TiN膜7
06のエッチングを行う。エッチングは、例えば図8に
示されるドライエッチング装置を用いて行われる。この
ドライエッチング装置は、チャンバ801と、チャンバ
801内にCl2/BCl3ガスを供給するガス供給機構
806と、上部電極802および下部電極803と、マ
ッチングボックス804と、RF電源805(RF周波
数13.56MHz)等より構成されている。図7の
(a)のシリコン基板701を下部電極803上に載置
することにより、ドライエッチングが行われる。この結
果、図7(b)に示されるように、TiN膜704、7
06、Al−Si−Cu膜705よりなる所望の配線パ
ターンが形成されるものである。
Subsequently, the Ti films 703, T shown in FIG.
iN film 704, Al-Si-Cu film 705, TiN film 7
Etching of 06 is performed. The etching is performed using, for example, the dry etching apparatus shown in FIG. This dry etching apparatus includes a chamber 801, a gas supply mechanism 806 for supplying Cl 2 / BCl 3 gas into the chamber 801, an upper electrode 802 and a lower electrode 803, a matching box 804, an RF power source 805 (RF frequency 13 .56 MHz) and the like. Dry etching is performed by placing the silicon substrate 701 of FIG. 7A on the lower electrode 803. As a result, as shown in FIG. 7B, TiN films 704, 7
06, a desired wiring pattern made of the Al-Si-Cu film 705 is formed.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、Cl2
/BCl3をエッチングガスとして耐熱金属膜を有する
アルミニウム合金膜のエッチングを行うと、シリコン基
板701の垂直方向にエッチングが進行する他、水平方
向にもエッチングが進行する等方性エッチングが行われ
てしまう。これは、Cl2/BCl3を用いたアルミニウ
ム合金膜のエッチングが化学反応によることに起因する
ものである。一方、TiN等の耐熱金属膜は一般に反応
生成物の蒸気圧が低いためにイオンによるスパッタ効果
がなく、エッチングされ難い。このため、シリコン基板
701の水平方向に対しても耐熱金属膜のエッチングは
進行し難くなり、図7の(b)に示すように耐熱金属膜
であるTiN膜706側壁に対し、アルミニウム合金膜
であるAl−Si−Cu膜705側壁が凹んだような形
状となる。すなわち、アルミニウム合金膜にサイドエッ
チングが生じたような形状となる。
However, Cl 2
When the aluminum alloy film having the heat-resistant metal film is etched using / BCl 3 as an etching gas, the isotropic etching is performed in which the etching proceeds not only in the vertical direction of the silicon substrate 701 but also in the horizontal direction. I will end up. This is because the etching of the aluminum alloy film using Cl 2 / BCl 3 is due to a chemical reaction. On the other hand, a refractory metal film such as TiN generally has a low vapor pressure of reaction products, and therefore has no sputtering effect by ions and is difficult to be etched. For this reason, the etching of the refractory metal film becomes difficult to proceed even in the horizontal direction of the silicon substrate 701, and the side wall of the TiN film 706, which is the refractory metal film, is made of the aluminum alloy film as shown in FIG. The side wall of a certain Al-Si-Cu film 705 has a concave shape. That is, the aluminum alloy film has a shape such that side etching occurs.

【0006】また、アルミニウム合金膜のサイドエッチ
ングの他の原因として以下の事由が掲げられる。Cl2
/BCl3によりアルミニウム膜のエッチングを行う
と、エッチング後のアルミニウム膜の側壁に反応生成物
が形成され、この反応生成物がパーティクルの原因とな
る。そこで、従来よりO2プラズマ等によるフォトレジ
ストのアッシングおよびH2Oプラズマによるコロージ
ョン対策を行った後、水酸化テトラメチルアンモニウム
N(CH34OHによるアルカリ処理を行っている。水
酸化テトラメチルアンモニウムはアルカリ性であるの
で、アルミニウム合金膜をエッチングしてしまう。この
結果、Al−Si−Cu膜705は、TiN膜706に
比べてシリコン基板の水平方向へ更にエッチングが進行
してしまう。
Other causes of side etching of the aluminum alloy film include the following reasons. Cl 2
When the aluminum film is etched with / BCl 3 , a reaction product is formed on the side wall of the aluminum film after etching, and this reaction product causes particles. Therefore, conventionally, after ashing the photoresist with O 2 plasma or the like and taking measures against corrosion with H 2 O plasma, alkali treatment with tetramethylammonium hydroxide N (CH 3 ) 4 OH is performed. Since tetramethylammonium hydroxide is alkaline, it will etch the aluminum alloy film. As a result, the Al-Si-Cu film 705 is further etched in the horizontal direction of the silicon substrate as compared with the TiN film 706.

【0007】ここで、サイドエッチングの生じたAl−
Si−Cu膜705の配線間に層間膜を充填しようとし
たとする。ところが、Al−Si−Cu膜705に対し
てTiN膜706が水平方向に突出しているため、Al
−Si−Cu膜705の配線間に層間膜を完全に充填す
ることができず、層間膜中に空洞708が発生してしま
う。空洞708には水分等が残留しやすく、この水分等
は半導体装置の故障の原因ともなる。したがって、従来
の半導体装置の製造方法にあっては、半導体デバイスの
信頼性が大きく低下するという重大な問題が生じてい
た。
[0007] Here, Al-
An attempt is made to fill the interlayer film between the wirings of the Si-Cu film 705. However, since the TiN film 706 is projected in the horizontal direction with respect to the Al-Si-Cu film 705, Al
The interlayer film cannot be completely filled between the wirings of the —Si—Cu film 705, and a cavity 708 is generated in the interlayer film. Moisture or the like easily remains in the cavity 708, and this moisture or the like also causes a failure of the semiconductor device. Therefore, the conventional method of manufacturing a semiconductor device has a serious problem that the reliability of the semiconductor device is significantly reduced.

【0008】[0008]

【発明の目的】そこで、本発明は、半導体装置の製造方
法において、アルミニウム合金配線間の層間膜における
空洞の発生を防止し、半導体デバイスの信頼性を向上す
ることを目的としている。
SUMMARY OF THE INVENTION It is therefore an object of the present invention to prevent the formation of voids in an interlayer film between aluminum alloy wirings and improve the reliability of a semiconductor device in a method of manufacturing a semiconductor device.

【0009】[0009]

【課題を解決するための手段】請求項1記載の発明に係
る半導体装置の製造方法は、半導体ウェーハ上のアルミ
ニウム合金膜表面に耐熱金属膜およびフォトレジストを
順に形成する工程と、フッ素を含むガスプラズマ中にお
いて上記耐熱金属膜のサイドエッチングを行う工程と、
上記アルミニウム合金膜のエッチングを行い、所望の金
属配線を形成する工程と、上記金属配線間に層間膜を充
填する工程とを備えたことを特徴とする。
According to a first aspect of the present invention, there is provided a method of manufacturing a semiconductor device, which comprises a step of sequentially forming a heat-resistant metal film and a photoresist on a surface of an aluminum alloy film on a semiconductor wafer, and a gas containing fluorine. A step of side etching the heat resistant metal film in plasma,
The method is characterized by including a step of etching the aluminum alloy film to form a desired metal wiring, and a step of filling an interlayer film between the metal wirings.

【0010】請求項2記載の発明に係る半導体装置の製
造方法は、上記耐熱金属膜のサイドエッチングを行う工
程は、フッ素を含むガスプラズマ中の一対の電極の一方
に上記半導体ウェーハを接触させ、両電極間に高周波電
圧を印加する処理よりなることを特徴とする請求項1記
載の半導体装置の製造方法である。
In a method of manufacturing a semiconductor device according to a second aspect of the present invention, in the step of side etching the refractory metal film, the semiconductor wafer is brought into contact with one of a pair of electrodes in a gas plasma containing fluorine, 2. The method of manufacturing a semiconductor device according to claim 1, further comprising the step of applying a high frequency voltage between both electrodes.

【0011】請求項3記載の発明に係る半導体装置の製
造方法は、上記耐熱金属膜のサイドエッチングを行う工
程は、フッ素を含むガスプラズマ中の上記半導体ウェー
ハにマイクロ波および磁場を印加する処理よりなること
を特徴とする請求項1記載に半導体装置の製造方法であ
る。
According to a third aspect of the present invention, in the method of manufacturing a semiconductor device, the step of side-etching the refractory metal film is performed by applying a microwave and a magnetic field to the semiconductor wafer in a gas plasma containing fluorine. The method of manufacturing a semiconductor device according to claim 1, wherein

【0012】[0012]

【作用】請求項1記載の発明に係る半導体装置の製造方
法にあっては、先ず半導体ウェーハ上のアルミニウム合
金膜表面に、耐熱金属膜(TiN等)およびフォトレジ
ストを順に形成する。そして、フッ素を含むガスプラズ
マ中において上記耐熱金属膜のサイドエッチングを行っ
た後、アルミニウム合金膜のエッチングを行うことによ
り、所望のパターンの金属配線を形成する。耐熱金属膜
にはサイドエッチング(アンダーカット)がなされてい
るため、耐熱金属および金属配線の線幅は略等しくな
る。この結果、金属配線間に層間膜を隙間なく充填する
ことができ、層間膜中に空洞が生じるのを防止すること
ができる。したがって、空洞に水分が残留すること等に
よる半導体装置の故障を回避することが可能となる。
In the method of manufacturing a semiconductor device according to the first aspect of the present invention, first, a refractory metal film (TiN or the like) and a photoresist are sequentially formed on the surface of an aluminum alloy film on a semiconductor wafer. Then, the heat-resistant metal film is side-etched in a gas plasma containing fluorine, and then the aluminum alloy film is etched to form a metal wiring having a desired pattern. Since the refractory metal film is side-etched (undercut), the refractory metal and the metal wiring have substantially the same line width. As a result, the interlayer film can be filled without gaps between the metal wirings, and a void can be prevented from being formed in the interlayer film. Therefore, it becomes possible to avoid a failure of the semiconductor device due to water remaining in the cavity.

【0013】請求項2記載の発明に係る半導体装置の製
造方法にあっては、フッ素を含むガスプラズマ中の一対
の電極の一方に上記半導体ウェーハを接触させ、両電極
間に高周波電圧を印加させることにより耐熱金属膜のサ
イドエッチングを行っている。
In a method of manufacturing a semiconductor device according to a second aspect of the present invention, the semiconductor wafer is brought into contact with one of a pair of electrodes in a gas plasma containing fluorine, and a high frequency voltage is applied between the electrodes. As a result, the heat resistant metal film is side-etched.

【0014】請求項3記載の発明に係る半導体装置の製
造方法にあっては、フッ素を含むガスプラズマ中の上記
半導体ウェーハにマイクロ波および磁場を印加すること
により、耐熱金属膜のサイドエッチングを行っている。
これにより、高密度のプラズマを発生させることがで
き、耐熱金属膜を高速にエッチングすることが可能とな
る。
In the method of manufacturing a semiconductor device according to the third aspect of the present invention, the heat-resistant metal film is side-etched by applying a microwave and a magnetic field to the semiconductor wafer in the gas plasma containing fluorine. ing.
Thereby, high-density plasma can be generated, and the heat resistant metal film can be etched at high speed.

【0015】[0015]

【実施例】以下に、本発明の一実施例に係る半導体装置
の製造方法を図面を参照しながら説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A method of manufacturing a semiconductor device according to an embodiment of the present invention will be described below with reference to the drawings.

【0016】図1は、本発明の第1実施例に係る半導体
装置の製造方法を示す図である。先ず、図1の(a)に
示すように、シリコン基板101上にシリコン酸化膜1
02を成長させ、続いてスパッタリング技術によりTi
膜103、TiN膜104、Al−Si−Cu膜10
5、TiN膜106を順に形成する。そして、この上に
フォトレジスト107を塗布した後、露光技術によりパ
ターンを形成する。
FIG. 1 is a diagram showing a method of manufacturing a semiconductor device according to a first embodiment of the present invention. First, as shown in FIG. 1A, a silicon oxide film 1 is formed on a silicon substrate 101.
02 was grown, and then Ti was sputtered.
Film 103, TiN film 104, Al-Si-Cu film 10
5, the TiN film 106 is sequentially formed. Then, after applying a photoresist 107 on this, a pattern is formed by an exposure technique.

【0017】このシリコン基板101を図2に示すドラ
イエッチング装置を用いてエッチング処理する。このド
ライエッチング装置は、チャンバ201と、チャンバ2
01内にCl2/BCl3ガスを供給するガス供給機構2
06と、上下に対向配置された上部電極202および下
部電極203と、マッチングボックス204、RF電源
205(RF周波数13.56MHz)等より構成され
ている。RF電源205は上部電極202、下部電極2
03のいずれにも選択的に電圧を供給可能である。シリ
コン基板101は下部電極203上に載置される。
This silicon substrate 101 is etched using the dry etching apparatus shown in FIG. This dry etching apparatus includes a chamber 201 and a chamber 2
Gas supply mechanism 2 for supplying Cl 2 / BCl 3 gas into 01
06, an upper electrode 202 and a lower electrode 203 which are vertically opposed to each other, a matching box 204, an RF power source 205 (RF frequency 13.56 MHz), and the like. The RF power source 205 includes an upper electrode 202 and a lower electrode 2.
It is possible to selectively supply a voltage to any one of the above. The silicon substrate 101 is placed on the lower electrode 203.

【0018】初めに、Al−Si−Cu膜105上のT
iN膜106をエッチングする。RF電源205を上部
電極202に印加し、CF4:100sccm、圧力:60
0mTorr、RFパワー密度:5.50W/cm2の条件で
エッチングを行い、図1の(b)に示すように、TiN
膜106側壁のサイドエッチングを進行させる。これに
より、TiN膜106側壁はフォトレジスト107側壁
に対して凹んだような(サイドエッチングが生じた)形
状となる。
First, T on the Al--Si--Cu film 105
The iN film 106 is etched. Applying an RF power source 205 to the upper electrode 202, CF 4: 100sccm, Pressure: 60
Etching was performed under the conditions of 0 mTorr and RF power density: 5.50 W / cm 2 , and TiN was formed as shown in FIG.
Side etching of the side wall of the film 106 proceeds. As a result, the sidewall of the TiN film 106 has a shape that is recessed (side etching has occurred) with respect to the sidewall of the photoresist 107.

【0019】続いて、Al−Si−Cu膜105のエッ
チングを行う。RF電源205を下部電極203に印加
し、Cl2:30sccm、BCl3:60sccm、圧力:25
0mTorr、RFパワー密度:2.75W/cm2の条件で
エッチングを行う。最後に、TiN膜104およびTi
膜103のエッチングを行う。RF電源205を下部電
極203に印加し、Cl2:25sccm、BCl3:45sc
cm、圧力:20mTorr、RFパワー密度:1.1W/c
2のエッチング条件でエッチングを行う。
Then, the Al-Si-Cu film 105 is etched. RF power source 205 is applied to the lower electrode 203, Cl 2 : 30 sccm, BCl 3 : 60 sccm, pressure: 25
Etching is performed under the conditions of 0 mTorr and RF power density: 2.75 W / cm 2 . Finally, TiN film 104 and Ti
The film 103 is etched. RF power source 205 is applied to the lower electrode 203, and Cl 2 : 25sccm, BCl 3 : 45sc.
cm, pressure: 20 mTorr, RF power density: 1.1 W / c
Etching is performed under the etching condition of m 2 .

【0020】エッチング終了後に、フォトレジスト10
7の除去、H2O処理等によるAl−Si−Cu膜のコ
ロージョン対策、Al−Si−Cu膜の側壁に付着した
反応生成物の除去のための水酸化テトラメチルアンモニ
ウム等によるアルカリ処理等を行う。この結果、図1の
(c)に示すように、TiN膜106とAl−Si−C
u膜105の配線幅は略等しくなり、配線間に層間膜を
隙間なく充填することが可能となる。これにより層間膜
に空洞が生ずるのを防止できるものである。
After the etching is completed, the photoresist 10
7), H 2 O treatment, etc. as a countermeasure against corrosion of the Al—Si—Cu film, and alkali treatment with tetramethylammonium hydroxide or the like to remove reaction products attached to the side walls of the Al—Si—Cu film. To do. As a result, as shown in FIG. 1C, the TiN film 106 and the Al-Si-C film are formed.
The wiring widths of the u film 105 are substantially equal, and it becomes possible to fill the interlayer film between the wirings without a gap. This can prevent the formation of voids in the interlayer film.

【0021】次に、TiN膜のサイドエッチング量(フ
ォトレジスト側壁に対するTiN膜側壁のアンダーカッ
ト量)の制御について説明する。図3は、Al−Si−
Cu膜105上に形成されているTiN膜106のエッ
チングにおいて、圧力条件のみを変化させた時のサイド
エッチング量(図中、丸印)、および、ドライエッチン
グ装置における陰極降下電圧を変化させた時のサイドエ
ッチング量(図中、三角印)を示している。なお、エッ
チング時間は6分である。また、アルミニウム合金膜の
エッチング、および、エッチング後の反応生成物除去の
ためのアルカリ処理により生ずるサイドエッチング量
は、ともに配線の片側で約0.1μmである。したがっ
て、層間膜の形成を良好にするためには、TiN膜10
6のエッチング量が、Al−Si−Cu膜105のサイ
ドエッチング量と同等であることが望ましい。したがっ
て、TiN膜106のサイドエッチング量を0.1μm
とするためには、圧力を600mTorr以上、陰極降下電
圧を−50V以下にすればよいことが、図3から求めら
れる。
Next, the control of the side etching amount of the TiN film (the undercut amount of the TiN film side wall with respect to the photoresist side wall) will be described. FIG. 3 shows Al-Si-
In the etching of the TiN film 106 formed on the Cu film 105, the side etching amount (circles in the figure) when only the pressure condition is changed, and when the cathode drop voltage in the dry etching apparatus is changed Shows the amount of side etching (triangle mark in the figure). The etching time is 6 minutes. The amount of side etching generated by the etching of the aluminum alloy film and the alkali treatment for removing reaction products after the etching is about 0.1 μm on one side of the wiring. Therefore, in order to improve the formation of the interlayer film, the TiN film 10
It is desirable that the etching amount of No. 6 is equal to the side etching amount of the Al-Si-Cu film 105. Therefore, the side etching amount of the TiN film 106 is set to 0.1 μm.
From FIG. 3, it is required that the pressure is 600 mTorr or more and the cathode drop voltage is −50 V or less.

【0022】なお、エッチング時間を変化させることに
よっても、TiN膜106のサイドエッチング量を所望
の値にすることが可能である。図4は、CF4:100s
ccm、圧力:600mTorr、RFパワー密度:5.5W/
cm2における、エッチング時間とサイドエッチング量
との関係を表している。エッチング時間を6分以上にす
ることにより、TiN膜106のサイドエッチング量が
0.1μm以上となることがこの図から確認できる。
The side etching amount of the TiN film 106 can be set to a desired value by changing the etching time. 4, CF 4: 100s
ccm, pressure: 600 mTorr, RF power density: 5.5 W /
The relationship between the etching time and the side etching amount in cm 2 is shown. It can be confirmed from this figure that the side etching amount of the TiN film 106 becomes 0.1 μm or more by setting the etching time to 6 minutes or more.

【0023】図3、図4の結果により、陰極降下電圧を
−50V以下にするとともに、エッチング時間を変更す
ることにより、TiN膜106のサイドエッチング量を
所望の値に制御することが可能となるものである。な
お、本実施例において、フッ素を含むガスプラズマとし
てCF4を用いて説明したが、フッ素を含むその他のガ
ス、例えばSF6、C26等を用いても同様の効果を得
ることが可能である。
From the results of FIGS. 3 and 4, it is possible to control the cathode drop voltage to −50 V or less and change the etching time to control the side etching amount of the TiN film 106 to a desired value. It is a thing. Although CF 4 is used as the gas plasma containing fluorine in the present embodiment, the same effect can be obtained by using other gas containing fluorine, such as SF 6 and C 2 F 6. Is.

【0024】続いて、本発明の第2実施例に係る半導体
装置の製造方法を説明する。図5は、本実施例に係る半
導体装置の製造方法を表す図である。
Next, a method of manufacturing a semiconductor device according to the second embodiment of the present invention will be described. FIG. 5 is a diagram showing the method for manufacturing the semiconductor device according to the present embodiment.

【0025】先ず、図5の(a)に示すように、シリコ
ン基板501上にシリコン酸化膜502を形成し、続い
てTi膜503、TiN膜504、Al−Si−Cu膜
505、TiN膜506をスパッタリング技術により順
に成膜する、さらに、フォトレジスト507を塗布した
後、露光技術によりパターンを形成する。
First, as shown in FIG. 5A, a silicon oxide film 502 is formed on a silicon substrate 501, and subsequently a Ti film 503, a TiN film 504, an Al--Si--Cu film 505, and a TiN film 506. Are sequentially formed by a sputtering technique, a photoresist 507 is applied, and then a pattern is formed by an exposure technique.

【0026】このシリコン基板501を図6に示すプラ
ズマエッチング装置を用いてエッチング処理する。この
プラズマエッチング装置は、マイクロ波を伝播する導波
管604、導波管604内に磁場を発生させるソレノイ
ドコイル605、石英ベルジャ606、RF電源60
3、マッチングボックス602、シリコン基板501を
載置する試料台601等を備えて構成されている。先
ず、Al−Si−Cu膜505上のTiN膜506をエ
ッチングする。このときのエッチング条件は、CF4
100sccm、圧力:10mTorr、マイクロ波電流:30
0mA、RFパワー密度:0W/cm2である。これに
より、図5の(b)に示すようにフォトレジスト507
に対してTiN膜506にサイドエッチングが生じる。
This silicon substrate 501 is etched using the plasma etching apparatus shown in FIG. This plasma etching apparatus includes a waveguide 604 that propagates microwaves, a solenoid coil 605 that generates a magnetic field in the waveguide 604, a quartz bell jar 606, and an RF power source 60.
3, a matching box 602, a sample table 601 on which the silicon substrate 501 is placed, and the like. First, the TiN film 506 on the Al-Si-Cu film 505 is etched. The etching conditions at this time are CF 4 :
100 sccm, pressure: 10 mTorr, microwave current: 30
0 mA, RF power density: 0 W / cm 2 . As a result, as shown in FIG.
On the other hand, side etching occurs in the TiN film 506.

【0027】続いて、Al−Si−Cu膜505、Ti
N膜504、Ti膜503のエッチングを行う。エッチ
ング条件は、Cl2:70sccm、BCl3:30sccm、圧
力:8mTorr、マイクロ波電流:300mA、RFパワ
ー密度:0.28W/cm2である。エッチング処理が
終了した後、フォトレジスト除去、H2O処理等による
Al−Si−Cu膜のコロージョン対策、Al−Si−
Cu膜の側壁に付着した反応生成物の除去のための水酸
化テトラメチルアンモニウム等によるアルカリ処理等を
行う。この結果、TiN膜506およびAl−Si−C
u膜505の配線幅は略等しくなり(図5の(c))、
配線間に層間膜を隙間なく充填することが可能となる。
これにより、層間膜に空洞が生ずるのを防止できるもの
である。
Subsequently, the Al-Si-Cu film 505, Ti
The N film 504 and the Ti film 503 are etched. The etching conditions are Cl 2 : 70 sccm, BCl 3 : 30 sccm, pressure: 8 mTorr, microwave current: 300 mA, and RF power density: 0.28 W / cm 2 . After the etching process is completed, the photoresist is removed, the H 2 O process or the like is taken as a measure against corrosion of the Al-Si-Cu film, and the Al-Si-
Alkali treatment with tetramethylammonium hydroxide or the like is performed to remove the reaction product attached to the side wall of the Cu film. As a result, the TiN film 506 and the Al-Si-C film are formed.
The wiring widths of the u film 505 are substantially equal ((c) of FIG. 5),
It becomes possible to fill the interlayer film between the wirings without any gap.
This makes it possible to prevent the formation of voids in the interlayer film.

【0028】本実施例に係る半導体装置の製造方法によ
れば、マイクロ波(周波数2.45GHz)プラズマエ
ッチング装置を使用しているため、上記第1実施例に係
る平行平板型ドライエッチング装置(周波数13.56
MHz)に比べて高密度のプラズマを得ることが可能で
ある。よって、本実施例によれば、TiN膜506の高
速エッチングが可能となる。また、ウェーハを載置する
下部電極にRF電極が接続されているので陰極降下電圧
を独立して制御することができ、TiN膜のサイドエッ
チング量を所望の値とすることが可能となる。
According to the method of manufacturing the semiconductor device of the present embodiment, since the microwave (frequency: 2.45 GHz) plasma etching device is used, the parallel plate type dry etching device (frequency: 13.56
It is possible to obtain a high-density plasma compared with (MHz). Therefore, according to this embodiment, the TiN film 506 can be etched at high speed. Further, since the RF electrode is connected to the lower electrode on which the wafer is placed, the cathode drop voltage can be controlled independently, and the side etching amount of the TiN film can be set to a desired value.

【0029】[0029]

【発明の効果】以上説明してきたように、本発明によれ
ば、半導体装置の製造方法において、TiN等の耐熱金
属膜にサイドエッチングを生じさせることにより、耐熱
金属膜およびアルミニウム合金膜の配線幅を略等しくす
ることができ、アルミニウム合金膜間に層間膜を隙間な
く充填することが可能となる。この結果、層間膜中に空
洞が生じるのを防止することができ、空洞中に水分等が
残留することによる半導体装置の故障を回避することが
可能となる。
As described above, according to the present invention, in the method of manufacturing a semiconductor device, the side width of the refractory metal film such as TiN is caused to cause the wiring width of the refractory metal film and the aluminum alloy film. Can be made substantially equal, and the interlayer film can be filled between the aluminum alloy films without any gap. As a result, it is possible to prevent a cavity from being formed in the interlayer film, and it is possible to avoid a failure of the semiconductor device due to residual moisture or the like in the cavity.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施例に係る半導体装置の製造方
法を表す図である。
FIG. 1 is a diagram illustrating a method for manufacturing a semiconductor device according to a first exemplary embodiment of the present invention.

【図2】本発明の第1実施例に係る半導体装置の製造方
法に使用されるドライエッチング装置の断面図である。
FIG. 2 is a cross-sectional view of a dry etching apparatus used in the method for manufacturing a semiconductor device according to the first embodiment of the present invention.

【図3】本発明の第1実施例に係る半導体装置の製造方
法のエッチング特性を表すである。
FIG. 3 is a diagram showing etching characteristics of the method for manufacturing a semiconductor device according to the first embodiment of the present invention.

【図4】本発明の第1実施例に係る半導体装置の製造方
法のエッチング特性を表す図である。
FIG. 4 is a diagram showing etching characteristics of the method for manufacturing a semiconductor device according to the first embodiment of the present invention.

【図5】本発明の第2実施例に係る半導体装置の製造方
法を表す図である。
FIG. 5 is a diagram showing a manufacturing method of a semiconductor device according to a second embodiment of the invention.

【図6】本発明の第2実施例に係る半導体装置の製造方
法に使用されるマイクロ波プラズマエッチング装置の断
面図である。
FIG. 6 is a sectional view of a microwave plasma etching apparatus used in a method for manufacturing a semiconductor device according to a second embodiment of the present invention.

【図7】従来の半導体装置の製造方法を表す図である。FIG. 7 is a diagram illustrating a conventional method for manufacturing a semiconductor device.

【図8】従来の半導体装置の製造方法に使用されるドラ
イエッチング装置の断面図である。
FIG. 8 is a cross-sectional view of a dry etching apparatus used in a conventional method for manufacturing a semiconductor device.

【符号の説明】[Explanation of symbols]

101、501 シリコン基板(半導体ウェーハ) 105、505 Al−Si−Cu膜(アルミニウム合
金膜) 106、506 TiN膜(耐熱金属膜) 107、507 フォトレジスト
101, 501 Silicon substrate (semiconductor wafer) 105, 505 Al-Si-Cu film (aluminum alloy film) 106, 506 TiN film (heat resistant metal film) 107, 507 Photoresist

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 半導体ウェーハ上のアルミニウム合金膜
表面に耐熱金属膜およびフォトレジストを順に形成する
工程と、 フッ素を含むガスプラズマ中において上記耐熱金属膜の
サイドエッチングを行う工程と、 上記アルミニウム合金膜のエッチングを行い、所望の金
属配線を形成する工程と、 上記金属配線間に層間膜を充填する工程とを備えたこと
を特徴とする半導体装置の製造方法。
1. A step of sequentially forming a refractory metal film and a photoresist on a surface of an aluminum alloy film on a semiconductor wafer, a step of side etching the refractory metal film in a gas plasma containing fluorine, and the aluminum alloy film. And a step of forming a desired metal wiring, and a step of filling an interlayer film between the metal wirings.
【請求項2】 上記耐熱金属膜のサイドエッチングを行
う工程は、フッ素を含むガスプラズマ中の一対の電極の
一方に上記半導体ウェーハを接触させ、両電極間に高周
波電圧を印加する処理よりなることを特徴とする請求項
1記載の半導体装置の製造方法。
2. The step of side-etching the refractory metal film comprises a step of bringing the semiconductor wafer into contact with one of a pair of electrodes in a gas plasma containing fluorine and applying a high-frequency voltage between the electrodes. The method for manufacturing a semiconductor device according to claim 1, wherein
【請求項3】 上記耐熱金属膜のサイドエッチングを行
う工程は、フッ素を含むガスプラズマ中の上記半導体ウ
ェーハにマイクロ波および磁場を印加する処理よりなる
ことを特徴とする請求項1記載に半導体装置の製造方
法。
3. The semiconductor device according to claim 1, wherein the step of side-etching the refractory metal film comprises a step of applying a microwave and a magnetic field to the semiconductor wafer in a gas plasma containing fluorine. Manufacturing method.
JP28564393A 1993-10-21 1993-10-21 Method for manufacturing semiconductor device Expired - Lifetime JP2776727B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28564393A JP2776727B2 (en) 1993-10-21 1993-10-21 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28564393A JP2776727B2 (en) 1993-10-21 1993-10-21 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH07122567A true JPH07122567A (en) 1995-05-12
JP2776727B2 JP2776727B2 (en) 1998-07-16

Family

ID=17694192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28564393A Expired - Lifetime JP2776727B2 (en) 1993-10-21 1993-10-21 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2776727B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100549333B1 (en) * 1998-10-02 2006-04-06 주식회사 하이닉스반도체 Metal wiring formation method of semiconductor device
US7781772B2 (en) 2002-09-20 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100549333B1 (en) * 1998-10-02 2006-04-06 주식회사 하이닉스반도체 Metal wiring formation method of semiconductor device
US7781772B2 (en) 2002-09-20 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7897973B2 (en) 2002-09-20 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8450851B2 (en) 2002-09-20 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8749061B2 (en) 2002-09-20 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US9082768B2 (en) 2002-09-20 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US9622345B2 (en) 2002-09-20 2017-04-11 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US9847386B2 (en) 2002-09-20 2017-12-19 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US10090373B2 (en) 2002-09-20 2018-10-02 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2776727B2 (en) 1998-07-16

Similar Documents

Publication Publication Date Title
US4980018A (en) Plasma etching process for refractory metal vias
US5302240A (en) Method of manufacturing semiconductor device
US5035768A (en) Novel etch back process for tungsten contact/via filling
US4547260A (en) Process for fabricating a wiring layer of aluminum or aluminum alloy on semiconductor devices
US6143649A (en) Method for making semiconductor devices having gradual slope contacts
JP3291889B2 (en) Dry etching method
JPH10223608A (en) Manufacture of semiconductor device
JPH07161703A (en) Manufacture of semiconductor device
JP3213803B2 (en) Method for forming slope contact hole in semiconductor using high-density plasma etching equipment
WO2000024046A1 (en) Plasma etching method
JPH07147271A (en) Manufacture of semiconductor device
US5167760A (en) Etchback process for tungsten contact/via filling
JPH09129610A (en) Dry etching and device
JP3258240B2 (en) Etching method
JP2776727B2 (en) Method for manufacturing semiconductor device
US6348736B1 (en) In situ formation of protective layer on silsesquioxane dielectric for dual damascene process
JPH0697127A (en) Formation of wiring
JPH09172079A (en) Semiconductor device and its manufacture
JP2000216148A (en) Device manufacturing process including dry etching
JP3006508B2 (en) Method for etching aluminum film or aluminum alloy film
JPH07263426A (en) Dry etching of laminated wiring
JP3696442B2 (en) Dry etching method and apparatus
JPH04148534A (en) Dry etching method
KR0181959B1 (en) Forming method of via hole in semiconductor device
JPH0637058A (en) Dry etching method

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970114