JP3291889B2 - Dry etching method - Google Patents

Dry etching method

Info

Publication number
JP3291889B2
JP3291889B2 JP01800494A JP1800494A JP3291889B2 JP 3291889 B2 JP3291889 B2 JP 3291889B2 JP 01800494 A JP01800494 A JP 01800494A JP 1800494 A JP1800494 A JP 1800494A JP 3291889 B2 JP3291889 B2 JP 3291889B2
Authority
JP
Japan
Prior art keywords
etching
metal layer
etch
plasma
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP01800494A
Other languages
Japanese (ja)
Other versions
JPH07226393A (en
Inventor
敏治 柳田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP01800494A priority Critical patent/JP3291889B2/en
Publication of JPH07226393A publication Critical patent/JPH07226393A/en
Application granted granted Critical
Publication of JP3291889B2 publication Critical patent/JP3291889B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は半導体装置等の製造分野
で適用されるドライエッチング方法関し、特にたとえ
ば高融点金属層のエッチバック工程により、電極・配線
等を形成するドライエッチング方法関する。
BACKGROUND OF THE INVENTION The present invention relates to a dry etching method applied in the field of manufacturing a semiconductor device, in particular for example an etch-back process of the refractory metal layer, relates to a dry etching process for forming electrodes and wiring, etc. .

【0002】[0002]

【従来の技術】LSI等の半導体装置の高集積度化、高
性能化が進展するに伴い、半導体チップ上では配線部分
が占有する面積の割合が増加する傾向にある。これによ
る半導体チップ面積の増大を避けるためには、多層配線
およびコンタクト電極による層間接続が必須のプロセス
となっている。従来、電極・配線形成方法としては、A
lやAl合金をスパッタリングにより形成することが広
く行われてきた。しかし、上述のように配線の多層化が
進展し、その結果として半導体基板の表面段差や接続孔
のアスペクト比の増大が顕著となりつつある状況下にお
いては、スパッタリングによる従来の方法ではステップ
カバリッジの不足による接続不良や断線が重大な問題と
なってきた。
2. Description of the Related Art As the degree of integration and performance of semiconductor devices such as LSIs increase, the proportion of the area occupied by wiring portions on a semiconductor chip tends to increase. In order to avoid an increase in the semiconductor chip area due to this, an interlayer connection using a multilayer wiring and a contact electrode is an essential process. Conventionally, as an electrode / wiring forming method, A
It has been widely practiced to form 1 and Al alloys by sputtering. However, as described above, in a situation where the wiring is multi-layered, and as a result, the surface step of the semiconductor substrate and the aspect ratio of the connection hole are becoming remarkable, the conventional method using sputtering has a step coverage. Insufficient connection or disconnection due to lack has become a serious problem.

【0003】そこで近年、W、Mo、Ta等の高融点金
属層やAl、Al合金、Cu等の金属を接続孔内に選択
的に成長させて埋め込む、各種の選択CVDが提案され
ている。この選択CVDは、金属ハロゲン化物や金属カ
ルボニル、有機金属化合物等のソースガスを、接続孔底
部に露出する下層配線材料により還元して、接続孔内に
構成金属を選択的に析出させるものである。しかし選択
CVDは、そのバッチ数を重ねると次第にその選択性が
劣化し、層間絶縁膜上等、不所望の部位にも析出する傾
向がある。また、ネイルヘッドと呼称される接続孔上の
過剰成長部分のエッチバック除去の制御性に乏しいこと
等の未解決の問題があり、未だ実用レベルに達していな
いのが現状である。
In recent years, various selective CVD methods have been proposed in which a high-melting point metal layer such as W, Mo, Ta, or the like, or a metal such as Al, an Al alloy, or Cu is selectively grown and embedded in a connection hole. In the selective CVD, a source gas such as a metal halide, a metal carbonyl, an organometallic compound, or the like is reduced by a lower wiring material exposed at the bottom of the connection hole to selectively deposit a constituent metal in the connection hole. . However, in the case of the selective CVD, the selectivity gradually deteriorates as the number of batches increases, and tends to deposit on an undesired portion such as on an interlayer insulating film. In addition, there is an unsolved problem such as poor controllability of etch-back removal of an overgrown portion on a connection hole called a nail head, and at present it has not yet reached a practical level.

【0004】かかる実情に鑑み、選択CVDに代わって
見直されつつあるのがブランケットCVDによる電極・
配線形成方法である。ブランケットCVDは、成長下地
面の化学的性質のいかんに関わらず、下地全面に選択性
無く析出するのでかかる名称が付けられる。一例とし
て、接続孔が開口された層間絶縁膜の全面を被覆して、
この接続孔を埋め込むようにW等の高融点金属層を形成
するプロセスが代表例である。なお、ブランケットCV
DによるWのコンタクトホール埋め込みに関して一般的
な解説記事が、例えば月セミコンダクターワールド誌
(プレスジャーナル社刊)1990年11月号220ペ
ージに掲載されている。
[0004] In view of the above situation, an electrode / electrode by blanket CVD is being reviewed instead of selective CVD.
This is a wiring forming method. Blanket CVD is so named because it deposits without selectivity over the entire surface of the underlying substrate, regardless of the chemical nature of the underlying substrate. As an example, by covering the entire surface of the interlayer insulating film in which the connection hole is opened,
A typical example is a process of forming a high-melting-point metal layer such as W so as to fill this connection hole. In addition, blanket CV
General commentary articles on buried contact hole of W by D have been published, for example, monthly published by Semiconductor World magazine (press journal published by) in the November 1990 issue 220 pages.

【0005】[0005]

【発明が解決しようとする課題】ところで、ブランケッ
トCVDにより高融点金属層を接続孔内に埋め込んで平
坦化し、いわゆるコンタクトプラグとして使用するため
には、接続孔内以外にも堆積した不要の高融点金属層の
エッチバックが当然必要となる。このエッチバック工程
では、ウェハ面内における処理の均一性の観点から、例
えば数10%前後のオーバーエッチングを施すことが通
常行われる。ところが、ブランケットCVD膜の厚さの
ばらつきや、エッチング装置のプラズマ密度の不均一に
起因して、エッチバック工程中の比較的早い時期に下地
の層間絶縁膜やバリアメタルが露出する部分がある。こ
の露出部分では、反応の相手、すなわち高融点金属層の
露出面の減少の結果、エッチング種の濃度が他の部分に
比して相対的に上昇する。このため、この露出部分では
局部的にエッチングレートが上昇し、一旦続孔内に埋め
込まれ平坦化された高融点金属層やバリアメタルの表面
が大きく浸食される現象がしばしば見られる。このよう
に、同一被エッチング基板上で被エッチング物のパター
ン密度に疎密が生じる結果、エッチング速度にばらつき
が生じる現象は、一般的にマイクロローディング効果と
呼ばれる。
By the way, in order to bury a high melting point metal layer in a connection hole by blanket CVD and flatten it, and use it as a so-called contact plug, an unnecessary high melting point metal deposited not only in the connection hole is used. Of course, etchback of the metal layer is required. In this etch-back process, over-etching of, for example, about several tens of percent is usually performed from the viewpoint of processing uniformity within the wafer surface. However, due to variations in the thickness of the blanket CVD film and unevenness in the plasma density of the etching apparatus, there are portions where the underlying interlayer insulating film and barrier metal are exposed relatively early in the etch-back process. In the exposed portion, the concentration of the etching species is relatively increased as compared with other portions as a result of the decrease of the reaction partner, that is, the exposed surface of the high melting point metal layer. For this reason, the etching rate locally increases in the exposed portion, and the phenomenon that the surface of the refractory metal layer or the barrier metal, which is once embedded in the continuous hole and flattened, is greatly eroded is often observed. The phenomenon in which the pattern density of the object to be etched varies on the same substrate to be etched, resulting in variations in the etching rate, is generally called a microloading effect.

【0006】この問題を、図5(a)ないし図5(c)
を参照して説明を加える。同図は従来のブランケットC
VDによる高融点金属層のエッチバック工程における問
題点を説明する図である。まず図5(a)に示すよう
に、不純物拡散層2を形成したSi等の半導体基板1上
に、この不純物拡散層2に臨む接続孔6を開口したSi
2 等からなる層間絶縁膜3を形成する。この基板全面
を覆うように、TiおよびTiNを順次スパッタリング
して密着層兼バリアメタル層4を形成し、この上にブラ
ンケットCVDによりWからなる高融点金属層5を形成
する。高融点金属層5の表面は、一般的に微細な凹凸面
となって形成される。これはブランケットCVDにより
形成したW等の高融点金属層が、微細な柱状結晶の集合
体として成長が進むためである。つぎにエッチバック工
程に移る訳であるが、高融点金属層5の薄い部分、ある
いはエッチング速度が大きい領域においては、下地の密
着層兼バリアメタル層4が早い時期に露出する。このと
きSF6 のようなフッ素系ガスを用いてエッチバックを
行うと、露出面付近ではミクロに見て大量のフッ素ラジ
カル(F* )が過剰となる。この過剰のF* は、接続孔
6に埋め込まれた高融点金属層5の平坦面に集中し、図
5(b)に示すようにオーバーエッチングを行っている
間に大きな浸食部7を発生する。
[0006] This problem is solved by referring to FIGS. 5 (a) to 5 (c).
The explanation is added with reference to. The figure shows a conventional blanket C
It is a figure explaining a problem in an etch back process of a refractory metal layer by VD. First, as shown in FIG. 5A, a Si substrate having a connection hole 6 facing the impurity diffusion layer 2 is formed on a semiconductor substrate 1 such as Si having the impurity diffusion layer 2 formed thereon.
An interlayer insulating film 3 made of O 2 or the like is formed. Ti and TiN are sequentially sputtered to cover the entire surface of the substrate to form an adhesion layer / barrier metal layer 4, and a high melting point metal layer 5 made of W is formed thereon by blanket CVD. The surface of the refractory metal layer 5 is generally formed as a fine uneven surface. This is because a high melting point metal layer such as W formed by blanket CVD grows as an aggregate of fine columnar crystals. Next, the process proceeds to an etch-back process. In a thin portion of the high melting point metal layer 5 or a region where the etching rate is high, the underlying adhesion layer / barrier metal layer 4 is exposed early. At this time, if etch-back is performed using a fluorine-based gas such as SF 6 , a large amount of microscopic fluorine radicals (F * ) becomes excessive near the exposed surface. This excess F * is concentrated on the flat surface of the refractory metal layer 5 buried in the connection hole 6 and generates a large eroded portion 7 during over-etching as shown in FIG. .

【0007】さらにエッチング条件を切り替え、密着層
兼バリアメタル層4をCl系ガスでエッチバックする
と、今度は層間絶縁膜3が早期に露出した部分でCl*
が反応の相手を失うので、この部分で過剰となる。過剰
のCl* は、接続孔の側壁に形成されている密着層兼バ
リアメタル層4のわずかな露出面に集中しこれをアタッ
クする。この結果、図5(c)に示すように密着層兼バ
リアメタル層の深い浸食部8を形成するに至る。また、
ブランケットCVDによる高融点金属層の表面モホロジ
が、そのまま層間絶縁膜3の表面に転写され、層間絶縁
膜3の表面に凹凸が形成される問題もある。
When the etching conditions are further switched and the adhesion layer / barrier metal layer 4 is etched back with a Cl-based gas, Cl * is exposed at a portion where the interlayer insulating film 3 is exposed earlier .
Loses their opponent, so there is excess in this part. Excess Cl * concentrates on a slightly exposed surface of the adhesion metal layer / barrier metal layer 4 formed on the side wall of the connection hole and attacks it. As a result, a deep erosion 8 of the adhesion layer and the barrier metal layer is formed as shown in FIG. Also,
There is also a problem that the surface morphology of the refractory metal layer by blanket CVD is transferred to the surface of the interlayer insulating film 3 as it is, and irregularities are formed on the surface of the interlayer insulating film 3.

【0008】ここに述べたマイクロローディング効果に
よるエッチバック形状の不均一やコンタクトプラグ形状
の悪化は、ブランケットCVDによる高融点金属層を用
いる多層配線プロセスの実用化をはばむ一因となってい
る。すなわち、コンタクトプラグに異常浸食部がある
と、上層配線との電気的接続が不完全なものとなり、抵
抗値の上昇、オーミック性の低下、エレクトロマイグレ
ーションの発生等が問題化する。また、コンタクトプラ
グ上に形成する上層配線の平坦性や平滑性が低下するの
で、上層配線パターニングリソグラフィ時の乱反射によ
る形状悪化も問題である。今後、被エッチング基板の大
口径化が進展し、エッチング装置は枚葉式が主流になる
と考えられる。このため、スループットの低下を招かな
いように高密度プラズマを用いた高速エッチングが求め
られるが、枚葉式エッチング装置のプラズマ密度の均一
性にも改善の余地が残されている状況を考えると、マイ
クロローディング効果の影響を受けない高融点金属層の
エッチバック方法の開発が急務となる。
The non-uniformity of the etch-back shape and the deterioration of the contact plug shape due to the micro-loading effect described above are one factor preventing the practical use of a multilayer wiring process using a high melting point metal layer by blanket CVD. That is, if there is an abnormally eroded portion in the contact plug, the electrical connection with the upper layer wiring becomes imperfect, resulting in a problem such as an increase in resistance value, a decrease in ohmic properties, and the occurrence of electromigration. In addition, since the flatness and smoothness of the upper wiring formed on the contact plug are deteriorated, the deterioration of the shape due to irregular reflection at the time of lithography of the upper wiring is also a problem. In the future, the diameter of the substrate to be etched will increase, and the single-wafer type etching apparatus will be the mainstream. For this reason, high-speed etching using high-density plasma is required so as not to cause a decrease in throughput, but considering the situation where there is still room for improvement in the uniformity of the plasma density of the single-wafer etching apparatus, There is an urgent need to develop a method for etching back a refractory metal layer that is not affected by the microloading effect.

【0009】そこで本発明の課題は、高融点金属層のエ
ッチバックにおいて、被エッチング基板全面にわたって
マイクロローディング効果による異常浸食のない均一な
処理が可能なドライエッチング方法を提供することであ
る。またこれにより、被エッチング基板の全面において
平坦性良く埋め込まれた高融点金属のコンタクトプラグ
を形成し、信頼性の高い多層配線構造を実現することで
ある。
It is an object of the present invention to provide a dry etching method capable of performing uniform processing without abnormal erosion due to a microloading effect over the entire surface of a substrate to be etched in etching back a refractory metal layer. Further, by this, a high-melting-point metal contact plug buried with good flatness is formed over the entire surface of the substrate to be etched, and a highly reliable multilayer wiring structure is realized.

【0010】本発明の別の課題は、上記ドライエッチン
グを、実用的なエッチングレートを維持しつつ行い、ス
ループットにすぐれたドライエッチング方法を提供する
ことである。
Another object of the present invention is to provide a dry etching method which performs the above dry etching while maintaining a practical etching rate, and which is excellent in throughput.

【0011】発明のその他の課題は、本願明細書およ
び添付図面の説明により明らかにされる。
Other objects of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0012】[0012]

【課題を解決するための手段】本発明のドライエッチン
グ方法は、上述の課題を解決するために発案したもので
あり、下地材料層上の全面に形成された高融点金属層の
エッチバックを2段階に分け、ラジカル反応を主体とす
るエッチング条件により、下地材料層が露出する直前ま
で高融点金属層をエッチングする第1のエッチバック工
程と、イオンによるスパッタリングを主体とするエッチ
ング条件により高融点金属層の残余部をエッチング
て下地材料層を露出する第2のエッチバック工程とを
すものである。
SUMMARY OF THE INVENTION The dry etching method of the present invention has been proposed in order to solve the above-mentioned problem, and the etching back of the refractory metal layer formed on the entire surface of the base material layer is performed by two times. It is divided into stages and immediately before the underlying material layer is exposed by etching conditions mainly based on radical reactions.
In a first etch-back process of etching a refractory metal layer, the etching conditions mainly the sputtering by ions etch the remaining portion of the refractory metal layer
Te is intended to facilities <br/> a second etch-back process to expose the underlying material layer.

【0013】上記の2段階エッチバック方法は、被エッ
チング基板を載置する基板ステージを、高プラズマ密度
領域内に配設するとともに基板ステージに第1の周波数
の基板バイアスを印加してエッチングッチングする第1
のエッチバック工程と、基板ステージを高プラズマ領域
外に配設するとともに基板ステージに第1の周波数より
低い周波数の第2の基板バイアスを印加してエッチング
する第2のエッチバックにより具現化される。
In the two-stage etch-back method, a substrate stage on which a substrate to be etched is mounted is disposed in a high plasma density region, and a substrate bias of a first frequency is applied to the substrate stage to perform etching and etching. First
And a second etch-back step of disposing the substrate stage outside the high plasma region and applying a second substrate bias having a frequency lower than the first frequency to the substrate stage to perform etching. .

【0014】さらに本発明のドライエッチング装置は、
高プラズマ密度領域と基板ステージとの距離を相対的に
可変しうる手段と、この基板ステージへ印加する基板バ
イアス周波数の切り替え手段とを有するドライエッチン
グ装置である。
Further, the dry etching apparatus of the present invention
A dry etching apparatus includes means for relatively changing the distance between a high plasma density region and a substrate stage, and means for switching a substrate bias frequency applied to the substrate stage.

【0015】高プラズマ密度領域と基板ステージとの距
離を相対的に可変しうる手段としては、基板ステージか
高プラズマ密度領域かいずれか一方を移動しうるように
すればよい。また、基板ステージへ印加する基板バイア
ス周波数の切り替え手段としては、異なる周波数を発生
しうる複数の高周波電源と、この複数の高周波電源のう
ちの1つを選択する切り替えスイッチから構成される。
あるいは、単一の高周波電源であっても、内部回路の制
御により複数の周波数の高周波を発生できる構成として
もよい。
As means for relatively varying the distance between the high plasma density region and the substrate stage, it is sufficient to move either the substrate stage or the high plasma density region. The switching means for switching the substrate bias frequency applied to the substrate stage includes a plurality of high-frequency power supplies capable of generating different frequencies and a switch for selecting one of the plurality of high-frequency power supplies.
Alternatively, even a single high frequency power supply may be configured to generate high frequencies of a plurality of frequencies under the control of an internal circuit.

【0016】以上の説明から明らかなように、本発明の
ドライエッチング装置は、プラズマ発生手段と基板バイ
アス印加手段とをそれぞれ別個に制御しうる装置が好ま
しい。このような装置としては、基板バイアス印加型の
ECR(ElectronCyclotron Res
onance)プラズマエッチング装置、ICP(In
ductively Coupled Plasma)
エッチング装置、TCP(Tranceformer
Coupled Plasma)エッチング装置、ヘリ
コン波プラズマ(Helicon Wave Plas
ma)エッチング装置等を例示できる。これらプラズマ
エッチング装置は、1×1011/cm3 以上1×1014
/cm3 未満程度の高密度プラズマを発生しうるので、
高速のエッチングを行うことができる利点がある。上記
した各高密度プラズマエッチング装置についての技術的
説明は、個々の技術リポート等に詳述されているので省
略するが、総説として月セミコンダクターワールド誌
1992年10月号59ページに掲載されている。
As is apparent from the above description, the dry etching apparatus of the present invention is preferably an apparatus which can separately control the plasma generating means and the substrate bias applying means. Such an apparatus includes a substrate bias application type ECR (Electron Cyclotron Res).
once) plasma etching equipment, ICP (In
ductile Coupled Plasma)
Etching equipment, TCP (Transformer)
Coupled Plasma etching system, helicon wave plasma (Helicon Wave Plas)
ma) An etching apparatus and the like can be exemplified. These plasma etching apparatuses are 1 × 10 11 / cm 3 or more and 1 × 10 14 / cm 3 or more.
/ Cm 3 or less,
There is an advantage that high-speed etching can be performed. Technical description of each high-density plasma etching apparatus described above, is omitted because it is described in detail in the individual technical reports, etc., are listed in the month published by Semiconductor World magazine October 1992 issue on page 59 for a review .

【0017】[0017]

【作用】本発明の第1のポイントは、下地材料層上の全
面に形成された高融点金属層の下地が露出する直前まで
エッチングする第1のエッチバック工程と、高融点金属
層の残余部をエッチングする第2のエッチバック工程と
の間で、エッチング条件を切り替える点にある。第1の
エッチバック工程は、ラジカル反応を主体とするエッチ
ング条件により高エッチングレートのエッチングを行
う、いわばバルクエッチング工程である。
The first point of the present invention is that the entirety of the underlying material layer
The etching conditions are changed between a first etch-back step in which the base of the refractory metal layer formed on the surface is exposed just before the underlayer is exposed and a second etch-back step in which the remaining part of the refractory metal layer is etched. The point is to switch. The first etch-back step is a so-called bulk etching step in which etching is performed at a high etching rate under etching conditions mainly based on a radical reaction.

【0018】一般に、基板バイアス印加型のプラズマエ
ッチング装置においては、基板ステージに高周波バイア
スを印加すると、周波数の低い場合にはプラズマ中のイ
オンと電子の双方共に電場の反転に追従して移動するこ
とができる。しかし、周波数が増加するに従い質量と電
荷の比が大きいイオンから順次追従が不可能となる。さ
らに周波数が高くなると、質量の小さな電子も追従不可
能となり、イオン、電子双方共プラズマ中で振動するの
みとなる。この振動開始点は、通常HF帯域(3〜30
MHz)にある。
Generally, in a plasma etching apparatus of a substrate bias application type, when a high frequency bias is applied to a substrate stage, when the frequency is low, both ions and electrons in the plasma move following the reversal of the electric field. Can be. However, as the frequency increases, it becomes impossible to sequentially follow ions having a large mass-to-charge ratio. When the frequency is further increased, even small-mass electrons cannot follow, and both ions and electrons only oscillate in the plasma. This vibration start point is usually in the HF band (3 to 30).
MHz).

【0019】従って、基板ステージに印加する基板バイ
アス周波数が高い場合には、プラズマ中で電子が振動
し、エッチングガス分子との頻繁な衝突により多くのラ
ジカルやイオンを生成する。しかしイオンは電場の反転
に追従出来ないので、イオンモードのエッチングは起き
にくい。このため、相対的にラジカルモードのエッチン
グが進み易い条件が達成される。周知のごとく、ラジカ
ル主体のエッチングは等方性が強く、エッチングレート
は大きい。第1のエッチバック工程においては、この高
プラズマ密度領域内に基板ステージを配設して高速エッ
チングを施すのである。
Therefore, when the substrate bias frequency applied to the substrate stage is high, the electrons oscillate in the plasma and generate many radicals and ions due to frequent collisions with etching gas molecules. However, since ions cannot follow the reversal of the electric field, etching in ion mode hardly occurs. For this reason, a condition in which the etching in the radical mode relatively easily proceeds is achieved. As is well known, radical-based etching is highly isotropic and has a high etching rate. In the first etch-back step, a high-speed etching is performed by disposing a substrate stage in the high plasma density region.

【0020】一方、第2のエッチバック工程において
は、基板ステージに印加するバイアス周波数を低く設定
するので、イオンは電場の反転に充分追従でき、イオン
モードのエッチングが進み易い条件となる。併せて、基
板ステージを高プラズマ密度領域から遠ざけ、ラジカル
の影響を避けるとともに、イオンを電界により加速して
被エッチング基板に衝突させる。イオンモードのエッチ
ングは、ラジカルの局所的過剰等の現象を来さないの
で、マイクロローディング効果は効果的に防止される。
またイオンモードのエッチングは、異方性が強く、エッ
チングレートは一般的に小さい。しかし、第2のエッチ
バック工程においては、高融点金属層の残部の膜厚は小
さいので、プロセス全体のスループットが低下するリス
クは最小限に抑えられる。
On the other hand, in the second etch-back step, the bias frequency applied to the substrate stage is set low, so that the ions can sufficiently follow the reversal of the electric field, so that the ion-mode etching can easily proceed. At the same time, the substrate stage is moved away from the high plasma density region to avoid the influence of radicals, and ions are accelerated by an electric field to collide with the substrate to be etched. Since the ion mode etching does not cause a phenomenon such as local excess of radicals, the microloading effect is effectively prevented.
In the ion mode etching, the anisotropy is strong and the etching rate is generally small. However, in the second etch-back step, the remaining portion of the refractory metal layer has a small thickness, so that the risk of reducing the throughput of the entire process is minimized.

【0021】本発明の第2のポイントは、上記2段階エ
ッチバックを施すのに好適なドライエッチング装置の構
造である。すなわち、基板バイアス周波数の切り替え
と、プラズマ領域と基板ステージ間の距離の可変手段に
より、プラズマモードとイオンモードのエッチングを任
意に切り替えることが可能となる。併せて、1×1011
/cm3 以上1×1014/cm3 未満程度の高密度プラ
ズマを発生でき、しかも基板バイアスを独立に制御しう
るエッチング装置を用いることにより、エッチングの高
速化を達成し、スループットの向上を達成するのであ
る。
A second point of the present invention is a structure of a dry etching apparatus suitable for performing the above-mentioned two-stage etchback. That is, it is possible to arbitrarily switch between the plasma mode and the ion mode etching by switching the substrate bias frequency and changing the distance between the plasma region and the substrate stage. 1 × 10 11
/ Cm 3 or more 1 × 10 14 / cm can generate a high density plasma of about less than 3, moreover by using an etching apparatus capable of controlling the substrate bias independently to achieve faster etching, achieve improved throughput You do it.

【0022】ところで、従来より一般的に用いられてい
る平行平板型プラズマエッチング装置は、プラズマ密度
として1×109 /cm3 台、磁界を併用するマグネト
ロンRIE装置にあっても1×1010/cm3 オーダー
のプラズマ密度であり、プラズマ密度やエッチングレー
トの点でやや難点がある。しかし、基板バイアスを別途
印加したり、印加RF周波数の切り替え手段、アノード
カップルとカソードカップルの切り替え手段、電極間距
離の切り替え手段等を付加すれば、本発明の趣旨に従っ
て使用することは可能である。
By the way, a parallel plate plasma etching apparatus that is generally used than conventionally, 1 × 10 9 / cm 3 units as plasma density, a magnetron RIE apparatus 1 even in the × 10 10 to use a magnetic field / It has a plasma density on the order of cm 3 , and has some difficulties in terms of plasma density and etching rate. However, if a substrate bias is separately applied, or a means for switching an applied RF frequency, a means for switching between an anode couple and a cathode couple, a means for switching a distance between electrodes, and the like are added, it can be used in accordance with the spirit of the present invention. .

【0023】一方、プラズマ密度の上限については、エ
ッチングガス圧と密接な関連があり、本発明で用いる高
密度プラズマエッチング装置の主たる動作圧力である1
-1Pa台のガス圧力においては、1×1014/cm3
のプラズマ密度はほぼ完全解離に近い値である。
On the other hand, the upper limit of the plasma density is closely related to the etching gas pressure, and is 1 which is the main operating pressure of the high-density plasma etching apparatus used in the present invention.
At a gas pressure of the order of 0 -1 Pa, 1 × 10 14 / cm 3
Is almost a value close to complete dissociation.

【0024】[0024]

【実施例】以下、本発明の具体的実施例につき説明す
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, specific embodiments of the present invention will be described.

【0025】実施例1 本実施例は、ブランケットCVDにより形成したW層の
エッチバックを、基板バイアス印加型のECRプラズマ
エッチング装置で行った例である。
Embodiment 1 In this embodiment, an etch-back of a W layer formed by blanket CVD is performed by an ECR plasma etching apparatus of a substrate bias application type.

【0026】最初に、本実施例で使用する基板バイアス
印加型ECRプラズマエッチング装置の概略構成例につ
き、図2(a)および図2(b)を参照して説明する。
同装置において、マグネトロン10により発生する2.
45GHzのマイクロ波を、マイクロ波導波管11と石
英等からなるマイクロ波導入窓12を経由してプラズマ
生成室13に導入し、プラズマ生成室を周回して配設し
たソレノイド14により励起した0.0875Tの磁場
との相互作用により、プラズマ生成室13内にエッチン
グガスのECRプラズマを生成する。被エッチング基板
15は基板ステージ16上に載置する。17はプラズマ
処理室である。なおエッチングガス導入孔、真空排気系
他の細部は図示を省略する。
First, a schematic configuration example of a substrate bias application type ECR plasma etching apparatus used in this embodiment will be described with reference to FIGS. 2 (a) and 2 (b).
In the same device, it is generated by the magnetron 10.
A microwave of 45 GHz was introduced into the plasma generation chamber 13 via the microwave waveguide 11 and the microwave introduction window 12 made of quartz or the like, and was excited by a solenoid 14 disposed around the plasma generation chamber. An ECR plasma of an etching gas is generated in the plasma generation chamber 13 by interaction with a magnetic field of 0875T. The substrate to be etched 15 is placed on a substrate stage 16. 17 is a plasma processing chamber. The details of the etching gas introduction hole, the vacuum exhaust system and other details are omitted.

【0027】以上の基本的構成に加え、本エッチング装
置では基板ステージ16の支持部材20を図示をしない
駆動手段によりA方向に移動可能とする。すなわち、図
2(a)においては基板ステージを上昇し、被エッチン
グ基板をプラズマ生成室13内の高プラズマ密度領域に
臨ませる。図2(b)では基板ステージ16を下降して
プラズマ処理室17内に配設し、プラズマ生成室13内
の高プラズマ密度領域から離間する。このとき同時に、
プラズマ生成室13とプラズマ処理室17の境界に設け
たプラズマ引き出し窓21をB方向に移動して開口度を
絞り、発散磁界によるプラズマ流22のプロファイルを
制御する。プラズマ引き出し窓21は、マイクロ波の反
射面をも構成し、プラズマ生成室13はマイクロ波の共
振器としても機能する。このようなプラズマ引き出し窓
21は、例えば光学レンズ系の絞り羽根方式を応用する
ことにより、スムーズな動作を達成できるものである。
なお、この開口度可変のプラズマ引き出し窓21は、プ
ラズマ流22のプロファイル制御の必要がなければ、省
略してもよい。
In addition to the basic structure described above, in the present etching apparatus, the support member 20 of the substrate stage 16 can be moved in the direction A by driving means (not shown). That is, in FIG. 2A, the substrate stage is raised to make the substrate to be etched face a high plasma density region in the plasma generation chamber 13. In FIG. 2B, the substrate stage 16 is lowered to be disposed in the plasma processing chamber 17 and is separated from the high plasma density region in the plasma generation chamber 13. At the same time,
The plasma extraction window 21 provided at the boundary between the plasma generation chamber 13 and the plasma processing chamber 17 is moved in the direction B to narrow the aperture and control the profile of the plasma flow 22 by the divergent magnetic field. The plasma extraction window 21 also forms a microwave reflection surface, and the plasma generation chamber 13 also functions as a microwave resonator. Such a plasma extraction window 21 can achieve a smooth operation by applying, for example, an aperture blade system of an optical lens system.
Note that the plasma opening window 21 with variable opening degree may be omitted if it is not necessary to control the profile of the plasma flow 22.

【0028】さらに本エッチング装置では、基板バイア
ス印加用の電源として13.56MHzの第1のRF電
源24と、これより低い周波数の800kHzの第2の
RF電源25とを有し、切り替え手段23により任意の
周波数を選択可能に構成する。上述の基板ステージ16
の昇降動作、プラズマ引き出し窓21の開口度の制御、
および基板バイアスの切り替え手段23とは、互いに連
動し任意の組み合わせを選択して使用する。
Further, the present etching apparatus has a first RF power supply 24 of 13.56 MHz as a power supply for applying a substrate bias, and a second RF power supply 25 of 800 kHz having a lower frequency than the power supply. An arbitrary frequency can be selected. Substrate stage 16 described above
Up / down operation, control of the opening degree of the plasma extraction window 21,
The switching means 23 and the substrate bias switching means 23 operate in conjunction with each other to select and use an arbitrary combination.

【0029】次に、本発明のドライエッチング方法の説
明に移る。先に記したように、本実施例はブランケット
CVDにより形成したW層のエッチバックを、2段階エ
ッチングで行った例である。このプロセスを図1(a)
ないし図1(d)を参照して説明する。なお、同図では
図5で説明した部分と同様の箇所については同じ参照番
号を付し、その重複する説明は省略する。
Next, the description will proceed to the dry etching method of the present invention. As described above, this embodiment is an example in which the etch back of the W layer formed by blanket CVD is performed by two-step etching. This process is illustrated in FIG.
This will be described with reference to FIG. In the figure, the same parts as those described in FIG. 5 are denoted by the same reference numerals, and the duplicate description thereof will be omitted.

【0030】まず、一例として図1(a)に示すよう
に、予め不純物拡散層2を形成したSi等の半導体基板
1上に、SiO2 等の層間絶縁膜3を形成し、その不純
物拡散層2に臨む接続孔6を開口する。なお、層間絶縁
膜3の厚さは例えば0.7μm、接続孔6の開口径は
0.35μmとする。次に全面にTiとTiNをこの順
にスパッタリングして密着層兼バリアメタル層4をコン
フォーマルに被着する。密着層兼バリアメタル層4の厚
さは、例えば合計で70nmである。さらに、接続孔6
を埋め込み、かつ層間絶縁膜3上の密着層兼バリアメタ
ル層4をも被覆して略平坦面を形成するごとく、ブラン
ケットCVDによりWからなる高融点金属層5を形成す
る。このブランケットCVDは、一例として下記条件に
より成膜した。まず、 WF6 25 sccm SiH4 10 sccm ガス圧力 1.1×104 Pa 基板温度 475 ℃ の条件で20秒間、Wの核形成を行った後、 WF6 60 sccm H2 360 sccm ガス圧力 1.1×104 Pa 基板温度 475 ℃ の条件に切り替えて堆積する。なお、密着層兼バリアメ
タル層4上の高融点金属層5の厚さは、例えば0.3μ
mである。接続孔の直上には、成長表面の合わせ目であ
るシームが形成されている。ここまで形成した試料を、
被エッチング基板とする。
First, as shown in FIG. 1A, for example, an interlayer insulating film 3 such as SiO 2 is formed on a semiconductor substrate 1 such as Si on which an impurity diffusion layer 2 is formed in advance, and the impurity diffusion layer 3 is formed. 2 are opened. The thickness of the interlayer insulating film 3 is, for example, 0.7 μm, and the opening diameter of the connection hole 6 is 0.35 μm. Next, Ti and TiN are sputtered on the entire surface in this order, and an adhesion layer / barrier metal layer 4 is conformally deposited. The thickness of the adhesion layer / barrier metal layer 4 is, for example, 70 nm in total. Further, connection holes 6
And a high melting point metal layer 5 made of W is formed by blanket CVD so as to form a substantially flat surface by embedding the adhesive layer and also covering the adhesion layer / barrier metal layer 4 on the interlayer insulating film 3. This blanket CVD was performed under the following conditions as an example. First, WF 6 25 sccm SiH 4 10 sccm Gas pressure 1.1 × 10 4 Pa 20 seconds at a substrate temperature of 475 ° C., after nucleation of W, WF 6 60 sccm H 2 360 sccm gas pressure 1. The deposition is performed under the condition of 1 × 10 4 Pa substrate temperature of 475 ° C. The thickness of the refractory metal layer 5 on the adhesion layer / barrier metal layer 4 is, for example, 0.3 μm.
m. Immediately above the connection hole, a seam that is a joint of the growth surfaces is formed. The sample formed so far is
The substrate to be etched is used.

【0031】次に本願の発明部分であるエッチバック工
程に入る。上記被エッチング基板15を先に説明した基
板バイアス印加型ECRプラズマエッチング装置の基板
ステージ16上にセットし、これを図2(a)に示すよ
うにプラズマ引き出し窓21の開口を閉塞する位置まで
上昇する。なおプラズマ引き出し窓21はB方向に後退
し開口度大の状態とする。また基板ステージ16には切
り替え手段23により13.56MHzの第1のRF電
源24を接続する。
Next, an etch-back step, which is a part of the present invention, is started. The substrate to be etched 15 is set on the substrate stage 16 of the substrate bias applying type ECR plasma etching apparatus described above, and is raised to a position where the opening of the plasma extraction window 21 is closed as shown in FIG. I do. The plasma extraction window 21 is retracted in the direction B and has a large aperture. A 13.56 MHz first RF power supply 24 is connected to the substrate stage 16 by the switching means 23.

【0032】この状態で、一例として下記条件で高融点
金属層5の第1のエッチバックを行い、層間絶縁膜3上
の密着層兼バリアメタル層4が露出する直前で停止す
る。第1のエッチバックの終点は、予め同一試料を同一
エッチング条件でエッチングしてそのエッチングレート
を測定しておき、エッチング経過時間に基づき判定し
た。 SF6 40 sccm O2 10 sccm ガス圧力 1.3 Pa マイクロ波パワー 850 W(2.45GHz) RFバイアスパワー 150 W(13.56MH
z) 被エッチング基板温度 常温 このエッチング過程においては、SF6 の解離によりプ
ラズマ中に大量にに生成するF* によるラジカル反応
が、O+ 、SFx + 等のイオンにアシストされる形で高
速のエッチングが進行する。この結果、図1(b)に示
すように高融点金属層5はその大部分がエッチバックさ
れ、層間絶縁膜3上の密着層兼バリアメタル層4上には
高融点金属層の薄い残余部5aが残る。
In this state, as an example, the first etching back of the high melting point metal layer 5 is performed under the following conditions, and the operation is stopped immediately before the adhesion layer / barrier metal layer 4 on the interlayer insulating film 3 is exposed. The end point of the first etch-back was determined based on the elapsed etching time by previously etching the same sample under the same etching conditions and measuring the etching rate. SF 6 40 sccm O 2 10 sccm Gas pressure 1.3 Pa Microwave power 850 W (2.45 GHz) RF bias power 150 W (13.56 MH)
z) Temperature of substrate to be etched Room temperature In this etching process, a radical reaction by F * generated in a large amount in the plasma by dissociation of SF 6 is accelerated by assisting ions such as O + , SF x + and the like. Etching proceeds. As a result, as shown in FIG. 1B, most of the high melting point metal layer 5 is etched back, and a thin remaining portion of the high melting point metal layer is formed on the adhesion layer / barrier metal layer 4 on the interlayer insulating film 3. 5a remains.

【0033】次に、基板ステージ16を図2(b)で示
すようにA方向に下降し、試料室17内に配設すると共
にプラズマ引き出し窓21を絞り開口径を狭め、さらに
切り替え手段23は800kHzの第2のRF電源に切
り替える。この状態で、一例として下記条件により第2
のエッチバックを施し、高融点金属層の残余部5aを除
去する。 SF6 30 sccm O2 20 sccm ガス圧力 1.3 Pa マイクロ波パワー 850 W(2.45GHz) RFバイアスパワー 200 W(800kHz) 被エッチング基板温度 常温 このエッチング過程においては、基板ステージ16に印
加する基板バイアス周波数が低周波化しているので、質
量の大きいO+ 、SFx + 等のイオンも電場の反転に充
分追従できる。また基板RFバイアスパワーおよびO2
流量が第1のエッチバック過程より大きく設定したこと
等により、反応系のラジカル性は抑制され、代わってイ
オンモードのエッチングが主体となる。従って、Ti/
TiNからなる密着層兼バリアメタル層4の表面が露出
した直後にも、露出部分でF* が過剰となることは無
く、マイクロローディング効果に基づく異常浸食は防止
された。この結果、図1(c)に示すように接続孔6内
部は高融点金属層5で平坦に埋め込まれた。
Next, the substrate stage 16 is lowered in the direction A as shown in FIG. 2 (b), and is disposed in the sample chamber 17, the plasma extracting window 21 is squeezed to reduce the opening diameter, and the switching means 23 is Switch to the 800 kHz second RF power supply. In this state, as an example, the second
Is applied to remove the remaining portion 5a of the refractory metal layer. SF 6 30 sccm O 2 20 sccm Gas pressure 1.3 Pa Microwave power 850 W (2.45 GHz) RF bias power 200 W ( 800 kHz ) Substrate temperature to be etched Room temperature In this etching process, it is applied to the substrate stage 16. Since the substrate bias frequency is reduced, ions such as O + and SF x + having a large mass can sufficiently follow the reversal of the electric field. The substrate RF bias power and O 2
By setting the flow rate to be larger than that in the first etch-back process, the radicality of the reaction system is suppressed, and instead, ion mode etching is mainly performed. Therefore, Ti /
Immediately after the surface of the adhesion layer / barrier metal layer 4 made of TiN was exposed, F * did not become excessive in the exposed portion, and abnormal erosion based on the microloading effect was prevented. As a result, as shown in FIG. 1C, the inside of the connection hole 6 was buried flat with the high melting point metal layer 5.

【0034】次に、層間絶縁膜3上の密着層兼バリアメ
タル層4を必要に応じ下記条件でエッチバックする。 Cl2 40 sccm O2 10 sccm ガス圧力 1.3 Pa マイクロ波パワー 850 W(2.45GHz) RFバイアスパワー 200 W(13.56MH
z) 被エッチング基板温度 常温 密着層兼バリアメタル層4のエッチングは高融点金属層
5や層間絶縁膜3との選択性を保って進行し、この結
果、図1(d)に示すように接続孔6内は高融点金属層
5と密着層兼バリアメタル層4により平坦に埋め込ま
れ、浸食部の発生はみられなかった。
Next, the adhesion layer / barrier metal layer 4 on the interlayer insulating film 3 is etched back under the following conditions as needed. Cl 2 40 sccm O 2 10 sccm Gas pressure 1.3 Pa Microwave power 850 W (2.45 GHz) RF bias power 200 W (13.56 MH)
z) Temperature of substrate to be etched Room temperature Etching of adhesion layer / barrier metal layer 4 proceeds while maintaining selectivity with refractory metal layer 5 and interlayer insulating film 3, and as a result, connection as shown in FIG. The inside of the hole 6 was buried flat by the high melting point metal layer 5 and the adhesion layer / barrier metal layer 4, and no erosion was observed.

【0035】本実施例では、1011/cm3 台の高密度
プラズマを用いたエッチングレート大の第1のエッチバ
ックにより高融点金属層5の大部分をエッチングし、次
いでエッチングレートこそ小さいものの、マイクロロー
ディング効果による異常な浸食部のない条件で第2のエ
ッチバックを施すので、スループットの高い、しかも平
坦な埋め込み表面を有する高品質のコンタクトプラグが
形成できる。同一エッチング装置内でエッチング条件の
切り替えだけで2段階エッチングが可能なこともスルー
プット向上に寄与する。
In this embodiment, most of the refractory metal layer 5 is etched by the first etch-back with a high etching rate using a high-density plasma of the order of 10 11 / cm 3 . Since the second etch-back is performed under the condition where there is no abnormal erosion due to the microloading effect, a high-quality contact plug having a high throughput and a flat buried surface can be formed. The fact that two-stage etching can be performed only by switching the etching conditions in the same etching apparatus also contributes to an improvement in throughput.

【0036】実施例2 本実施例は、同じくブランケットCVDにより形成した
W層のエッチバックを基板バイアス周波数可変のICP
エッチング装置により行った例である。
Embodiment 2 In this embodiment, the etch back of a W layer also formed by blanket CVD is performed by ICP with a variable substrate bias frequency.
This is an example in which etching is performed by an etching apparatus.

【0037】本実施例で使用するエッチング装置の概略
構成を図3を参照して説明する。なお、図3では図2と
同様の機能をはたす部分には同一の参照番号を付与しそ
の説明は一部省略するものとする。石英等の誘電体材料
で構成されるプラズマ生成室側壁31に多重に巻回した
誘導結合コイル32によりICP電源33のパワーをプ
ラズマ生成室13内に供給し、ここに高密度プラズマを
生成する。17はプラズマ処理室、34は上部接地電極
である。なおエッチングガス導入孔、真空排気系等の細
部の図示は省略する。本装置の特徴は、大型のマルチタ
ーン誘導結合コイル32により、大電力でのプラズマ励
起が可能であり、1012/cm3 台の高密度プラズマで
のエッチングを施すことができることである。
The schematic structure of the etching apparatus used in this embodiment will be described with reference to FIG. In FIG. 3, parts performing the same functions as those in FIG. 2 are denoted by the same reference numerals, and a description thereof will be partially omitted. The power of an ICP power supply 33 is supplied into the plasma generation chamber 13 by an inductive coupling coil 32 wrapped around a side wall 31 of the plasma generation chamber made of a dielectric material such as quartz, and high-density plasma is generated there. 17 is a plasma processing chamber, and 34 is an upper ground electrode. Illustration of details such as an etching gas introduction hole and a vacuum exhaust system is omitted. The feature of this apparatus is that the large-sized multi-turn inductive coupling coil 32 enables high-power plasma excitation and enables etching with high-density plasma of the order of 10 12 / cm 3 .

【0038】以上の基本的構成に加え、本発明のエッチ
ング装置も図示しない駆動機構によりB方向に移動し開
口度を制御可能なプラズマ引き出し窓21、図示しない
駆動機構により、A方向に移動可能である基板ステージ
支持部材20に直結した基板ステージ16、13.56
MHzの第1の基板バイアス電源24と、800kHz
の第2の基板バイアス電源25を選択的に切り替えて基
板ステージ16に供給する切り替え手段23を有する。
各部材の動作等は実施例1のECRプラズマエッチング
装置で述べたものと略同一である。
In addition to the basic structure described above, the etching apparatus of the present invention can be moved in the direction B by a driving mechanism (not shown) and can be moved in the direction A by a driving mechanism (not shown). Substrate stages 16, 13.56 directly connected to a certain substrate stage support member 20
MHz first substrate bias power supply 24 and 800 kHz
And a switching unit 23 for selectively switching the second substrate bias power supply 25 to supply the second substrate bias power supply 25 to the substrate stage 16.
The operation of each member and the like are substantially the same as those described in the ECR plasma etching apparatus of the first embodiment.

【0039】次に、本実施例のドライエッチング方法の
説明に移る。本実施例で用いた被エッチング基板は実施
例1と同じであり、図1を参照して説明することとし、
重複する説明を省略する。図1(a)に示した被エッチ
ング基板15を基板バイアス印加型ICPエッチング装
置の基板ステージ16上に載置し、基板ステージ支持部
材20を上昇し基板ステージ16をプラズマ引き出し窓
21の開口を塞ぐ位置まで上昇させ、被エッチング基板
15をプラズマ生成室13の高プラズマ密度領域に直面
するごとく配設する。また切り替え手段23の操作によ
り、13.56MHzの第1のRF電源24を基板ステ
ージ16に印加する。
Next, the description will proceed to the dry etching method of this embodiment. The substrate to be etched used in the present embodiment is the same as that in Embodiment 1, and will be described with reference to FIG.
A duplicate description will be omitted. The substrate to be etched 15 shown in FIG. 1A is placed on a substrate stage 16 of a substrate bias applying type ICP etching apparatus, and the substrate stage support member 20 is raised to close the opening of the plasma extraction window 21 with the substrate stage 16. Then, the substrate to be etched 15 is disposed so as to face the high plasma density region of the plasma generation chamber 13. In addition, the first RF power supply 24 of 13.56 MHz is applied to the substrate stage 16 by operating the switching unit 23.

【0040】この状態で、一例として下記条件で高融点
金属層5の第1のエッチバックを行い、層間絶縁膜3上
の密着層兼バリアメタル層4が露出する直前で停止す
る。第1のエッチバックの終点は、予め同一試料を同一
エッチング条件でエッチングしてそのエッチングレート
を測定しておき、エッチング経過時間に基づき判定し
た。 SF6 40 sccm Cl2 10 sccm ガス圧力 1.3 Pa ICPパワー 900 W(2MHz) RFバイアスパワー 150 W(13.56MH
z) 被エッチング基板温度 常温 このエッチング過程においては、SF6 の解離によりプ
ラズマ中に大量に生成するF* によるラジカル反応が、
Cl+ 、SFx + 等のイオンにアシストされる形で高速
のエッチングが進行する。この結果、図1(b)に示す
ように高融点金属層5はその大部分がエッチバックさ
れ、層間絶縁膜3上の密着層兼バリアメタル層4上には
高融点金属層の薄い残余部5aが残る。
In this state, as an example, the first etching back of the high melting point metal layer 5 is performed under the following conditions, and the operation is stopped immediately before the adhesion layer / barrier metal layer 4 on the interlayer insulating film 3 is exposed. The end point of the first etch-back was determined based on the elapsed etching time by previously etching the same sample under the same etching conditions and measuring the etching rate. SF 6 40 sccm Cl 2 10 sccm Gas pressure 1.3 Pa ICP power 900 W (2 MHz) RF bias power 150 W (13.56 MH)
z) Temperature of substrate to be etched Room temperature In this etching process, radical reaction by F * generated in a large amount in plasma by dissociation of SF 6
High-speed etching proceeds in a form assisted by ions such as Cl + and SF x + . As a result, as shown in FIG. 1B, most of the high melting point metal layer 5 is etched back, and a thin remaining portion of the high melting point metal layer is formed on the adhesion layer / barrier metal layer 4 on the interlayer insulating film 3. 5a remains.

【0041】次に、基板ステージ16を図3で示すA方
向にそって下降し、試料室17内に配設すると共にプラ
ズマ引き出し窓21を絞り開口径を狭め、さらに切り替
え手段23は800kHzの第2のRF電源25に切り
替える。この状態で、一例として下記条件により第2の
エッチバックを施し、高融点金属層の残余部5aを除去
する。 SF6 25 sccm Cl2 25 sccm ガス圧力 1.3 Pa ICPパワー 900 W(2MHz) RFバイアスパワー 200 W(800kHz) 被エッチング基板温度 常温 このエッチング過程においては、基板ステージ16に印
加する基板バイアス周波数が低周波化しているので、質
量の大きいCl+ 、SFx + 等のイオンも電場の反転に
充分追従できる。また基板RFバイアスパワーおよびC
2 流量が第1のエッチバック過程より大きく設定した
こと等により、反応系のラジカル性は抑制され、代わっ
てイオンモードのエッチングが主体となる。従って、T
i/TiNからなる密着層兼バリアメタル層4の表面が
露出した直後にも、露出部分でF*が過剰となることは
無く、マイクロローディング効果に起因する異常エッチ
ングは防止された。この結果、図1(c)に示すように
接続孔6内部は高融点金属層5で平坦に埋め込まれた。
Next, the substrate stage 16 is lowered along the direction A shown in FIG. 3, is disposed in the sample chamber 17, narrows the plasma extracting window 21 to narrow the opening diameter, and further, the switching means 23 is operated at 800 kHz. 2 is switched to the RF power supply 25. In this state, for example, a second etch-back is performed under the following conditions to remove the remaining portion 5a of the refractory metal layer. SF 6 25 sccm Cl 2 25 sccm Gas pressure 1.3 Pa ICP power 900 W (2 MHz) RF bias power 200 W (800 kHz) Substrate temperature to be etched Room temperature In this etching process, the substrate bias frequency applied to the substrate stage 16 is Since the frequency is lowered, ions such as Cl + and SF x + having a large mass can sufficiently follow the reversal of the electric field. The substrate RF bias power and C
By setting the l 2 flow rate to be larger than that in the first etch-back process, the radicality of the reaction system is suppressed, and instead, ion mode etching is mainly performed. Therefore, T
Immediately after the surface of the adhesion layer / barrier metal layer 4 made of i / TiN was exposed, F * did not become excessive in the exposed portion, and abnormal etching caused by the microloading effect was prevented. As a result, as shown in FIG. 1C, the inside of the connection hole 6 was buried flat with the refractory metal layer 5.

【0042】この後、層間絶縁膜3上の密着層兼バリア
メタル層4を必要に応じ下記条件でエッチバックして除
去する。 Cl2 40 sccm O2 10 sccm ガス圧力 1.3 Pa ICPパワー 900 W(2MHz) RFバイアスパワー 200 W(13.56MH
z) 被エッチング基板温度 常温 密着層兼バリアメタル層4のエッチングは高融点金属層
5や層間絶縁膜3との選択性を保って進行し、この結
果、図1(d)に示すように接続孔6内は高融点金属層
5と密着層兼バリアメタル層4により平坦に埋め込ま
れ、浸食部の発生はみられなかった。
Thereafter, the adhesion layer / barrier metal layer 4 on the interlayer insulating film 3 is removed by etching back as necessary under the following conditions. Cl 2 40 sccm O 2 10 sccm Gas pressure 1.3 Pa ICP power 900 W (2 MHz) RF bias power 200 W (13.56 MH)
z) Temperature of substrate to be etched Room temperature Etching of adhesion layer / barrier metal layer 4 proceeds while maintaining selectivity with refractory metal layer 5 and interlayer insulating film 3, and as a result, connection as shown in FIG. The inside of the hole 6 was buried flat by the high melting point metal layer 5 and the adhesion layer / barrier metal layer 4, and no erosion was observed.

【0043】本実施例では、マイクロローディング効果
の防止に併せて、大型のマルチターン誘導結合コイル3
2により1012/cm3 台での高密度プラズマでの高速
エッチングが可能であり、高スループットのエッチバッ
クプロセスを達成できる。
In this embodiment, a large multi-turn inductive coupling coil 3
2 enables high-speed etching with high-density plasma on the order of 10 12 / cm 3 , and achieves a high-throughput etch-back process.

【0044】実施例3 本実施例は同じくブランケットCVDにより形成したW
層のエッチバックを基板バイアス周波数可変型のTCP
プラズマエッチング装置により施こした例である。
Embodiment 3 In this embodiment, W is similarly formed by blanket CVD.
TCP with variable substrate bias frequency for etch back of layer
This is an example in which a plasma etching apparatus is used.

【0045】本実施例で使用するTCPプラズマエッチ
ング装置の概略構成を図4を参照して説明する。図4に
示すTCPプラズマエッチング装置も図2で示したEC
Rプラズマエッチング装置と同様の機能を受け持つ部分
には同一の参照番号を付し、その説明は一部省略するも
のとする。石英等の誘電体材料で構成されるプラズマ生
成室天板35上に配設した渦巻状コイル36によりTC
P電源37のパワーをプラズマ処理室13内に導入し、
ここに高密度プラズマを生成する。なお、図4でもエッ
チングガス導入系、真空排気系等の細部は図示を省略す
る。本装置の特徴は、大型の渦巻状コイル36とプラズ
マ処理室13内のエッチングガスとの誘導結合により、
1012/cm3 台の高密度プラズマを生成できる点にあ
る。以上の基本的構成に加え、基板ステージ16および
プラズマ引き出し窓21の駆動機構、基板バイアス切り
替え手段23等の構成は図3で説明したICPエッチン
グ装置と同様であるので説明を省略する。
A schematic configuration of a TCP plasma etching apparatus used in this embodiment will be described with reference to FIG. The TCP plasma etching apparatus shown in FIG. 4 is also the EC shown in FIG.
Portions having the same functions as those of the R plasma etching apparatus are denoted by the same reference numerals, and the description thereof will be partially omitted. The spiral coil 36 arranged on the top plate 35 of the plasma generation chamber made of a dielectric material such as quartz makes the TC
The power of the P power supply 37 is introduced into the plasma processing chamber 13,
Here, high-density plasma is generated. In FIG. 4, details such as an etching gas introduction system and a vacuum exhaust system are not shown. The feature of this device is that the inductive coupling between the large spiral coil 36 and the etching gas in the plasma processing chamber 13 enables
The point is that high-density plasma on the order of 10 12 / cm 3 can be generated. In addition to the above basic configuration, the configuration of the drive mechanism for the substrate stage 16 and the plasma extraction window 21, the configuration of the substrate bias switching means 23, and the like are the same as those of the ICP etching apparatus described with reference to FIG.

【0046】次に本実施例のドライエッチング方法の説
明に移る。本実施例で用いた被エッチング基板も実施例
1で用いたものと同じであり、再び図1参照して説明す
ることとし、重複する説明は省略する。図1(a)に示
す被エッチング基板を基板バイアス印加型TCPエッチ
ング装置の基板ステージ16にセットし、基板ステージ
支持部材20を基板ステージ16がプラズマ引き出し窓
21の開口を塞ぐ位置まで上昇させ、被エッチング基板
15をプラズマ生成室13の高プラズマ密度領域に直面
するごとく配設する。また切り替え手段23の操作によ
り、13.56MHzの第1のRF電源24を基板ステ
ージ16に印加する。
Next, the description will proceed to the dry etching method of this embodiment. The substrate to be etched used in the present embodiment is the same as that used in the first embodiment, and will be described again with reference to FIG. 1, and redundant description will be omitted. The substrate to be etched shown in FIG. 1A is set on the substrate stage 16 of the substrate bias applying type TCP etching apparatus, and the substrate stage supporting member 20 is raised to a position where the substrate stage 16 closes the opening of the plasma extraction window 21. The etching substrate 15 is disposed so as to face the high plasma density region of the plasma generation chamber 13. In addition, the first RF power supply 24 of 13.56 MHz is applied to the substrate stage 16 by operating the switching unit 23.

【0047】この状態で、一例として下記条件で高融点
金属層5の第1のエッチバックを行い、層間絶縁膜3上
の密着層兼バリアメタル層4が露出する直前で停止す
る。第1のエッチバックの終点は、予め同一試料を同一
エッチング条件でエッチングしてそのエッチングレート
を測定しておき、エッチング経過時間に基づき判定し
た。 SF6 30 sccm S2 Cl2 20 sccm ガス圧力 1.3 Pa TCPパワー 900 W(13.56MH
z) RFバイアスパワー 150 W(13.56MH
z) 被エッチング基板温度 常温 このエッチング過程においては、SF6 の解離によりプ
ラズマ中に大量に生成するF* によるラジカル反応が、
Cl+ 、SFx + 等のイオンにアシストされる形で高速
のエッチングが進行する。併せて、S2 Cl2 から解離
生成するS* は遊離のイオウとなりWからなる高融点金
属層5上に堆積し、エッチングとデポジションの競合反
応となる。イオウの堆積は、イオン入射の少ない高融点
金属層の表面の微細な凹部に残され、このため高融点金
属層5の凸部が優先的にエッチングされるので、平滑な
エッチバック面が得られる。この結果、図1(b)に示
すように高融点金属層5はその大部分がエッチバックさ
れ、層間絶縁膜3上の密着層兼バリアメタル層4上には
平滑な表面を有する高融点金属層の薄い残余部5aが残
る。
In this state, as an example, the first etch-back of the refractory metal layer 5 is performed under the following conditions, and the process is stopped immediately before the adhesion layer / barrier metal layer 4 on the interlayer insulating film 3 is exposed. The end point of the first etch-back was determined based on the elapsed etching time by previously etching the same sample under the same etching conditions and measuring the etching rate. SF 6 30 sccm S 2 Cl 2 20 sccm Gas pressure 1.3 Pa TCP power 900 W (13.56 MH)
z) RF bias power 150 W (13.56 MH)
z) Temperature of substrate to be etched Room temperature In this etching process, radical reaction by F * generated in a large amount in plasma by dissociation of SF 6
High-speed etching proceeds in a form assisted by ions such as Cl + and SF x + . At the same time, S * generated by dissociation from S 2 Cl 2 becomes free sulfur and is deposited on the high-melting-point metal layer 5 made of W, which causes a competitive reaction between etching and deposition. Sulfur is left in fine concave portions on the surface of the refractory metal layer where the incidence of ions is small, so that the convex portions of the refractory metal layer 5 are preferentially etched, so that a smooth etch-back surface can be obtained. . As a result, as shown in FIG. 1B, most of the refractory metal layer 5 is etched back, and the refractory metal layer having a smooth surface is formed on the adhesion layer / barrier metal layer 4 on the interlayer insulating film 3. A thin residue 5a of the layer remains.

【0048】次に、基板ステージ16を図4で示すA方
向にそって下降し、試料室17内に配設すると共にプラ
ズマ引き出し窓21を絞り開口径を狭め、さらに切り替
え手段23は800kHzの第2のRF電源25に切り
替える。この状態で、一例として下記条件により第2の
エッチバックを施し、高融点金属層の残余部5aを除去
する。 SF6 25 sccm S2 Cl2 30 sccm ガス圧力 1.3 Pa ICPパワー 900 W(13.56MH
z) RFバイアスパワー 200 W(800kHz) 被エッチング基板温度 常温 このエッチング過程においては、基板ステージ16に印
加する基板バイアス周波数が低周波化しているので、質
量の大きいCl+ 、SFx + 等のイオンも電場の反転に
充分追従できる。また基板RFバイアスパワーおよびS
2 Cl2 流量を第1のエッチバック工程より大きく設定
したこと等により、反応系のラジカル性は抑制され、代
わってイオンモードのエッチングが主体となる。従っ
て、Ti/TiNからなる密着層兼バリアメタル層4の
表面が露出した直後にも、露出部分でF* が過剰となる
ことは無く、マイクロローディング効果に基づく異常浸
食は防止された。この結果、図1(c)に示すように接
続孔6内部は高融点金属層5で平坦に埋め込まれた。
Next, the substrate stage 16 is lowered along the direction A shown in FIG. 4, and is disposed in the sample chamber 17, the plasma extraction window 21 is squeezed to narrow the opening diameter, and the switching means 23 is operated at 800 kHz. 2 is switched to the RF power supply 25. In this state, for example, a second etch-back is performed under the following conditions to remove the remaining portion 5a of the refractory metal layer. SF 6 25 sccm S 2 Cl 2 30 sccm Gas pressure 1.3 Pa ICP power 900 W (13.56 MH)
z) RF bias power 200 W (800 kHz) Substrate temperature to be etched Room temperature In this etching process, since the substrate bias frequency applied to the substrate stage 16 is reduced, ions such as Cl + and SF x + having a large mass are used. Can sufficiently follow the reversal of the electric field. Also, the substrate RF bias power and S
By setting the flow rate of 2 Cl 2 to be higher than that in the first etch-back step, the radicality of the reaction system is suppressed, and instead, ion mode etching is mainly performed. Therefore, immediately after the surface of the adhesion layer / barrier metal layer 4 made of Ti / TiN was exposed, F * did not become excessive in the exposed portion, and abnormal erosion based on the microloading effect was prevented. As a result, as shown in FIG. 1C, the inside of the connection hole 6 was buried flat with the refractory metal layer 5.

【0049】この後、層間絶縁膜3上の密着層兼バリア
メタル層4を必要に応じ下記条件でエッチバックして除
去する。 Cl2 40 sccm O2 10 sccm ガス圧力 1.3 Pa TCPパワー 900 W(13.56MH
z) RFバイアスパワー 200 W(13.56MH
z) 被エッチング基板温度 常温 密着層兼バリアメタル層4のエッチングは高融点金属層
5や層間絶縁膜3との選択性を保って進行し、この結
果、図1(d)に示すように接続孔6内は高融点金属層
5と密着層兼バリアメタル層4により平坦に埋め込ま
れ、浸食部の発生はみられなかった。
Thereafter, the adhesion layer / barrier metal layer 4 on the interlayer insulating film 3 is removed by etching back, if necessary, under the following conditions. Cl 2 40 sccm O 2 10 sccm Gas pressure 1.3 Pa TCP power 900 W (13.56 MH)
z) RF bias power 200 W (13.56 MH)
z) Temperature of substrate to be etched Room temperature Etching of adhesion layer / barrier metal layer 4 proceeds while maintaining selectivity with refractory metal layer 5 and interlayer insulating film 3, and as a result, connection as shown in FIG. The inside of the hole 6 was buried flat by the high melting point metal layer 5 and the adhesion layer / barrier metal layer 4, and no erosion was observed.

【0050】本実施例では、マイクロローディング効果
の防止に併せて、大型の渦巻状コイルでのプラズマ励起
により1012/cm3 台での高密度プラズマでの高速エ
ッチングが可能であり、高スループットのエッチバック
プロセスを達成できる。加えて、イオウの堆積を併用し
つつエッチバックを進めることにより、平滑なエッチバ
ック表面が得られ、高融点金属層5の表面モホロジが密
着層兼バリアメタル層4や層間絶縁膜3に転写されるこ
とがない。
In the present embodiment, in addition to the prevention of the microloading effect, high-speed etching with high-density plasma on the order of 10 12 / cm 3 is possible by plasma excitation with a large spiral coil, and high throughput is achieved. An etchback process can be achieved. In addition, a smooth etch-back surface is obtained by performing the etch-back while simultaneously using the deposition of sulfur, and the surface morphology of the refractory metal layer 5 is transferred to the adhesion / cum-barrier metal layer 4 and the interlayer insulating film 3. Never.

【0051】ところで、本実施例のようにイオウの堆積
による競合反応を利用するには、放電電離条件下でプラ
ズマ中に遊離のイオウを放出しうるイオウ系化合物ガス
の採用が効果的である。このようなガスとしては、S2
2 、SF2 、SF4 、S210等のSF系ガス、S2
Cl2 、S3 Cl2 、SCl2 等のSCl系ガス、S 2
Br2 、S3 Br2 、SBr2 等のSBr系ガスおよび
2 S等を例示することが出来る。イオウは、概ね被エ
ッチング基板が室温以下の時に被エッチング基板上に堆
積し、約90℃以上で昇華除去できるものであり、基板
汚染等の虞れはない。また、これらイオウ系化合物ガス
にさらにN2 等N系ガスを添加すれば、ポリチアジル
(SN)n の堆積を併用した平滑なエッチバックが可能
となる。ポリチアジルも被エッチング基板が室温以下程
度の場合に堆積し、概ね150℃以上で昇華除去でき、
この場合も基板汚染はない。
By the way, as shown in this embodiment, the deposition of sulfur
In order to take advantage of the competitive reaction due to
Sulfur-based compound gas capable of releasing free sulfur into zuma
Is effective. Such gases include STwo
FTwo, SFTwo, SFFour, STwoFTenSF-based gas such as STwo
ClTwo, SThreeClTwo, SClTwoSCl-based gas such as S Two
BrTwo, SThreeBrTwo, SBrTwoSBr-based gas such as
HTwoS and the like can be exemplified. Sulfur is generally affected
When the etching substrate is below room temperature,
It can be removed by sublimation at about 90 ° C or more.
There is no risk of contamination. In addition, these sulfur-based compound gases
And NTwoIf N-based gas is added, polythiazyl
(SN)nEtch back is possible with the deposition of
Becomes The substrate to be etched is polythiazyl below room temperature
Deposits in the case of temperature, can be sublimated and removed at about 150 ° C or more,
Also in this case, there is no substrate contamination.

【0052】以上、本発明を3例の実施例により説明し
たが、本発明はこれら実施例に何ら限定されるものでは
ない。
Although the present invention has been described with reference to the three embodiments, the present invention is not limited to these embodiments.

【0053】例えば、実施例中では接続孔内への高融点
金属層の埋め込みによるコンタクトプラグの形成プロセ
スを例にとって説明したが、下層配線上の層間絶縁膜に
形成したヴァイアホール内への埋め込みプロセスに応用
してもよい。また接続プラグのみならず、ブランケット
CVDを用いる各種電極・配線の形成にも適用しうる。
For example, the process of forming a contact plug by embedding a refractory metal layer in a connection hole has been described in the embodiments, but the embedding process in a via hole formed in an interlayer insulating film on a lower wiring is described. May be applied. Further, the present invention can be applied not only to connection plugs but also to formation of various electrodes and wirings using blanket CVD.

【0054】高融点金属層5としてWを例示したが、M
o、Ta等他の高融点金属であってもよい。また密着層
兼バリアメタル層4はTi/TiNを例示したが、Ti
ON、TiW、TiSix 等、下地や高融点金属層の材
料に応じて各種材料を適宜選択してよい。
Although W is exemplified as the refractory metal layer 5, M
Other high melting point metals such as o and Ta may be used. Although the adhesion layer / barrier metal layer 4 is exemplified by Ti / TiN,
ON, TiW, TiSi x, etc., may be appropriately selected various materials depending on the material of the base and the refractory metal layer.

【0055】エッチング装置として、基板バイアス印加
型のECRプラズマエッチング装置、ICPエッチング
装置おびTCPエッチング装置を例示したが、ヘリコン
波プラズマエッチング装置の使用も可能である。本装置
は、1013/cm3 台のプラズマ密度でのエッチング処
理ができるので、さらに高エッチングレートを得ること
が可能である。もちろん、平行平板型プラズマエッチン
グ装置によるプロセスに本発明の2段階エッチングを適
用してもよい。
As the etching apparatus, a substrate bias application type ECR plasma etching apparatus, an ICP etching apparatus and a TCP etching apparatus have been exemplified, but a helicon wave plasma etching apparatus can also be used. Since the present apparatus can perform an etching process at a plasma density of the order of 10 13 / cm 3 , a higher etching rate can be obtained. Of course, the two-stage etching of the present invention may be applied to a process using a parallel plate type plasma etching apparatus.

【0056】また、基板バイアス印加用RF電源とし
て、13.56MHzと800kHzの周波数を例示し
たが、この周波数に限定されるものではない。
Further, although the frequencies of 13.56 MHz and 800 kHz have been exemplified as the RF power source for applying the substrate bias, the present invention is not limited to these frequencies.

【0057】さらに、エッチング条件、エッチングガ
ス、被エッチング基板の構成等は適宜変更可能であるこ
とは言うまでもない。
Further, it goes without saying that the etching conditions, the etching gas, the configuration of the substrate to be etched, and the like can be appropriately changed.

【0058】[0058]

【発明の効果】以上の説明から明らかなように、本発明
は高融点金属層のエッチバックを行うドライエッチング
方法において、エッチングモードの異なる2段階エッチ
ングを施すことにより、オーバーエッチング時の過剰F
* に起因するマイクロローディング効果を防止すること
ができる。
As is apparent from the above description, the present invention provides a dry etching method for etching back a refractory metal layer by performing a two-stage etching with different etching modes to obtain an excess F at the time of over-etching.
* The microloading effect caused by * can be prevented.

【0059】また、第1のエッチバックにおいては高プ
ラズマ密度でのラジカルモードの高速エッチングによ
り、高融点金属層の厚さの大部分を除去するので、プロ
セスの所要時間が伸びることがなく、全体として実用的
なエッチングレートの維持が可能である。
In the first etch-back, most of the thickness of the refractory metal layer is removed by radical mode high-speed etching at a high plasma density. As a result, a practical etching rate can be maintained.

【0060】さらに、上記2段階エッチングを施すため
に、高プラズマ密度領域内と高プラズマ密度領域外とに
被エッチング基板位置を任意に設定でき、併せて基板バ
イアス周波数を任意に選択できる基板バイアス印加型の
プラズマエッチング装置を用いることにより、2段階エ
ッチバックのプロセスを同一装置内でスループットを落
とさずに達成できる。
Further, in order to perform the two-stage etching, the position of the substrate to be etched can be arbitrarily set inside the high plasma density region and outside the high plasma density region, and at the same time, the substrate bias frequency can be arbitrarily selected. By using a plasma etching apparatus of the type, a two-step etch-back process can be achieved in the same apparatus without lowering the throughput.

【0061】エッチング装置として、1×1011/cm
3 以上1×1014/cm3 未満のプラズマ密度が得られ
るプラズマエッチング装置をもちいれば、さらに高速エ
ッチングを施すことができる。
As an etching apparatus, 1 × 10 11 / cm
With the plasma etching apparatus in which the plasma density of less than 3 or more 1 × 10 14 / cm 3 is obtained, it can be further subjected to high-speed etching.

【0062】さらにまた、エッチングガスとしてS2
2 等のハロゲン化イオウ系ガスを含むガスを使用する
ことにより、エッチバックした高融点金属層の表面や層
間絶縁膜、密着層兼バリアメタル層の表面を極めて平滑
に形成でき、上層配線の平滑化にも寄与する。
Further, S 2 C is used as an etching gas.
By using a gas containing sulfur halide-based gas l 2 etc., the surface and the interlayer insulating film of a refractory metal layer is etched back, the surface of the adhesive layer and the barrier metal layer can extremely smoothly formed, and the upper wiring It also contributes to smoothing.

【0063】上記効果により、ブランケットCVD膜の
堆積およびそのエッチバックにより、W等の高融点金属
を接続孔内に埋め込むプロセスが均一性よく達成でき、
埋め込まれたコンタクトプラグの表面は平坦性に優れ、
異常浸食を防止できる。またミクロに見た表面の平滑性
を確保することも可能である。このため、コンタクトプ
ラグ上に形成する上層配線との低抵抗のオーミックコン
タクトが実現できる。ブランケットCVDによる高融点
金属層の表面モホロジが層間絶縁膜に転写されることが
ないので、エッチバック後の層間絶縁膜の表面も平坦か
つ平滑である。このため、層間絶縁膜上に形成する上層
配線のパターニングリソグラフィ時に露光光の乱反射が
なく、精度のよい加工ができる。
By the above effect, the process of embedding a high melting point metal such as W in the connection hole can be achieved with good uniformity by depositing a blanket CVD film and etching back the same.
The surface of the embedded contact plug has excellent flatness,
Abnormal erosion can be prevented. It is also possible to ensure the smoothness of the surface as viewed microscopically. Therefore, a low-resistance ohmic contact with the upper wiring formed on the contact plug can be realized. Since the surface morphology of the refractory metal layer by blanket CVD is not transferred to the interlayer insulating film, the surface of the interlayer insulating film after the etch back is also flat and smooth. For this reason, there is no irregular reflection of exposure light at the time of patterning lithography of the upper wiring formed on the interlayer insulating film, and accurate processing can be performed.

【0064】以上述べた効果により、微細な設計ルール
に基づく多層配線の層間接続を信頼性高く行うことがで
き、本発明が半導体装置等の製造プロセスに与える寄与
は大きい。
With the above-described effects, the interlayer connection of the multilayer wiring based on the fine design rules can be performed with high reliability, and the present invention greatly contributes to the manufacturing process of semiconductor devices and the like.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明を適用した実施例1、2および3を、そ
の工程順に説明する概略断面図であり、(a)は接続孔
を有する基板上全面に密着層兼バリアメタル層および高
融点金属層を形成した状態で、(b)は高融点金属層を
中途までエッチバックした状態、(c)は高融点金属層
をエッチバックし接続孔内に埋め込まれた状態、(d)
は露出した密着層兼バリアメタル層をエッチバックして
除去した状態である。
FIG. 1 is a schematic cross-sectional view for explaining Examples 1, 2 and 3 to which the present invention is applied in the order of steps, and FIG. 1 (a) shows an adhesion layer / barrier metal layer and a high melting point over the entire surface of a substrate having connection holes. In the state where the metal layer is formed, (b) is a state where the high melting point metal layer is etched back halfway, (c) is a state where the high melting point metal layer is etched back and embedded in the connection hole, (d)
Is a state where the exposed adhesion layer / barrier metal layer is removed by etching back.

【図2】本発明を適用した実施例1で使用する基板バイ
アス印加型ECRプラズマエッチング装置の概略断面図
であり、(a)はプラズマモードの第1のエッチング
を、(b)はイオンモードの第2のエッチングをそれぞ
れ施している状態である。
FIGS. 2A and 2B are schematic cross-sectional views of a substrate bias application type ECR plasma etching apparatus used in Example 1 to which the present invention is applied, wherein FIG. 2A shows first etching in a plasma mode, and FIG. This is a state in which the second etching is being performed.

【図3】本発明を適用した実施例2で使用する基板バイ
アス印加型ICPエッチング装置の概略断面図である。
FIG. 3 is a schematic sectional view of a substrate bias application type ICP etching apparatus used in Example 2 to which the present invention is applied.

【図4】本発明を適用した実施例3で使用する基板バイ
アス印加型TCPエッチング装置の概略断面図である。
FIG. 4 is a schematic sectional view of a substrate bias applying type TCP etching apparatus used in Embodiment 3 to which the present invention is applied.

【図5】ブランケットCVDによる高融点金属層のエッ
チバックにおける従来のプロセスの問題点を説明する図
であり、(a)は接続孔を有する基板上全面に密着層兼
バリアメタル層および高融点金属層を形成した状態であ
り、(b)はマイクロローディング効果により高融点金
属層の異常浸食が発生した状態、(c)は密着層兼バリ
アメタル層除去時に異常浸食が発生した状態である。
FIG. 5 is a view for explaining a problem of a conventional process in etching back a refractory metal layer by blanket CVD. FIG. 5 (a) shows an adhesion layer / barrier metal layer and a refractory metal over the entire surface of a substrate having connection holes. (B) is a state in which abnormal erosion of the high melting point metal layer has occurred due to the microloading effect, and (c) is a state in which abnormal erosion has occurred during removal of the adhesion layer and the barrier metal layer.

【符号の説明】[Explanation of symbols]

1 半導体基板 2 拡散層 3 層間絶縁膜 4 密着層兼バリアメタル層 5 高融点金属層 6 接続孔 7 高融点金属層の浸食部 8 密着層兼バリアメタル層の浸食部 13 プラズマ生成室 15 被エッチング基板 16 基板ステージ 17 プラズマ処理室 20 基板ステージ支持部材 21 プラズマ引き出し窓 23 切り替え手段 24 第1のRF電源 25 第2のRF電源 DESCRIPTION OF SYMBOLS 1 Semiconductor substrate 2 Diffusion layer 3 Interlayer insulating film 4 Adhesion layer and barrier metal layer 5 High melting point metal layer 6 Connection hole 7 Erosion part of high melting point metal layer 8 Erosion part of adhesion layer and barrier metal layer 13 Plasma generation chamber 15 Etching Substrate 16 Substrate stage 17 Plasma processing chamber 20 Substrate stage support member 21 Plasma extraction window 23 Switching means 24 First RF power supply 25 Second RF power supply

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 下地材料層上の全面に形成された高融点
金属層のエッチバックを行うドライエッチング方法にお
いて、 ラジカル反応を主体とするエッチング条件により、前記
下地材料層が露出する直前まで該高融点金属層をエッチ
ングする第1のエッチバック工程と、 イオンによるスパッタリングを主体とするエッチング条
件により、該高融点金属層の残余部をエッチングして前
記下地材料層を露出する第2のエッチバック工程とを施
すことを特徴とするドライエッチング方法。
1. A dry etching method for performing etching back of the refractory metal layer formed on the entire surface of the base material layer, the etching conditions mainly a radical reaction, wherein
A first etch-back step of etching the refractory metal layer until just before the base material layer is exposed , and etching the remaining portion of the refractory metal layer by etching conditions mainly using ion sputtering. Before
A second etch-back step of exposing the underlayer material layer .
【請求項2】 下地材料層上の全面に形成された高融点
金属層のエッチバックを行うドライエッチング方法にお
いて、 基板ステージを高プラズマ密度領域内に配設するととも
に基板ステージに第1の高周波バイアスを印加して、ラ
ジカル反応を主体とするエッチング条件により、前記下
地材料層が露出する直前まで該高融点金属層をエッチン
グする第1のエッチバック工程と、 基板ステージを高プラズマ密度領域外に配設するととも
に基板ステージに該第1の高周波より低い周波数の第2
の高周波バイアスを印加して、イオンによるスパッタリ
ングを主体とするエッチング条件により、該高融点金属
層の残余部をエッチングして前記下地材料層を露出する
第2のエッチバック工程とを施すことを特徴とするドラ
イエッチング方法。
2. A high melting point formed on the entire surface of a base material layer.
Dry etching method to etch back metal layer
The substrate stage in the high plasma density region
A first high-frequency bias is applied to the substrate stage to
By the etching conditions mainly based on the dical reaction,
Etch the refractory metal layer until just before the base material layer is exposed.
A first etch-back step of arranging the substrate stage outside the high plasma density region;
A second stage having a frequency lower than the first high frequency
By applying a high frequency bias of
The high melting point metal
Etching the remainder of the layer to expose the underlayer
A second etch-back step.
Etching method.
【請求項3】 前記第1のエッチバック工程の終点は、
予め同一の試料を前記第1のエッチバック条件と同一の
エッチング条件でエッチングしてエッチングレートを測
定しておき、該エッチングレートに基づいて設定したエ
ッチング時間により判定することを特徴とする請求項1
または2記載のドライエッチング方法。
3. An end point of the first etch back step,
The same sample is used in advance under the same conditions as the first etch-back condition.
Measure the etching rate by etching under the etching conditions.
And set the etching rate based on the etching rate.
2. The method according to claim 1, wherein the determination is made based on a switching time.
Or the dry etching method according to 2.
JP01800494A 1994-02-15 1994-02-15 Dry etching method Expired - Lifetime JP3291889B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01800494A JP3291889B2 (en) 1994-02-15 1994-02-15 Dry etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01800494A JP3291889B2 (en) 1994-02-15 1994-02-15 Dry etching method

Publications (2)

Publication Number Publication Date
JPH07226393A JPH07226393A (en) 1995-08-22
JP3291889B2 true JP3291889B2 (en) 2002-06-17

Family

ID=11959553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01800494A Expired - Lifetime JP3291889B2 (en) 1994-02-15 1994-02-15 Dry etching method

Country Status (1)

Country Link
JP (1) JP3291889B2 (en)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001075944A2 (en) * 2000-03-30 2001-10-11 Tokyo Electron Limited Dry silylation plasma etch process
KR100649350B1 (en) * 2004-12-28 2006-11-28 주식회사 하이닉스반도체 Method forming of landing plug contact in semiconductor device
US20100144140A1 (en) * 2008-12-10 2010-06-10 Novellus Systems, Inc. Methods for depositing tungsten films having low resistivity for gapfill applications
US8129270B1 (en) 2008-12-10 2012-03-06 Novellus Systems, Inc. Method for depositing tungsten film having low resistivity, low roughness and high reflectivity
US9548228B2 (en) 2009-08-04 2017-01-17 Lam Research Corporation Void free tungsten fill in different sized features
US10256142B2 (en) 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US8124531B2 (en) 2009-08-04 2012-02-28 Novellus Systems, Inc. Depositing tungsten into high aspect ratio features
US9034768B2 (en) 2010-07-09 2015-05-19 Novellus Systems, Inc. Depositing tungsten into high aspect ratio features
JP2013004745A (en) * 2011-06-16 2013-01-07 Ulvac Japan Ltd Etching apparatus and etching method
US11437269B2 (en) 2012-03-27 2022-09-06 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US10381266B2 (en) 2012-03-27 2019-08-13 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
CN113862634A (en) 2012-03-27 2021-12-31 诺发系统公司 Tungsten feature fill
US9082826B2 (en) 2013-05-24 2015-07-14 Lam Research Corporation Methods and apparatuses for void-free tungsten fill in three-dimensional semiconductor features
US9748137B2 (en) 2014-08-21 2017-08-29 Lam Research Corporation Method for void-free cobalt gap fill
US9997405B2 (en) 2014-09-30 2018-06-12 Lam Research Corporation Feature fill with nucleation inhibition
US9953984B2 (en) 2015-02-11 2018-04-24 Lam Research Corporation Tungsten for wordline applications
US10170320B2 (en) 2015-05-18 2019-01-01 Lam Research Corporation Feature fill with multi-stage nucleation inhibition
US9978605B2 (en) 2015-05-27 2018-05-22 Lam Research Corporation Method of forming low resistivity fluorine free tungsten film without nucleation
US9754824B2 (en) 2015-05-27 2017-09-05 Lam Research Corporation Tungsten films having low fluorine content
US9972504B2 (en) 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
US9978610B2 (en) 2015-08-21 2018-05-22 Lam Research Corporation Pulsing RF power in etch process to enhance tungsten gapfill performance
US10573522B2 (en) 2016-08-16 2020-02-25 Lam Research Corporation Method for preventing line bending during metal fill process
US10566211B2 (en) 2016-08-30 2020-02-18 Lam Research Corporation Continuous and pulsed RF plasma for etching metals
US10211099B2 (en) 2016-12-19 2019-02-19 Lam Research Corporation Chamber conditioning for remote plasma process
SG11202001268TA (en) 2017-08-14 2020-03-30 Lam Res Corp Metal fill process for three-dimensional vertical nand wordline
WO2019058554A1 (en) * 2017-09-25 2019-03-28 株式会社Kokusai Electric Manufacturing method of semiconductor device, substrate processing device and program
CN112262457A (en) 2018-05-03 2021-01-22 朗姆研究公司 Methods of depositing tungsten and other metals in 3D NAND structures
CN113166929A (en) 2018-12-05 2021-07-23 朗姆研究公司 Void free low stress fill
US11972952B2 (en) 2018-12-14 2024-04-30 Lam Research Corporation Atomic layer deposition on 3D NAND structures
JP2022522226A (en) 2019-04-11 2022-04-14 ラム リサーチ コーポレーション Tungsten deposits with high step coverage
JP2022544931A (en) 2019-08-12 2022-10-24 ラム リサーチ コーポレーション tungsten deposition

Also Published As

Publication number Publication date
JPH07226393A (en) 1995-08-22

Similar Documents

Publication Publication Date Title
JP3291889B2 (en) Dry etching method
JPH10223608A (en) Manufacture of semiconductor device
JPH04321224A (en) Method for forming contact plug by blanket cvd attachment and etch back
JP3213803B2 (en) Method for forming slope contact hole in semiconductor using high-density plasma etching equipment
JP4451934B2 (en) Method and integrated circuit for etching a conductive layer
JP4910231B2 (en) Manufacturing method of semiconductor device
JPH04257227A (en) Forming method for wiring
JP2006156486A (en) Substrate processing method and method of manufacturing semiconductor device
JPH088232A (en) Plasma treatment method
JP3289479B2 (en) Method for CVD of refractory metal layer and method for manufacturing semiconductor device
JP3339255B2 (en) Method of forming contact plug
KR100227636B1 (en) Method of forming contact hole in semiconductor device
US6503824B1 (en) Forming conductive layers on insulators by physical vapor deposition
JPH1167766A (en) Method for manufacturing semiconductor device
JP3291885B2 (en) Dry etching method
JP3339269B2 (en) Method of forming contact plug
JPH09232285A (en) Plasma etching method
JPH0661195A (en) Manufacture of semiconductor device
JP3678791B2 (en) Manufacturing method of semiconductor device
JP3120513B2 (en) Dry etching method
JP3067196B2 (en) Method for manufacturing semiconductor device
JP3475666B2 (en) Dry etching method
JPH09134959A (en) Formation of wiring plug
JPH07201826A (en) Dry-etching method
JPH09181171A (en) Multilayered wiring forming method

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080329

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090329

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100329

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100329

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110329

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130329

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140329

Year of fee payment: 12

EXPY Cancellation because of completion of term