JP2774278B2 - 光ディスク装置のセクタマーク検出装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は光ディスクにおける各トラックに形成された
複数の各セクタの開始点を検出する光ディスク装置のセ
クタマーク検出装置に関する。

［従来の技術］ 光学的記録再生装置においては円盤状記録媒体が広く
用いられる。

上記円盤状記録媒体（以下光ディスクと記す。）を用
いた記録再生装置（以下光ディスク装置と記す。）にお
いては、情報データは光ディスクの同心円状又はスパイ
ラル状のトラックに沿って記録される。この場合、各ト
ラックは、多数分割して形成したセクタがデータ処理単
位として用いられる。

即ち、光ディスクに情報を記録又は再生する場合、ラ
ンダムアクセスとかリード／ライトの制御を行うに際
し、１記録単位としてその始点を示すマークを付けるこ
とが行われ、この記録単位をセクタと呼び、またこのマ
ークをセクタマークと呼ぶ。

上記セクタマークは上記制御のみならず、データのリ
ード及びライト時のタイミング制御を容易にし、周期信
号の検出をより高信頼化することにも有用である。

上記の如く、セクタマークはアクセス制御とかリード
又はライト時の信号検出に有効であるが、それだけにそ
の検出信頼度は十分高くなければならない。ところで、
光ディスクでは記録膜の欠陥とかノイズ等を十分小さく
することは難しく、ビット誤り率で10^-5〜10^-6程度のエ
ラーは許容し得るような装置を作る必要がある。上記エ
ラーのうち、ランダムエラーよりもバーストエラーが特
に問題となる。

記録データの信頼性は誤り訂正符号を付与することで
向上する。またバーストエラーに対しては、データを分
散して記録するインターリーブ手法により、バーストエ
ラーを分散させることが可能であり、相当長いバースト
エラーに対しても対処することができる。

しかしながら、セクタマーク検出にはこの手法を適用
できず、従って何らかの高信頼化なしには実用に耐えな
いことになる。

上記問題点を解決するために、特開昭58−169337号公
報では、特殊なパターンをセクタマークパターンとした
セクタマークの検出手段を開示している。

また、セクタマークパターンは、トラック、セクタア
ドレス等の情報を持つID部とともに、ディスクにプリフ
ォーマットされている。

このセクタマークは上記特開昭58−169337号に述べら
れているように、検出確度は非常に大きいが、実際はデ
ィスクの汚損、ディスク成形時の傷、トラッキングのず
れ等により検出されない場合が往々にして生じる。

これに対処するため、セクタマークは等周期で検出さ
れるべきことを利用して本来ならばセクタマークが検出
すべき期間をタイマにより指示し、この期間の終りにな
ってもセクタマークが検出されなかった場合に擬似セク
タマーク信号を発生して、これを本来のセクタマーク信
号の代りに使用する方法が特開昭60−201573号に開示さ
れている。

［発明が解決しようとする問題点］ 上記特開昭60−201573号に開示された方式ではセクタ
マーク読取信号が発生しないことが検出されてから、擬
似セクタマーク信号が発生するようになっているので、
どうしても擬似セクタマーク信号は本来セクタマーク読
取信号が発生すべきタイミングから遅れて発生せざるを
得ない構成である。

上記タイミングがずれると、本来のセクタマークの読
取に対する信頼性が低下してしまうという欠点が生じ
る。

本発明は上述した点にかんがみてなされたもので、擬
似セクタマーク信号の発生のタイミングが遅れることな
く、正確なタイミングで発生することのできる光ディス
ク装置のセクタマーク検出装置を提供することを目的と
する。

［問題点を解決する手段及び作用］ 本発明による光ディスク装置のセクタマーク検出装置
は、光ディスク上にセクタ単位で記録され各セクタの先
頭に記録されたセクタマークエリアからセクタマーク信
号を検出するセクタマーク信号検出手段と、上記セクタ
マーク信号の２つ前のセクタ間隔を計測する計測手段
と、この計測手段の計測出力に基づいて前記セクタマー
ク信号が検出されると予測されるタイミングによりセク
タ毎に常に擬似セクタマーク信号を発生する擬似セクタ
マーク信号発生手段と、上記セクタマーク信号または擬
似セクタマーク信号のうち検出されたセクタマーク信号
を優先する合成セクタマーク信号を発生する合成セクタ
マーク信号発生手段とを備え、上記合成セクタマーク信
号は、セクタマーク信号または擬似セクタマーク信号に
遅れて発生され、上記セクタマーク信号検出手段により
セクタマーク信号が検出されたセクタでは検出されたセ
クタマーク信号に基づいて発生され、セクタマーク信号
が検出されないセクタでは擬似セクタマーク信号に基づ
いて発生されることを特徴とする。

［実施例］ 以下、図面を参照して本発明を具体的に説明する。

第１図ないし第７図は本発明の１実施例に係り、第１
図は１実施例のセクタマーク検出装置の構成を示すブロ
ック図、第２図はリセットパルス発生回路の具体的構成
を示す回路図、第３図はラッチ信号発生回路の具体的構
成を示す回路図、第４図はロード信号発生回路の具体的
構成を示す回路図、第５図は動作説明用タイミングチャ
ート図、第６図は第1,第2,第３カウンタの計数動作領域
を示す説明図、第７図はセクタマーク信号と異るタイミ
ングで疑似セクタマーク信号を発生した場合におけるリ
セットパルスが発生されるタイミングを示すタイミング
チャート図である。

第１図に示すようにセクタマーク検出装置１は、光デ
ィスクからの再生信号により、セクタマーク検出信号ａ
を発生するセクタマーク検出回路２と、このセクタマー
ク検出信号ａが入力され、擬似セクタマーク信号ｈを発
生する擬似セクタマーク信号発生回路３と、セクタマー
ク検出信号ａ及び疑似セクタマーク信号ｈが入力され、
セクタマーク検出信号ａを優先するためリセットパルス
ｂを出力するリセットパルス発生回路４と、このリセッ
トパルスｂがリセット端子に印加され、このリセットパ
ルスｂの印加後にカウント動作を行う第１カウンタ５
と、このカウンタ５の出力端に接続され、設定値に達し
た場合、それぞれ合成セクタマーク信号ｃを出力する第
１デコーダ６と、タイミング信号ｄを出力する第２デコ
ーダ７とから構成される。

上記セクタマーク検出回路２から出力されるセクタマ
ーク検出信号ａは、リセットパルス発生回路４と、擬似
セクタマーク信号発生回路３を形成するラッチ信号発生
回路11に入力される。このリセットパルス発生回路４
は、第５図ｂに示すようにセクタマーク検出信号ａが発
生すると、あるいはこのセクタマーク検出信号ａが発生
しない場合は擬似セクタマークｈの発生によりリセット
されていた第１カウンタ５を起動する。

しかして、このリセットパルスｂの印加後に第１カウ
ンタ５は、クロック入力端に印加される1Fクロックを計
数する。このカウンタ５の出力端に接続された第１デコ
ーダ６は、比較的小さい計数値（デコーダ設定値）に達
した場合、合成セクタマーク信号ｃを出力する。この様
子を第５図ｃに示す。これにより、外部にセクタマーク
検出を報知するタイミングは少々遅れるが、常に一定の
遅れ（検出できなかった時も）で供給することができ
る。

一方、上記カウンタ５の出力端に接続された第２デコ
ーダ７は、比較的大きなデコーダ設定値に設定してあ
る。即ち、第５図において、セクタマークエリアSM、識
別エリアID、ギャップエリアGAP、データエリアDATA、
バッファエリアBUFからなる各セクタにおいて、カウン
タ５がリセットパルスｂでクリアされた後、1Fクロック
を計数し始めてからデータエリアの終端付近ないしはバ
ッファエリアに達する付近において、このカウンタ５の
計数値がこのデコーダ設定値に達するように設定してあ
る。

従って、このデコーダ設定値に達すると、第２デコー
ダ７は第５図ｄに示すタイミング信号ｄを出力し、擬似
セクタマーク発生回路３を形成する第１ラッチ12に入力
する。この擬似セクタマーク発生回路３は、このタイミ
ング信号ｄにより動作を開示する。

上記第１ラッチ12は、上記タイミング信号ｄにより、
第５図ｅに示すように“H"のラッチ出力ｅを出力し、こ
のラッチ出力ｅは第２カウンタ13及び第３カウンタ14の
リセット端に印加され、それまで“L"にされてリセット
されていた計数動作を開始させる。

上記第2,第３カウンタ13,14は第６図に示すように、
データエリアの終端付近から次のセクタマークエリアを
挟んでID部の先端部付近までの間でカウント動作を行う
ためのものである。これら両カウンタ13,14は1Fクロッ
クを計数する。尚、第６図に示すように第１カウンタ
は、セクタマークエリアの終端から上記第2,第３カウン
タ13,14を開始させるまでの所定の時間（第２デコーダ
７のデコーダ設定値）を計数するためのもので、第2,第
３カウンタ13,14の開始時刻をカバーするようにしてあ
る。

上記データエリアの終端部付近から開始した第２カウ
ンタ13の計数値はその出力端に接続された第２ラッチ15
に入力される。この第２ラッチ15は、上記ラッチ信号発
生回路11から出力されるラッチ信号ｆにより、上記第２
カウンタ13の計数値をラッチする。このラッチ信号ｆは
第５図ｆに示すようにセクタマーク検出信号ａが検出さ
れたタイミングで出力される。尚、このラッチ信号ｆ
は、単にセクタマーク検出信号ａが検出された時でな
く、この前のセクタにおいてもセクタマーク検出信号ａ
が検出されていることを条件として出力するように構成
してある。このラッチ信号ｆを出力するラッチ信号発生
回路11には、セクタマーク検出信号ａと、第１ラッチ12
のラッチ出力ｅ及びロード信号発生回路16のロード信号
ｇが入力される。

このロード信号発生回路16には、第１ラッチ12のラッ
チ出力ｅが入力されると共に、第２カウンタ13のキャリ
出力がリセット信号として入力される。しかして、この
ロード信号発生回路16は、第３カウンタ14に第２ラッチ
15でラッチされたセクタマーク間隔をロードするロード
信号ｇを出力する。このロード信号ｇは、第５図ｇに示
すようにデータエリアの終端部付近において、セクタ毎
に発生する。尚、ロード信号発生回路16には、2Fクロッ
クが入力される。

上記第２カウンタ13のキャリ出力は、第１ラッチ12及
びロード信号発生回路16をリセットする。

ところで、上記第３カウンタ14は、ダウンカウンタで
あり、ロード信号ｇの印加により、第２ラッチ15の計数
値をプリセット値として取込んだ後、ダウンカウントし
ていき、この第３カウンタ14の出力端に接続された第３
デコーダ17からセクタマーク検出信号ａと同じタイミン
グで第５図ｈに示す擬似セクタマーク信号ｈを出力す
る。この第３デコーダ17は、バッファエリアのタイミン
グでも出力ｉを出力し、リセットパルス発生回路４をリ
セットする。

次に、リセットパルス発生回路４の構成を第２図を用
いて説明する。

セクタマーク検出信号ａが第1Dフリップフロップ（以
下、Ｄ−FFと記す。）21のデータ入力端Ｄに印加され、
2Fクロックの立上がりで取込まれ、出力端Ｑから出力さ
れる。このＱ出力は第2D−FF22のデータ入力端Ｄに印加
され、インバータ23で反転された2Fクロックにて出力端
Ｑからナンド回路24に上記第１のＤ−FF21のＱ出力と共
に入力される。

上記ナンド回路24の出力は、セクタマーク検出信号ａ
の立上がりに対応したタイミングパルスとなり、オア回
路25を介して第３のＤ−FF26のリセット端子に印加され
る。

上記リセット端子には第３デコーダ17の出力ｉ及び装
置全体の電源をオンにした時に発生されるリセット信号
RSTがオア回路27及び上記オア回路25を介して印加され
る。上記第３デコーダ17の出力ｉはセクタマークエリア
の直前のバッファエリアで生じるので、Ｄ−FF26のＱ出
力ｂはバッファエリアでまず第７図に示すように“L"に
なり、第3D−FF26へのリセット信号となるナンド回路24
の出力が“H"に戻った後、2Fクロックの立上がりで“H"
になる。

上記オア回路27の出力は、第1,第2D−FF21,22のリセ
ット端子に印加され、Q,Q出力をリセットする。

ところで、この実施例ではセクタマーク検出信号ａの
発生の有無にかかわらず、擬似セクタマーク信号ｈはセ
クタ毎に発生する。尚、この擬似セクタマーク信号ｈは
セクタマーク検出信号ａと同じ位置で発生するよう制御
される。そこで、セクタマーク検出信号ａと擬似セクタ
マーク信号ｈが同一タイミングで発生する場合は擬似セ
クタマーク信号ｈ及びセクタマーク検出信号ａのいずれ
でＤ−FF26をセットし、第１カウンタ５をスタートさせ
ても良いが、これら両信号a,hのタイミングがずれた場
合にも正しい動作を行えるようにセクタマーク検出信号
ａを優先するためリセット信号ｂを生成する構成にして
いる。このため、第３デコーダ17の擬似セクタマーク信
号ｈ、第2D−FF21のＱ出力及び第3D−FF26のＱ出力をオ
ア回路28を経て、この第3D−FF26のデータ入力端に印加
している。

例えば第７図（Ａ）に示すように、セクタマーク検出
信号ａに比べ擬似セクタマーク信号ｈが遅れた場合、先
行するセクタマーク検出信号ａによりＤ−FF26のＱ出力
ｂが一旦“H"になると、この“H"の信号はオア回路28を
経て再びＤ−FF26のデータ入力端Ｄに入力され、Ｑ出力
ｂの“H"レベルを維持し、この後擬似セクタマーク信号
ｈが“H"になってもＱ出力ｂには全く変化を及ぼすこと
なく、セクタマーク検出信号ａを優先して第１カウンタ
５を起動する。

また、第７図（Ｂ）に示すように擬似セクタマークｈ
が先行する場合、擬似セクタマーク信号ｈにより一旦Ｄ
−FF26のＱ出力は“H"に転移し、第１カウンタ５のカウ
ント動作が開始するが、セクタマーク検出信号ａの入力
に伴ってＱ出力ｂを再度“L"に転移し、第１カウンタ５
のカウント値をリセットさせ、しかるのちに、第１カウ
ンタ５を再起動させることができる。

このように、リセットパルス発生回路４はセクタマー
ク検出信号ａを優先して、第１カウンタ５へのリセット
パルスｂを発生する。

また、セクタマーク検出信号ａが検出されない場合
（例えば第５図でSector N＋３）は擬似セクタマーク信
号ｈのみが発生し、この信号ｈのタイミングでＤ−FF26
をセットし第１カウンタ５のカウント動作を開始させ
る。この場合でも擬似セクタマーク信号ｈの発生のタイ
ミングは、セクタマーク検出信号ａが本来発生するタイ
ミングを計測することで決定しているので、正確な時刻
に合成セクタマーク信号ｃを生成する。

次に、第３図に示すラッチ信号発生回路11の構成を説
明する。

セクタマーク検出信号ａ及び第１ラッチ12の出力ｅ
は、アンド回路31を経てＤ−FF32にクロックとして入力
され、データ入力端Ｄに印加される“H"を出力端Ｑから
出力する。このＤ−FF32のリセット端子にはロード信号
ｇが印加される。従って、上記Ｄ−FF32のクロック入力
端にクロックが印加されると、Ｑ出力は“H"となり、一
方第５図のSector N＋３のようにセクタマーク検出信号
ａが出力されない場合、このクロック入力端へのクロッ
クが印加されないため、Ｄ−FF32のＱ出力ｊは“L"レベ
ルのままになる。その他のセクタでは“H"レベルの信号
が発生する。このＱ出力ｊは、ラッチ出力ｅをクロック
とする次段のＤ−FF33のデータ入力端Ｄに印加される。
このＤ−FF33のＱ出力ｋは直前のセクタで、セクタマー
ク検出信号ａが検出された場合“H"レベルを出力する。
しかして、このＤ−FF33のＱ出力と、上記アンド回路31
の出力とをアンド回路34を通したラッチ信号ｆは、２つ
連続したセクタマーク検出信号ａが検出された場合にの
み“H"レベルの信号を出力する。この“H"レベルの信
号、つまりアンド回路34から出力されるラッチ信号ｆと
して、セクタマーク検出信号ａが２つ連続して検出され
た場合にのみ出力するという条件を課したのは、セクタ
マーク検出信号ａが検出されず、擬似セクタマーク信号
ｈを用いて時間管理する場合の値は確実なものでないと
いう考えに基づいている。このようにすることにより、
より信頼性の高い合成セクタマーク信号ｃを生成でき
る。

第４図は第１ラッチ12及びロード信号発生回路16の構
成を示す。

第１ラッチ12はＤ−FF12aで構成され、データ入力端
Ｄに印加される“H"レベルの電圧をクロック入力端に印
加される第２デコーダ７の出力でラッチし、ラッチ出力
ｅをＤ−FF41のデータ入力端Ｄに印加している。このＤ
−FF41のＱ出力は次段のＤ−FF42のデータ入力端Ｄに印
加されると共に、Ｄ−FF42のＱ出力と共にナンド回路43
を通してロード信号ｇが生成される。

又、第２カウンタ13のキャリイパルスはＤ−FF44のデ
ータ入力端Ｄに印加され、2Fクロックにより出力端Ｑか
らオア回路45に出力される。このオア回路45には電源オ
ン時に発生するリセット信号RSTも入力され、このオア
回路45の出力はＤ−FF12a,41,42のリセット端子に印加
される。

上記Ｄ−FF41,42,ナンド回路43の構成は第３図に示す
ラッチ信号発生回路11の構成と殆んど同一である。

従って、第１ラッチ12のラッチ出力ｅを入力として、
データエリアの終端部付近でセクタ毎に発生するロード
信号ｇを出力する。

上記ロード信号ｇが第３カウンタのロード端子に印加
されることにより、第２ラッチ15にラッチされたセクタ
マーク間隔に依存するデータをロードし、データエリア
の終端部付近からカウントを開始し次のセクタマーク検
出信号ａの位置にて擬似セクタマーク信号ｈをリセット
パルス発生回路４に出力するようにしてある。

この１実施例では、セクタマーク検出回路２により、
セクタマークエリアに記録されたセクタマークパターン
を検出してセクタマーク検出信号ａを出力すると共に、
擬似セクタマーク発生回路３により、前記セクタマーク
検出信号ａが検出されると予測されるタイミングにて擬
似セクタマーク信号ｈを発生させ、これらセクタマーク
検出信号ａ及び擬似セクタマーク信号ｈに基づいて、セ
クタマーク検出信号ａを優先する合成セクタマーク信号
ｃを生成するようにしているので、この合成セクタマー
ク信号ｃを用いることにより信頼性の高いランダムアク
セス等の制御、ライト／リードの制御を行うことができ
る。なお、第５図において、電源オンにより第２ラッチ
にはデフォルト値が記憶され、最初の２つの擬似セクタ
マーク信号ｈはこの値で出力される。

尚、上記実施例ではセクタマーク検出信号ａと擬似セ
クタマーク信号ｈとをセクタマーク検出信号ａを優先し
て合成セクタマーク信号ｃを生成しているが、用途によ
っては擬似の場合は発生させない実施例を適用できる場
合もあり得る。

又、本発明は光学式の記録／再生装置に限らず、磁気
ヘッドを用いた装置にも適用できる。

［発明の効果］ 以上述べたように本発明によれば、擬似セクタマーク
信号をセクタマーク信号と同じタイミングで発生させる
手段を形成してあるので、セクタマーク信号が検出され
ない場合でも、正確なタイミングの擬似セクタマーク信
号を得ることができる。

【図面の簡単な説明】

第１図ないし第７図は本発明の１実施例に係り、第１図
は１実施例のセクタマーク検出装置の構成を示すブロッ
ク図、第２図はリセットパルス発生回路の具体的構成を
示す回路図、第３図はラッチ信号発生回路の具体的構成
を示す回路図、第４図はロード信号発生回路の具体的構
成を示す回路図、第５図は動作説明用タイミングチャー
ト図、第６図は第1,第2,第３カウンタの計数動作領域を
示す説明図、第７図はセクタマーク信号と異るタイミン
グで擬似セクタマーク信号を発生した場合におけるリセ
ットパルスが発生されるタイミングを示すタイミングチ
ャート図である。 １……セクタマーク検出装置 ２……セクタマーク検出回路 ３……擬似セクタマーク信号発生回路 ４……リセットパルス発生回路 ５……第１カウンタ 6,7,17……デコーダ 11……ラッチ信号発生回路 13……第２カウンタ、14……第３カウンタ 16……ロード信号発生回路

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) G11B 20/10

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】光ディスク上にセクタ単位で記録され、各
   セクタの先頭に記録されたセクタマークエリアからセク
   タマーク信号を検出するセクタマーク信号検出手段と、 上記セクタマーク信号の２つ前のセクタ間隔を計測する
   計測手段と、 この計測手段の計測出力に基づいて前記セクタマーク信
   号が検出されると予測されるタイミングによりセクタ毎
   に常に擬似セクタマーク信号を発生する擬似セクタマー
   ク信号発生手段と、 上記セクタマーク信号または擬似セクタマーク信号のう
   ち、検出されたセクタマーク信号を優先する合成セクタ
   マーク信号を発生する合成セクタマーク信号発生手段と
   を備え、 上記合成セクタマーク信号は、セクタマーク信号または
   擬似セクタマーク信号に遅れて発生され、上記セクタマ
   ーク信号検出手段によりセクタマーク信号が検出された
   セクタでは検出されたセクタマーク信号に基づいて発生
   され、セクタマーク信号が検出されないセクタでは擬似
   セクタマーク信号に基づいて発生されることを特徴とす
   る光ディスク装置のセクタマーク検出装置。