JP2773449B2 - 金属絶縁物半導体電界効果トランジスタ - Google Patents
金属絶縁物半導体電界効果トランジスタInfo
- Publication number
- JP2773449B2 JP2773449B2 JP7782491A JP7782491A JP2773449B2 JP 2773449 B2 JP2773449 B2 JP 2773449B2 JP 7782491 A JP7782491 A JP 7782491A JP 7782491 A JP7782491 A JP 7782491A JP 2773449 B2 JP2773449 B2 JP 2773449B2
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- thin film
- metal
- insulating film
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は金属絶縁物半導体電界効
果トランジスタ（ＭＩＳＦＥＴ）、特に化合物半導体表
面に安定した絶縁膜をもつＭＩＳＦＥＴに関するもので
ある。
果トランジスタ（ＭＩＳＦＥＴ）、特に化合物半導体表
面に安定した絶縁膜をもつＭＩＳＦＥＴに関するもので
ある。
【０００２】
【従来の技術】一般に、化合物半導体プロセス技術にお
いては、Ｓｉにおける熱酸化膜（ＳｉＯ2 ）のような良
質な絶縁膜を形成するのが困難である。従って、ＧａＡ
ｓ等の化合物半導体を用いた従来のＦＥＴは、全て絶縁
膜を使用しない、ショットキゲートを有するＭＥＳＦＥ
Ｔ（金属半導体電界効果トランジスタ）である。
いては、Ｓｉにおける熱酸化膜（ＳｉＯ2 ）のような良
質な絶縁膜を形成するのが困難である。従って、ＧａＡ
ｓ等の化合物半導体を用いた従来のＦＥＴは、全て絶縁
膜を使用しない、ショットキゲートを有するＭＥＳＦＥ
Ｔ（金属半導体電界効果トランジスタ）である。
【０００３】しかし、ＭＥＳＦＥＴは、ショットキ障壁
を使っているためにゲートに印加できる電圧振幅が小さ
い。これに対して、ＭＩＳＦＥＴ（金属絶縁物半導体電
界効果トランジスタ）はゲート電極下に絶縁膜があるた
め、論理振幅を大きく取れ、逆方向の耐電圧が大きい等
の利点がある。化合物半導体もＭＩＳＦＥＴが構成でき
れば、その高速性と相俟ってメリットが大きい。また、
ＬＳＩ等に幅広く使用されているＳｉを用いたＭＯＳＦ
ＥＴ（金属酸化物半導体電界効果トランジスタ）との共
存も可能になる。
を使っているためにゲートに印加できる電圧振幅が小さ
い。これに対して、ＭＩＳＦＥＴ（金属絶縁物半導体電
界効果トランジスタ）はゲート電極下に絶縁膜があるた
め、論理振幅を大きく取れ、逆方向の耐電圧が大きい等
の利点がある。化合物半導体もＭＩＳＦＥＴが構成でき
れば、その高速性と相俟ってメリットが大きい。また、
ＬＳＩ等に幅広く使用されているＳｉを用いたＭＯＳＦ
ＥＴ（金属酸化物半導体電界効果トランジスタ）との共
存も可能になる。
【０００４】そこで、化合物半導体でもＳｉと熱酸化膜
（ＳｉＯ2 ）のように、その界面において界面準位が極
めて少なく、かつ絶縁膜自身が安定である化合物半導体
と絶縁膜との組合せを化合物半導体にもたらすために、
現在までさまざまな研究がなされてきた。
（ＳｉＯ2 ）のように、その界面において界面準位が極
めて少なく、かつ絶縁膜自身が安定である化合物半導体
と絶縁膜との組合せを化合物半導体にもたらすために、
現在までさまざまな研究がなされてきた。
【０００５】例えば、ＧａＡｓ上に直接ＳｉＯ2 、Ｓｉ
Ｎx 等の絶縁膜を設けた構造では、ＭＩＳＦＥＴに特徴
的に現れるはずである小数キャリアによる反転層が未だ
得られていないし、ＧａＡｓ以外のＩｎＧａＡｓ、Ｉｎ
ＡｌＡｓなどにおいても、ＩｎＰを除いては同様であ
る。ＩｎＰではＭＩＳＦＥＴとしての動作に成功したと
いわれているが、はっきりしていない。現在のところ、
使用する化合物半導体を変えただけで、良好なＭＩＳＦ
ＥＴは得られないことがわかっている。
Ｎx 等の絶縁膜を設けた構造では、ＭＩＳＦＥＴに特徴
的に現れるはずである小数キャリアによる反転層が未だ
得られていないし、ＧａＡｓ以外のＩｎＧａＡｓ、Ｉｎ
ＡｌＡｓなどにおいても、ＩｎＰを除いては同様であ
る。ＩｎＰではＭＩＳＦＥＴとしての動作に成功したと
いわれているが、はっきりしていない。現在のところ、
使用する化合物半導体を変えただけで、良好なＭＩＳＦ
ＥＴは得られないことがわかっている。
【０００６】また、従来使用してきたＳｉＯ2 、ＳｉＮ
x などとは違った絶縁膜との組合せも考えられている。
しかし、これも未だ良好な材料が発見されていない。
x などとは違った絶縁膜との組合せも考えられている。
しかし、これも未だ良好な材料が発見されていない。
【０００７】さらに、絶縁膜の代りに、禁制帯幅が広
く、ポテンシャル障壁の高い化合物半導体層を用いよう
とする試みもある。ｎ型ＧａＡｓ上に薄くアンドープの
ＡｌＧａＡｓを形成した構造がそれである。しかし、こ
れも反転層が形成されたという報告はなく、ＭＥＳＦＥ
Ｔのゲート電圧許容幅を若干広げる程度に止まってい
る。
く、ポテンシャル障壁の高い化合物半導体層を用いよう
とする試みもある。ｎ型ＧａＡｓ上に薄くアンドープの
ＡｌＧａＡｓを形成した構造がそれである。しかし、こ
れも反転層が形成されたという報告はなく、ＭＥＳＦＥ
Ｔのゲート電圧許容幅を若干広げる程度に止まってい
る。
【０００８】このように、化合物半導体を用いた良好な
特性をもつＭＩＳＦＥＴは現時点では得られていない。
特性をもつＭＩＳＦＥＴは現時点では得られていない。
【０００９】
【発明が解決しようとする課題】化合物半導体を用いた
ＭＩＳＦＥＴが実現しない理由は、絶縁膜と化合物半導
体との間に生ずる界面準位の密度がＳｉと比較して１桁
以上も高い点にある。このために、この界面で電位がほ
ぼ固定され、ゲート電圧を高く印加しても反転層を得る
に至らない。従って、化合物半導体を用いたＭＩＳＦＥ
Ｔを作製するためには、この界面準位密度を大幅に低減
する必要がある。
ＭＩＳＦＥＴが実現しない理由は、絶縁膜と化合物半導
体との間に生ずる界面準位の密度がＳｉと比較して１桁
以上も高い点にある。このために、この界面で電位がほ
ぼ固定され、ゲート電圧を高く印加しても反転層を得る
に至らない。従って、化合物半導体を用いたＭＩＳＦＥ
Ｔを作製するためには、この界面準位密度を大幅に低減
する必要がある。
【００１０】本発明の目的は、化合物半導体と絶縁膜と
の界面に形成される界面準位を可及的に低減させること
によって、前記した従来技術の欠点を解消して、安定し
た絶縁膜をもつ特性の良好なＭＩＳＦＥＴを提供するこ
とにある。
の界面に形成される界面準位を可及的に低減させること
によって、前記した従来技術の欠点を解消して、安定し
た絶縁膜をもつ特性の良好なＭＩＳＦＥＴを提供するこ
とにある。
【００１１】
【課題を解決するための手段】本発明のＭＩＳＦＥＴ
は、ゲート電極に対するゲート電圧の印加によりチャネ
ル層が形成される化合物半導体表面に、ノンアロイオー
ミック接合の可能な化合物半導体薄膜を形成し、その上
にオーミック接合する金属薄膜を形成し、最後に絶縁膜
を形成してゲート電極を設けるという構造を用いたもの
である。これにより化合物半導体表面と絶縁膜間の界面
準位密度が大幅に低減する。
は、ゲート電極に対するゲート電圧の印加によりチャネ
ル層が形成される化合物半導体表面に、ノンアロイオー
ミック接合の可能な化合物半導体薄膜を形成し、その上
にオーミック接合する金属薄膜を形成し、最後に絶縁膜
を形成してゲート電極を設けるという構造を用いたもの
である。これにより化合物半導体表面と絶縁膜間の界面
準位密度が大幅に低減する。
【００１２】化合物半導体としては、ＧａＡｓ、ＩｎＧ
ａＡｓ、ＩｎＰ、ＡｌＧａＡｓ、ＩｎＡｌＡｓなどトラ
ンジスタを製作できる材料であれば、いずれでもよい。
ａＡｓ、ＩｎＰ、ＡｌＧａＡｓ、ＩｎＡｌＡｓなどトラ
ンジスタを製作できる材料であれば、いずれでもよい。
【００１３】ノンアロイオーミック接合の可能な化合物
半導体としては、ＩｎＡｓ、ＩｎＳｂなどの禁制帯幅の
小さい化合物半導体、またはこれらと他の化合物半導体
との混晶、例えばＩｎＧａＡｓ、ＩｎＧａＳｂなどであ
る。
半導体としては、ＩｎＡｓ、ＩｎＳｂなどの禁制帯幅の
小さい化合物半導体、またはこれらと他の化合物半導体
との混晶、例えばＩｎＧａＡｓ、ＩｎＧａＳｂなどであ
る。
【００１４】金属薄膜の材料はＡｕなどが適当である
が、全ての金属、半金属が含まれる。また絶縁膜として
はＳｉＯ2 、ＳｉＮx などが適当であるが、特にこれら
に限定されるものではない。また、ノンアロイオーミッ
ク接合の可能な化合物半導体薄膜と金属薄膜の各膜厚は
任意であるが、可能な範囲で薄いことが望ましい。
が、全ての金属、半金属が含まれる。また絶縁膜として
はＳｉＯ2 、ＳｉＮx などが適当であるが、特にこれら
に限定されるものではない。また、ノンアロイオーミッ
ク接合の可能な化合物半導体薄膜と金属薄膜の各膜厚は
任意であるが、可能な範囲で薄いことが望ましい。
【００１５】
【作用】界面準位は、通常、ダングリングボンドと呼ば
れる、界面の原子の結合に寄与しない価電子が作る準位
で、金属・絶縁膜とＧａＡｓとの界面に多く存在し、Ｍ
ＩＳＦＥＴ作製の障害となっている。しかし、ＩｎＳ
ｂ、ＩｎＡｓなどではこの界面準位は少ない。Ｉｎ原子
の性質と関係しているともいわれているが、何故少ない
かはまだよくわかっていない。ＩｎＳｂ、ＩｎＡｓは禁
制帯幅が小さく、仮にＭＩＳＦＥＴを作製しても電子・
正孔の再結合確率が高いため、十分なキャリア濃度の反
転層が得られない。既述したように、ＩｎＰで辛うじて
動作しているようである。
れる、界面の原子の結合に寄与しない価電子が作る準位
で、金属・絶縁膜とＧａＡｓとの界面に多く存在し、Ｍ
ＩＳＦＥＴ作製の障害となっている。しかし、ＩｎＳ
ｂ、ＩｎＡｓなどではこの界面準位は少ない。Ｉｎ原子
の性質と関係しているともいわれているが、何故少ない
かはまだよくわかっていない。ＩｎＳｂ、ＩｎＡｓは禁
制帯幅が小さく、仮にＭＩＳＦＥＴを作製しても電子・
正孔の再結合確率が高いため、十分なキャリア濃度の反
転層が得られない。既述したように、ＩｎＰで辛うじて
動作しているようである。
【００１６】ＩｎＡｓ、ＩｎＳｂ単体ではＭＩＳＦＥＴ
とならなくても、本発明ではＩｎＡｓとＧａＡｓ、およ
びＩｎＳｂ，ＧａＳｂとＧａＡｓをそれぞれ組合せるこ
とで、ＭＩＳＦＥＴの作製に成功したものである。Ｉｎ
ＡｓないしＩｎＧａＡｓとＧａＡｓ、またはＩｎＳｂな
いしＩｎＧａＳｂとＧａＡｓは共に同じIII −Ｖ族化合
物半導体であり、その界面にダングリングボンドはなく
界面準位は存在しない。
とならなくても、本発明ではＩｎＡｓとＧａＡｓ、およ
びＩｎＳｂ，ＧａＳｂとＧａＡｓをそれぞれ組合せるこ
とで、ＭＩＳＦＥＴの作製に成功したものである。Ｉｎ
ＡｓないしＩｎＧａＡｓとＧａＡｓ、またはＩｎＳｂな
いしＩｎＧａＳｂとＧａＡｓは共に同じIII −Ｖ族化合
物半導体であり、その界面にダングリングボンドはなく
界面準位は存在しない。
【００１７】また、ＩｎＡｓやＩｎＳｂと金属との界面
にもＩｎＡｓやＩｎＳｂの物性として界面準位は少な
い。このように金属との間に界面準位を作らない半導体
は、そこに界面準位に伴うエネルギ障壁（ショットキバ
リア）がないか、または非常に小さく、アロイなしでオ
ーミック電極を形成できる。熱処理を施さないアロイな
しのオーミック電極の形成は、表面モホロジの点などか
ら特に半導体デバイスプロセス上望ましいことである。
以上がＩｎＡｓ、ＩｎＳｂなどがノンアロイオーミック
接合に適している理由である。
にもＩｎＡｓやＩｎＳｂの物性として界面準位は少な
い。このように金属との間に界面準位を作らない半導体
は、そこに界面準位に伴うエネルギ障壁（ショットキバ
リア）がないか、または非常に小さく、アロイなしでオ
ーミック電極を形成できる。熱処理を施さないアロイな
しのオーミック電極の形成は、表面モホロジの点などか
ら特に半導体デバイスプロセス上望ましいことである。
以上がＩｎＡｓ、ＩｎＳｂなどがノンアロイオーミック
接合に適している理由である。
【００１８】さらに、金属薄膜とＳｉＯ2 、ＳｉＮx と
の間に界面準位はない。
の間に界面準位はない。
【００１９】このように、ＧａＡｓ／ＩｎＡｓ（ＩｎＳ
ｂ）／金属（Ａｕ）／ＳｉＯ2 （ＳｉＮx ）とすると、
ＩｎＡｓ・金属間の少ない界面準位だけですみ、化合物
半導体表面と絶縁膜との界面準位密度を大幅に低減する
ことが可能となる。
ｂ）／金属（Ａｕ）／ＳｉＯ2 （ＳｉＮx ）とすると、
ＩｎＡｓ・金属間の少ない界面準位だけですみ、化合物
半導体表面と絶縁膜との界面準位密度を大幅に低減する
ことが可能となる。
【００２０】ところで、ＭＩＳＦＥＴが可能で、しかも
ノンアロイオーミック接合の可能なＩｎＧａＡｓ、Ｉｎ
ＧａＳｂの混晶比は、必ずしも明確に把握できているわ
けではない。しかし、Ｉｎ組成で０．３で行なった実験
で成功していることから、混晶比は０．３以上であるこ
とを要する。
ノンアロイオーミック接合の可能なＩｎＧａＡｓ、Ｉｎ
ＧａＳｂの混晶比は、必ずしも明確に把握できているわ
けではない。しかし、Ｉｎ組成で０．３で行なった実験
で成功していることから、混晶比は０．３以上であるこ
とを要する。
【００２１】また、化合物半導体薄膜と絶縁膜との間に
介在させた金属薄膜は、これがなくてもＭＩＳＦＥＴと
なり得るが、金属薄膜を介在させないと時に比べて、界
面準位が増加し、絶縁膜自身も不安定となって特性が悪
化することから、金属薄膜は必須である。
介在させた金属薄膜は、これがなくてもＭＩＳＦＥＴと
なり得るが、金属薄膜を介在させないと時に比べて、界
面準位が増加し、絶縁膜自身も不安定となって特性が悪
化することから、金属薄膜は必須である。
【００２２】さらに、ＩｎＧａＡｓ、ＩｎＧａＳｂとい
えども化合物半導体薄膜は反転層を形成したときに、電
子・正孔の再結合を起こしやすく、チャネル層としては
適当ではない。従って、出来る限り薄い方が好ましい。
チャネル層の形成される化合物半導体表面に薄膜を形成
する所以である。膜厚は５〜２０Åならば問題はないと
考えられる。同様に金属薄膜も出来る限り薄くした方が
よく、上限は２０Å位であり、１原子層（３Å程度）〜
３原子層（１０Å程度）がよいと考えられる。
えども化合物半導体薄膜は反転層を形成したときに、電
子・正孔の再結合を起こしやすく、チャネル層としては
適当ではない。従って、出来る限り薄い方が好ましい。
チャネル層の形成される化合物半導体表面に薄膜を形成
する所以である。膜厚は５〜２０Åならば問題はないと
考えられる。同様に金属薄膜も出来る限り薄くした方が
よく、上限は２０Å位であり、１原子層（３Å程度）〜
３原子層（１０Å程度）がよいと考えられる。
【００２３】
【実施例】以下、本発明の実施例を図１〜図２を用いて
説明する。
説明する。
【００２４】図１は本実施例のＭＩＳＦＥＴ構造の断面
を示す。半絶縁性ＧａＡｓ基板１上にｎ型ＧａＡｓ層２
を形成し、その上にキャリア密度５×１０18ｃｍ-3以上
のＳｉをドープしたｎ型ＩｎＧａＡｓ層３を厚さ約１０
〜２０Å形成する。さらにＡｕ薄膜５を２０Å形成した
後、ＳｉＯ2 膜６を１０００Å形成する。このウェハに
対し、ゲート電極８、ソース電極７、ドレイン電極９を
設ける。ソース・ゲート間、ゲート・ドレイン間、及び
ソース電極７下、ドレイン電極９下は、金属薄膜５及び
絶縁膜６を除去し、かつイオン打込みによりキャリア密
度５×１０18ｃｍ-3以上のｐ+ 型層４とした。
を示す。半絶縁性ＧａＡｓ基板１上にｎ型ＧａＡｓ層２
を形成し、その上にキャリア密度５×１０18ｃｍ-3以上
のＳｉをドープしたｎ型ＩｎＧａＡｓ層３を厚さ約１０
〜２０Å形成する。さらにＡｕ薄膜５を２０Å形成した
後、ＳｉＯ2 膜６を１０００Å形成する。このウェハに
対し、ゲート電極８、ソース電極７、ドレイン電極９を
設ける。ソース・ゲート間、ゲート・ドレイン間、及び
ソース電極７下、ドレイン電極９下は、金属薄膜５及び
絶縁膜６を除去し、かつイオン打込みによりキャリア密
度５×１０18ｃｍ-3以上のｐ+ 型層４とした。
【００２５】このＭＩＳＦＥＴについて、容量−電圧特
性を調べたところ図２のような結果が得られた。高周波
特性において、ゲート下にｐ反転層が形成されているこ
とが分かる。なお、低周波では反転層を形成すべき小数
キャリアが再結合によって失われるため反転層は観測さ
れない。
性を調べたところ図２のような結果が得られた。高周波
特性において、ゲート下にｐ反転層が形成されているこ
とが分かる。なお、低周波では反転層を形成すべき小数
キャリアが再結合によって失われるため反転層は観測さ
れない。
【００２６】以上述べたように本実施例は、ＧａＡｓ表
面に形成されるべきチャネル層上に、ノンアロイオーミ
ック接合の可能なＩｎＧａＡｓの薄膜を形成し、その上
にオーミック接続するＡｕ薄膜を形成し、最後にＳｉＯ
2 を形成するという構造を用いたものである。従って、
ＧａＡｓチャネル層と絶縁膜間の界面準位密度を大幅に
低減でき、特性の良好なＭＩＳＦＥＴを作製出来る。そ
の結果、ゲート電極振幅を広く取れることから、回路を
設計する場合にも、かなり余裕をもった電圧設定が可能
となる。また、ゲート耐圧がＭＥＳＦＥＴよりはるかに
高く、高周波向けの高出力トランジスタが製作可能とな
る。さらに、トランジスタの電流駆動能力が向上し、Ｓ
ｉを用いたＭＯＳＦＥＴとの共存も可能になる。
面に形成されるべきチャネル層上に、ノンアロイオーミ
ック接合の可能なＩｎＧａＡｓの薄膜を形成し、その上
にオーミック接続するＡｕ薄膜を形成し、最後にＳｉＯ
2 を形成するという構造を用いたものである。従って、
ＧａＡｓチャネル層と絶縁膜間の界面準位密度を大幅に
低減でき、特性の良好なＭＩＳＦＥＴを作製出来る。そ
の結果、ゲート電極振幅を広く取れることから、回路を
設計する場合にも、かなり余裕をもった電圧設定が可能
となる。また、ゲート耐圧がＭＥＳＦＥＴよりはるかに
高く、高周波向けの高出力トランジスタが製作可能とな
る。さらに、トランジスタの電流駆動能力が向上し、Ｓ
ｉを用いたＭＯＳＦＥＴとの共存も可能になる。
【００２７】なお、上記実施例ではＧａＡｓについて述
べたが、本発明はこれに限定されるものではなく、Ｇａ
Ａｓ以外の化合物半導体、ＩｎＰ、ＩｎＧａＡｓ、Ｉｎ
ＡｌＡｓ、ＡｌＧａＡｓでも可能である。また、ノンア
ロイオーミック接合可能な化合物半導体として、ＩｎＧ
ａＡｓが最も有効と考えるが、他の半導体ＩｎＡｓ、Ｉ
ｎＳｂ、ＩｎＧａＳｂでも可能である。使用する金属薄
膜は、Ａｕの他、Ａｌなどでもよい。またＡｕＧｅ等の
合金でもよい。絶縁膜は、ＳｉＯ2 、ＳｉＮx などが適
当である。
べたが、本発明はこれに限定されるものではなく、Ｇａ
Ａｓ以外の化合物半導体、ＩｎＰ、ＩｎＧａＡｓ、Ｉｎ
ＡｌＡｓ、ＡｌＧａＡｓでも可能である。また、ノンア
ロイオーミック接合可能な化合物半導体として、ＩｎＧ
ａＡｓが最も有効と考えるが、他の半導体ＩｎＡｓ、Ｉ
ｎＳｂ、ＩｎＧａＳｂでも可能である。使用する金属薄
膜は、Ａｕの他、Ａｌなどでもよい。またＡｕＧｅ等の
合金でもよい。絶縁膜は、ＳｉＯ2 、ＳｉＮx などが適
当である。
【００２８】
【発明の効果】本発明によれば化合物半導体と絶縁膜と
の界面に形成される界面準位を大幅に低減できるので、
安定した絶縁膜をもつ特性の良好なＭＩＳＦＥＴが得ら
れる。
の界面に形成される界面準位を大幅に低減できるので、
安定した絶縁膜をもつ特性の良好なＭＩＳＦＥＴが得ら
れる。
【図１】本実施例のＭＩＳＦＥＴの実施例を示す断面構
造図。
造図。
【図２】本実施例のＭＩＳＦＥＴの容量−電圧特性図。
１ 半絶縁性ＧａＡｓ基板 ２ ｎ型ＧａＡｓ層 ３ ｎ型ＩｎＧａＡｓ薄膜 ４ ｐ+ 型層 ５ Ａｕ薄膜 ６ ＳｉＯ2 ７ ソース電極 ８ ゲート電極 ９ ドレイン電極
Claims (2)
- 【請求項１】ゲート電圧をゲート電極より絶縁膜を介し
て加えることによって化合物半導体表面にチャネル層を
形成する金属絶縁物半導体電界効果トランジスタおい
て、前記チャネル層の形成される化合物半導体表面にノ
ンアロイでオーミック接合の可能な化合物半導体薄膜を
形成し、この化合物半導体薄膜上にオーミック接合する
金属薄膜を形成し、さらにこの金属薄膜上に絶縁膜を形
成し、この絶縁膜にゲート電極を設けたことを特徴とす
る金属絶縁物半導体電界効果トランジスタ。 - 【請求項２】前記化合物半導体がＧａＡｓで構成され、
その表面に形成される化合物半導体薄膜がＩｎＧａＡｓ
で構成されていることを特徴とする請求項１に記載の金
属絶縁物半導体電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7782491A JP2773449B2 (ja) | 1991-04-10 | 1991-04-10 | 金属絶縁物半導体電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7782491A JP2773449B2 (ja) | 1991-04-10 | 1991-04-10 | 金属絶縁物半導体電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04313270A JPH04313270A (ja) | 1992-11-05 |
| JP2773449B2 true JP2773449B2 (ja) | 1998-07-09 |
Family
ID=13644794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7782491A Expired - Lifetime JP2773449B2 (ja) | 1991-04-10 | 1991-04-10 | 金属絶縁物半導体電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2773449B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110068348A1 (en) * | 2009-09-18 | 2011-03-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thin body mosfet with conducting surface channel extensions and gate-controlled channel sidewalls |
| US8288798B2 (en) * | 2010-02-10 | 2012-10-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Step doping in extensions of III-V family semiconductor devices |
-
1991
- 1991-04-10 JP JP7782491A patent/JP2773449B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04313270A (ja) | 1992-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4471366A (en) | Field effect transistor with high cut-off frequency and process for forming same | |
| US4961194A (en) | Compound semiconductor device having nonalloyed ohmic contacts | |
| US6573129B2 (en) | Gate electrode formation in double-recessed transistor by two-step etching | |
| US5798540A (en) | Electronic devices with InAlAsSb/AlSb barrier | |
| JP3377022B2 (ja) | ヘテロ接合型電界効果トランジスタの製造方法 | |
| US6303940B1 (en) | Charge injection transistor using high-k dielectric barrier layer | |
| JP2773449B2 (ja) | 金属絶縁物半導体電界効果トランジスタ | |
| JP3119248B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP3036404B2 (ja) | 半導体装置とその製造方法 | |
| Xu et al. | Depletion-and enhancement-mode modulation-doped field-effect transistors for ultrahigh-speed applications: an electrochemical fabrication technology | |
| JP3493205B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2616634B2 (ja) | 電界効果トランジスタ | |
| JPH0261149B2 (ja) | ||
| JPH0793323B2 (ja) | 電界効果トランジスタ | |
| JP3520625B2 (ja) | 半導体装置の製造方法 | |
| JPS6068661A (ja) | 半導体装置 | |
| JPS6115375A (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH02229438A (ja) | 電界効果トランジスタ | |
| JPS60136380A (ja) | 半導体装置 | |
| JP4108252B2 (ja) | 電子デバイス | |
| JP3153560B2 (ja) | 半導体装置の製造方法 | |
| JPH02151042A (ja) | 半導体装置及びその製造方法 | |
| JPS6273675A (ja) | 半導体装置 | |
| JPS63281474A (ja) | 半導体装置 | |
| JPH0547800A (ja) | 半導体装置及びその製造方法 |