JP2773371B2 - 磁気ディスク装置の書き込み補償回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は磁気ディスク装置の書き込み補償回路に関す
る。

〔従来の技術〕

磁気ディスク装置の書き込み補償回路は、例えば、ハ
ードディスク装置の場合には、書き込むタイミングを本
来のタイミングから10ns前後ずらして書き込む必要があ
る。

従来、このタイミングをずらす書き込み補償回路を第
５図に示す。

すなわち、端子１はHOST側からくるライトデータ信号
S_Wの入力端子であり、端子2,3からは、HOST側からくる
ライトデータ信号S_Wの書き込みタイミングを本来より早
くしたり遅くしたりする制御信号S_C2,S_C3が入力する。
５は、インダクタンス及びキャパシタンス等からなる遅
延回路であり、ライトデータ信号S_Wを一定量だけずらし
た信号を遅延信号7,8,9に出力する。

さらに、６は制御信号S_C2,S_C3の組み合せによって信
号7,8,9のいずれかを選択して端子４に磁気ディスク装
置に書き込むライトデータ信号S₀を出力する書き込みラ
イトデータ生成回路である。

例えば、遅延信号7,8,9が、遅延回路５によって、元
信号のライトデータ信号S_Wに対して各々10,20,30ns遅延
しているものとすれば、信号７は信号８に対して10nsタ
イミングが進んでおり、また、信号９は信号８に対して
10nsタイミングが遅れていることになり、これら遅延信
号を制御信号S_C2,S_C3の組み合せて選択することによ
り、磁気ディスク装置に書き込むライトデータ信号S₀の
タイミングを制御することができていた。

また、ハードディスク装置よりも比較的データ転送レ
ートの遅いフロッピィディスク装置においては、第５図
の遅延回路５に替わって、高速なクロックを持つシフト
レジシタを使うことにより実現していた。

〔発明が解決しようとする課題〕

従来の磁気ディスク装置の書き込み補償回路では、例
えば、ハードディスク装置では、遅延回路がインダクタ
ンス，キャパシタンス等からなるディレイラインである
ことから、集積することができないという問題があっ
た。

また、ハードディスク装置で、フロッピィディスク装
置のようにシフトレジスタで高速なクロックを使って実
現しようとした場合に、遅延量が10ns前後となることか
ら、100MHzのクロックがこの回路のためだけに必要とな
り、クロック発生回路の負担と高速で動作するシフトレ
ジスタの必要性という問題があった。

〔課題を解決するための手段〕

本発明の磁気ディスク装置の書き込み補償回路は、ラ
イトデータ信号をトリガとして一定時間出力する単安定
マルチバイブレータと、前記ライトデータ信号を複数個
の遅延回路で遅延させる遅延回路群と、前記ライトデー
タ信号で出力をセットし前記遅延回路群の最終出力でリ
セットするリセットセット・フリップフロップと、前記
単安定マルチバイブレータの出力と前記リセットセット
・フリップフロップの出の位相差を検出する位相検出器
とこの位相検出器の出力信号を入力とする低域通過ろ波
器と、前記遅延回路群の出力を外部制御信号により一意
的に選択し磁気ディスク装置のライト信号とする選択回
路を少なくとも具備し、前記低域通過ろ波器の出力を前
記遅延回路群の遅延量を負帰還的に制御して構成されて
いる。

〔実施例〕

次に、本発明の実施例について図面を参照して説明す
る。

第１図は本発明の実施例のブロック図である。

すなわち、10は端子１のライトデータ信号S_Wをトリガ
として一定幅を出力する単安定マルチバイブレータであ
り、11はこのライトデータ信号S_Wを遅延量可変制御でき
る遅延回路である。

12はライトデータ信号S_Wでセットされ、遅延回路11の
出力でリセットされるリセットセット型フリッフロップ
（RS/FFと略する）である。

13は単安定モノマルチバイブレータ10とRS/FF12の出
力位相を検出する位相検出器であり、その出力は14の低
域通過ろ波器を介してその出力信号15で遅延回路11の遅
延量を可変制御する。

さらに、従来の実施例同様に、ライトデータ信号S
_Wは、遅延回路11で一定量だけずらした信号を信号7,8,9
に出力され、さらに、６で端子2,3の制御信号S_C2,S_C3の
組み合せによって遅延信号7,8,9のいずれかを選択し、
端子４に磁気ディスクに書き込むライトデータ信号S₀を
出力する書き込みライトデータ生成回路を有して構成さ
れている。

この本発明のタイミングチャートを第２図に示す。

すなわち、ライトデータ信号S_Wで単安定マルチバイブ
レータ10が一定時間出力し、また、RS/FF12の出力がセ
ットされ、遅延回路11で遅延されたライトデータ信号７
〜９でリセットされる位相状態を示しており、第１番目
のライトデータ信号S_Wは遅延回路11の遅延量が設定量に
比べて長すぎる場合を示しており、位相検出器13はその
位相遅れ量を検出し、遅延回路11に対して遅延量を短く
するようにフィードバックをかけている。

また、第２番目のライトデータ信号S_W2は、遅延回路1
1の遅延量が設定量に比べて短すぎる場合を示してお
り、位相検出器13はこの位相進み量を検出し、遅延回路
11に対して遅延量を長くするようにフィードバックをか
けている。

このように遅延回路11の遅延量に位相ロックをかける
ことにより、第３番目のライトデータ信号S_W3のように
遅延量を一定値にすることができる。

ここで、この遅延回路11の第１の実施例について第３
図の回路図に示す。

基本的にインバータ回路の貫通電流量を可変すること
によりインバータ自身の持つ伝達遅延時間を可変し、結
果的に全体の遅延量を制御するものである。

すなわち、端子100,101は、電源端子であり、トラン
ジスタ（22,29），（24,31），（26,33）がインバータ
構成を採り、Ｐ型MOSトランジスタの電流をトランジス
タ21,23,25と20のカレントミラー回路で、また、Ｎ型MO
Sトランジスタの電流をトランジスタ28,30,32と27のカ
レントミラー回路で決めており、これらの電流量は端子
15の電圧で可変制御する。

さらに、ここのインバータの出力を信号7,8,9として
取り出すことにより、従来の遅延回路と同等に扱うこと
ができる。

第４図に第１の遅延回路の第２の実施例の回路図を示
す。

遅延回路11_aは第３図の遅延回路に対して、各インバ
ータの出力にキャパシタンス34〜36を付加した点に特徴
があり、全体の動作としては第１の実施例と同様であ
る。

本実施例の遅延回路によれば、遅延時間をこのキャパ
シタンス34〜36と貫通電流によって設定することができ
る。

第３図の遅延回路が、ここのインバータで1nsから10n
s前後可変できるのに対して、本実施例ではキャパシタ
ンス34〜36と貫通電流量に10nsから100ns前後と比較的
大きな遅延量を採ることができる点に特徴がある。

〔発明の効果〕

このように本発明によって、従来、集積できなかった
遅延回路を集積化でき、さらに、高速なクロックを用い
ることなく、比較的簡単にかつ安定に実現することがで
きる効果がある。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図、第２図は第１図
のブロックの動作を説明するための各部信号のタイミン
グチャート、第３図及び第４図は第１図遅延回路の第１
及び第２の実施例の回路図、第５図は従来の磁気ディス
ク装置の書き込み補償回路の一実施例のブロック図であ
る。 ６……書き込みライトデータ生成回路、10……単安定マ
ルチバイブレータ、11……遅延回路、12……RS−F/F、1
3……位相検出器、14……低域通過ろ波器、S_C1,S_C2……
制御信号、S₀……書き込みライトデータ信号、S_W……ラ
イトデータ信号。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】ライトデータ信号をトリガとして一定時間
   出力する単安定マルチバイブレータと、前記ライトデー
   タ信号を複数個の遅延回路で遅延させる遅延回路群と、
   前記ライトデータ信号で出力をセットし前記遅延回路群
   の最終出力でリセットするリセットセット・フリップフ
   ロップと、前記単安定マルチバイブレータの出力と前記
   リセットセット・フリップフロップの出力の位相差を検
   出する位相検出器とこの位相検出器の出力信号を入力と
   する低域通過ろ波器と前記遅延回路群の出力を外部制御
   信号により一意的に選択し磁気ディスク装置のライト信
   号とする選択回路を少なくとも具備し、前記低域通過ろ
   波器の出力を前記遅延回路群の遅延量を負帰還的に制御
   することを特徴とした磁気ディスク装置の書き込み補償
   回路。