JP2764466B2 - Manufacturing method of semiconductor laminated substrate - Google Patents
Manufacturing method of semiconductor laminated substrateInfo
- Publication number
- JP2764466B2 JP2764466B2 JP25345390A JP25345390A JP2764466B2 JP 2764466 B2 JP2764466 B2 JP 2764466B2 JP 25345390 A JP25345390 A JP 25345390A JP 25345390 A JP25345390 A JP 25345390A JP 2764466 B2 JP2764466 B2 JP 2764466B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- silicon substrate
- semiconductor
- film
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Element Separation (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体積層基板の製造方法に関し、特に、貼
り合わせ法を用いたSOI基板の製造方法に適用して好適
なものである。Description: TECHNICAL FIELD The present invention relates to a method for manufacturing a semiconductor laminated substrate, and is particularly suitable for application to a method for manufacturing an SOI substrate using a bonding method.
貼り合わせ法を用いたSOI(Silicon On Insulator)
基板の製造方法は、従来、次のようにして行われてい
た。SOI (Silicon On Insulator) using the bonding method
Conventionally, a method for manufacturing a substrate has been performed as follows.
まず、第2図(a)に示すように、第1のシリコン基
板1の主面に熱酸化法によりSiO2膜2を形成する。First, as shown in FIG. 2A, an SiO 2 film 2 is formed on a main surface of a first silicon substrate 1 by a thermal oxidation method.
次に、第2図(b)に示すように、この第1のシリコ
ン基板1の主面に第2のシリコン基板3の主面を貼り合
わせ、熱処理することによりシリコン基板同士を互いに
接着する。Next, as shown in FIG. 2 (b), the main surface of the second silicon substrate 3 is bonded to the main surface of the first silicon substrate 1, and the silicon substrates are bonded to each other by heat treatment.
次に、第2図(c)に示すように、第2のシリコン基
板3をその裏面側から研磨していき、SiO2膜2上に能動
領域として薄いシリコン膜3を残して、SOI基板を形成
する。Next, as shown in FIG. 2 (c), the second silicon substrate 3 is polished from its back side, leaving a thin silicon film 3 as an active region on the SiO 2 film 2 to remove the SOI substrate. Form.
しかしながら、この方法では、最後の研磨工程におい
て研磨量をモニターすることが難しく、このため、残存
させるシリコン膜3の膜厚を精密にコントロールするこ
とが困難であった。However, in this method, it is difficult to monitor the polishing amount in the last polishing step, and therefore, it is difficult to precisely control the thickness of the remaining silicon film 3.
この問題を解決するために、次のような方法がとられ
ている。In order to solve this problem, the following method has been adopted.
まず、第3図(a)に示すように、第1のシリコン基
板1の主面全面に熱酸化法によりSiO2膜2を形成する。
一方、第2のシリコン基板3の主面の一部を熱酸化し
て、局部的にSiO24を形成する。このSiO24の表面は、シ
リコン基板3の主面の表面から凸状に突出しており、ま
た、SiO24とシリコン基板3との境界面は、シリコン基
板3の主面の表面よりも深いところにある。First, as shown in FIG. 3A, an SiO 2 film 2 is formed on the entire main surface of the first silicon substrate 1 by a thermal oxidation method.
On the other hand, a part of the main surface of the second silicon substrate 3 is thermally oxidized to locally form SiO 2 4. The surface of the SiO 2 4 protrudes from the surface of the main surface of the silicon substrate 3 in a convex shape, and the boundary surface between the SiO 2 4 and the silicon substrate 3 is deeper than the surface of the main surface of the silicon substrate 3. There.
次いで、第3図(b)に示すように、第1のシリコン
基板1と第2のシリコン基板3との主面同士を互いに貼
り合わせ、熱処理により接着する。Next, as shown in FIG. 3 (b), the main surfaces of the first silicon substrate 1 and the second silicon substrate 3 are bonded to each other and bonded by heat treatment.
次いで、第3図(c)に示すように、第2のシリコン
基板3の裏面側から研磨する。この時、研磨速度はシリ
コンよりもSiO2の方がかなり小さいため、シリコン基板
3に形成したSiO24がストッパーとして働き、SiO2膜2
上に能動領域として残存させるシリコン膜3の膜厚を一
定にすることができる。Next, as shown in FIG. 3 (c), the second silicon substrate 3 is polished from the back surface side. At this time, since the polishing rate of SiO 2 is much smaller than that of silicon, the SiO 2 4 formed on the silicon substrate 3 functions as a stopper, and the SiO 2 film 2
The thickness of the silicon film 3 left as an active region on the top can be made constant.
しかしながら、第3図に示した方法では、第2のシリ
コン基板3の主面上にSiO24の突起が存在するため、第
3図(b)に示すように基板同士を貼り合わせた時に、
突起の周囲に空隙が生じて接着性が悪くなったり、突起
の周辺のシリコン基板3の主面が平面を保てずに撓んで
シリコンの結晶性が悪くなる等の問題があった。However, in the method shown in FIG. 3, since the projection of SiO 2 4 exists on the main surface of the second silicon substrate 3, when the substrates are bonded to each other as shown in FIG.
There have been problems such as the formation of voids around the protrusions, resulting in poor adhesion, and the main surface of the silicon substrate 3 around the protrusions being bent without maintaining a flat surface, resulting in poor crystallinity of silicon.
本発明は上述の問題点に鑑みてなされたものであっ
て、能動領域となるシリコン膜の膜厚を一定にコントロ
ールすることができ、且つ、結晶性や接着性を損なうこ
となくSOI基板を製造することができる方法を提供しよ
うとするものである。The present invention has been made in view of the above-described problems, and can control a film thickness of a silicon film serving as an active region to be constant, and can manufacture an SOI substrate without impairing crystallinity or adhesiveness. It seeks to provide a way in which it can be done.
上記課題を解決するために、本発明の半導体積層基板
の製造方法は、 第1の半導体基板の主面に酸化膜を形成する工程と、 上記酸化膜の一部を除去することにより、上記酸化膜
に相対的に凸部を形成する工程と、 第2の半導体基板の主面の上記第1の半導体基板の凸
部と対応する位置に、凹部を形成する工程と、 上記第1の半導体基板の凸部が上記第2の半導体基板
の凹部に嵌合するように、上記第1及び第2の半導体基
板の主面同士を貼り合わせて、熱処理により互いに接着
する工程と、 酸化膜が露出するまで上記第2の半導体基板をその裏
面側から研磨する工程とを有するものである。In order to solve the above-mentioned problems, a method of manufacturing a semiconductor laminated substrate according to the present invention comprises the steps of: forming an oxide film on a main surface of a first semiconductor substrate; Forming a convex portion relative to the film; forming a concave portion at a position corresponding to the convex portion of the first semiconductor substrate on the main surface of the second semiconductor substrate; Bonding the main surfaces of the first and second semiconductor substrates to each other by heat treatment so that the convex portions of the first and second semiconductor substrates fit into the concave portions of the second semiconductor substrate; and exposing the oxide film. Polishing the second semiconductor substrate from the back surface side.
本発明においては、第1の半導体基板の主面に存在す
る突起に対応する第2の半導体基板の主面の位置に凹部
を形成しているので、第1及び第2の半導体基板を互い
に貼り合わせた時に、各々の主平面同士が充分に密着す
る。従って、突起近傍の空隙や、第2のシリコン基板の
主面の撓みは生じない。In the present invention, since the concave portion is formed at the position of the main surface of the second semiconductor substrate corresponding to the protrusion existing on the main surface of the first semiconductor substrate, the first and second semiconductor substrates are bonded to each other. When combined, the respective main planes are in close contact with each other. Therefore, no void is formed near the protrusion and no bending of the main surface of the second silicon substrate occurs.
そして、第1の半導体基板の主面に設けた酸化膜の突
起が、第2の半導体基板を研磨する時のストッパーとし
て働くので、能動領域として残す第2の半導体基板の膜
厚を一定にコントロールすることができる。Since the protrusion of the oxide film provided on the main surface of the first semiconductor substrate functions as a stopper when polishing the second semiconductor substrate, the thickness of the second semiconductor substrate left as an active region is controlled to be constant. can do.
以下、本発明の実施例を第1図を参照して説明する。 Hereinafter, an embodiment of the present invention will be described with reference to FIG.
まず、第1図(a)に示すように、シリコン基板1の
主面に熱酸化法により2.5μm厚のSiO2膜2を形成す
る。First, as shown in FIG. 1A, a 2.5 μm thick SiO 2 film 2 is formed on a main surface of a silicon substrate 1 by a thermal oxidation method.
次いで、SiO2膜2上にフォトレジストパターンを形成
し、これをマスクとして、SiO2膜2をバッファ弗酸溶液
中で5000Åの深さだけ選択エッチングし、その後、フォ
トレジストを除去して、第1図(b)に示すように、Si
O2膜2に相対的に凸部6を複数個形成する。Next, a photoresist pattern is formed on the SiO 2 film 2, and using the mask as a mask, the SiO 2 film 2 is selectively etched to a depth of 5000 ° in a buffered hydrofluoric acid solution, and then the photoresist is removed. 1 As shown in FIG.
A plurality of convex portions 6 are formed relatively to the O 2 film 2.
一方、第2のシリコン基板3の主面にフォトレジスト
パターンを形成し、これをマスクとして、シリコン基板
3の表面をプラズマエッチング法により5000Åの深さだ
け選択エッチングし、その後、フォトレジストを除去し
て、第1図(c)に示すように、シリコン基板3の表面
に凹部7を形成する。ここで、シリコン基板3の表面に
形成する凹部7の位置は、第1と第2のシリコン基板1
及び3の主面同士を貼り合わせた時に、第1のシリコン
基板1上のSiO2膜2に形成した凸部6の位置に対応す
る。On the other hand, a photoresist pattern is formed on the main surface of the second silicon substrate 3, and using this as a mask, the surface of the silicon substrate 3 is selectively etched to a depth of 5000 ° by a plasma etching method, and then the photoresist is removed. Then, as shown in FIG. 1C, a recess 7 is formed on the surface of the silicon substrate 3. Here, the position of the concave portion 7 formed on the surface of the silicon substrate 3 is different from that of the first and second silicon substrates 1.
When the principal surfaces of the first and third substrates are bonded to each other, they correspond to the positions of the convex portions 6 formed on the SiO 2 film 2 on the first silicon substrate 1.
次いで、第1図(d)に示すように、第1のシリコン
基板1と第2のシリコン基板3との主面同士を貼り合わ
せ、熱処理を行うことにより、両者を接着する。この
時、第1のシリコン基板1上に形成されたSiO2膜2の凸
部6は、第2のシリコン基板3に形成された凹部7内に
収まるため、第1のシリコン基板1の凸部6を除く平面
部と第2のシリコン基板3の凹部7を除く平面部同士は
充分に密着する。また、第2のシリコン基板3が撓んだ
りすることがなく、従って、その結晶性を損なうことも
ない。Next, as shown in FIG. 1 (d), the main surfaces of the first silicon substrate 1 and the second silicon substrate 3 are bonded to each other, and heat treatment is performed to bond them. At this time, the protrusions 6 of the SiO 2 film 2 formed on the first silicon substrate 1 fit into the recesses 7 formed on the second silicon substrate 3, so that the protrusions of the first silicon substrate 1 The flat portions excluding the concave portions 6 and the flat portions excluding the concave portions 7 of the second silicon substrate 3 are sufficiently adhered to each other. Further, the second silicon substrate 3 does not bend, and therefore, does not lose its crystallinity.
次いで、第1図(e)に示すように、SiO2膜2の凸部
6の一部が露出するまで第2のシリコン基板3をその裏
面側から研磨することにより、SiO2膜2上に能動領域と
して約5000Å厚のシリコン膜3が形成される。Next, as shown in FIG. 1 (e), the second silicon substrate 3 is polished from the back surface side until a part of the convex portion 6 of the SiO 2 film 2 is exposed, so that the second silicon substrate 3 is polished on the SiO 2 film 2. A silicon film 3 having a thickness of about 5000 mm is formed as an active region.
以上説明したように、本発明によれば、貼り合わせ法
によって半導体積層基板を製造する際に、第1の半導体
基板の上に形成された酸化膜と、その上に貼り合わされ
る第2の半導体基板との間の接着性が高く、また、能動
領域としての第2の半導体基板の結晶性を損なうことが
ない。As described above, according to the present invention, when a semiconductor laminated substrate is manufactured by a bonding method, an oxide film formed on a first semiconductor substrate and a second semiconductor bonded on the oxide film are formed on the first semiconductor substrate. The adhesiveness between the substrate and the substrate is high, and the crystallinity of the second semiconductor substrate as an active region is not impaired.
第1図(a)〜(e)は本発明の一実施例による半導体
積層基板の製造方法を工程順に示す断面図、第2図
(a)〜(c)は従来の半導体積層基板の製造方法を工
程順に示す断面図、第3図(a)〜(c)は従来の別の
半導体積層基板の製造方法を工程順に示す断面図であ
る。 なお、図面に用いた符号において、 1……第1のシリコン基板 2……SiO2膜 3……第2のシリコン基板 6……凸部 7……凹部 である。1 (a) to 1 (e) are sectional views showing a method of manufacturing a semiconductor laminated substrate according to an embodiment of the present invention in the order of steps, and FIGS. 2 (a) to 2 (c) are conventional methods of manufacturing a semiconductor laminated substrate. 3 (a) to 3 (c) are cross-sectional views showing another conventional method for manufacturing a semiconductor laminated substrate in the order of steps. Note that in the code used in the drawings, 1 ...... first silicon substrate 2 ...... SiO 2 film 3 ...... second silicon substrate 6 ...... protrusions 7 ...... recess.
Claims (1)
る工程と、 上記酸化膜の一部を除去することにより、上記酸化膜に
相対的に凸部を形成する工程と、 第2の半導体基板の主面の上記第1の半導体基板の凸部
と対応する位置に、凹部を形成する工程と、 上記第1の半導体基板の凸部が上記第2の半導体基板の
凹部に嵌合するように、上記第1及び第2の半導体基板
の主面同士を貼り合わせて、熱処理により互いに接着す
る工程と、 酸化膜が露出するまで上記第2の半導体基板をその裏面
側から研磨する工程とを有する半導体積層基板の製造方
法。A step of forming an oxide film on a main surface of a first semiconductor substrate; a step of forming a protrusion relative to the oxide film by removing a part of the oxide film; Forming a concave portion at a position corresponding to the convex portion of the first semiconductor substrate on the main surface of the second semiconductor substrate; and fitting the convex portion of the first semiconductor substrate into the concave portion of the second semiconductor substrate. Bonding the main surfaces of the first and second semiconductor substrates to each other and bonding them together by heat treatment, and polishing the second semiconductor substrate from the back surface side until an oxide film is exposed. And a method for manufacturing a semiconductor laminated substrate.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25345390A JP2764466B2 (en) | 1990-09-21 | 1990-09-21 | Manufacturing method of semiconductor laminated substrate |
US07/763,302 US5238865A (en) | 1990-09-21 | 1991-09-20 | Process for producing laminated semiconductor substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25345390A JP2764466B2 (en) | 1990-09-21 | 1990-09-21 | Manufacturing method of semiconductor laminated substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04132256A JPH04132256A (en) | 1992-05-06 |
JP2764466B2 true JP2764466B2 (en) | 1998-06-11 |
Family
ID=17251608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25345390A Expired - Lifetime JP2764466B2 (en) | 1990-09-21 | 1990-09-21 | Manufacturing method of semiconductor laminated substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2764466B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2876219B1 (en) * | 2004-10-06 | 2006-11-24 | Commissariat Energie Atomique | METHOD FOR PRODUCING MIXED STACKED STRUCTURES, VARIOUS INSULATING ZONES AND / OR LOCALIZED VERTICAL ELECTRICAL CONDUCTION ZONES. |
-
1990
- 1990-09-21 JP JP25345390A patent/JP2764466B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH04132256A (en) | 1992-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5238865A (en) | Process for producing laminated semiconductor substrate | |
JPH04365377A (en) | Semiconductor device | |
KR960042925A (en) | Manufacturing Method of SOI Substrate | |
JP2764466B2 (en) | Manufacturing method of semiconductor laminated substrate | |
JP2813921B2 (en) | Manufacturing method of semiconductor laminated substrate | |
JP2725319B2 (en) | Manufacturing method of charged particle beam mask | |
JPH02177433A (en) | Manufacture of semiconductor substrate | |
JP2552936B2 (en) | Dielectric isolation substrate and semiconductor integrated circuit device using the same | |
JPH0437020A (en) | Preparation of thermocompression bonding wafer | |
JPH01305534A (en) | Manufacture of semiconductor substrate | |
JPH04163965A (en) | Manufacture of semiconductor device | |
JPH01226166A (en) | Manufacture of semiconductor device substrate | |
JPH07226433A (en) | Manufacture of semiconductor device | |
JPH01154537A (en) | Manufacture of semiconductor device substrate | |
JPS63202035A (en) | Manufacture of semiconductor device | |
JPH02237066A (en) | Manufacture of semiconductor device | |
JP3518083B2 (en) | Substrate manufacturing method | |
JP2762501B2 (en) | Semiconductor substrate manufacturing method | |
JPH025545A (en) | Manufacture of semiconductor device | |
JPS63202034A (en) | Manufacture of semiconductor device | |
JPH01154538A (en) | Manufacture of substrate for semiconductor device | |
JPS63276228A (en) | Manufacture of semiconductor device | |
JP2778114B2 (en) | Semiconductor substrate manufacturing method | |
JP2000082642A (en) | Method for bonding substrates together | |
JPH04372163A (en) | Manufacture of laminated substrates |