JP2760449B2 - Semiconductor thin film manufacturing method - Google Patents

Semiconductor thin film manufacturing method

Info

Publication number
JP2760449B2
JP2760449B2 JP2092433A JP9243390A JP2760449B2 JP 2760449 B2 JP2760449 B2 JP 2760449B2 JP 2092433 A JP2092433 A JP 2092433A JP 9243390 A JP9243390 A JP 9243390A JP 2760449 B2 JP2760449 B2 JP 2760449B2
Authority
JP
Japan
Prior art keywords
thin film
silicon
active region
semiconductor thin
amorphous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2092433A
Other languages
Japanese (ja)
Other versions
JPH03290922A (en
Inventor
康裕 上本
英治 藤井
耕司 千田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2092433A priority Critical patent/JP2760449B2/en
Publication of JPH03290922A publication Critical patent/JPH03290922A/en
Application granted granted Critical
Publication of JP2760449B2 publication Critical patent/JP2760449B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、特に絶縁性基板上の薄膜トランジスタの能
動領域に用いることができる半導体薄膜の製造方法に関
する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor thin film which can be used particularly for an active region of a thin film transistor on an insulating substrate.

従来の技術 絶縁性基板上の薄膜トランジスタは、液晶画像表示装
置のアクティブマトリクス素子としての応用のみなら
ず、ラッチアップフリーのCMOS回路、高性能SRAMメモリ
セルにおける負荷素子等への幅広い応用が可能な素子で
あり、非常に大きな関心が持たれている。
2. Description of the Related Art Thin-film transistors on insulating substrates can be used not only as active matrix elements in liquid crystal display devices but also as load elements in latch-up-free CMOS circuits and high-performance SRAM memory cells. And is of great interest.

この薄膜トランジスタの能動領域としては、一般に多
結晶半導体薄膜が用いられるが、薄膜トランジスタのよ
り一層の特性向上のためには、能動領域を構成する多結
晶半導体薄膜の結晶粒径の増大等といった結晶性の向上
が最大の課題である。結晶粒径増大の一手段として、ア
モルファス状半導体薄膜を形成した後、低温で熱処理
(アニール)を行なうことで固相成長させ、多結晶半導
体薄膜を得る方法がある。
Generally, a polycrystalline semiconductor thin film is used as an active region of the thin film transistor. Improvement is the biggest challenge. As one means for increasing the crystal grain size, there is a method in which after forming an amorphous semiconductor thin film, heat treatment (annealing) is performed at a low temperature to cause solid phase growth to obtain a polycrystalline semiconductor thin film.

一例として大粒径ポリシリコン薄膜を得るための従来
の半導体薄膜の製造方法について以下、第5図および第
6図を参照しながら説明する。第5図(a)に示すよう
にシリコン基板11上にシリコン酸化膜12を形成し、続い
て同図(b)に示すようにアモルファス状のシリコン薄
膜13を形成した後、同図(c)に示すようにアニールを
行ない、アモルファス状のシリコン薄膜13を固相成長さ
せて大粒径ポリシリコン薄膜14を得て半導体薄膜が製造
されていた。このようにして得られた半導体薄膜の平面
部分拡大図が第6図で、点線で囲んだ15は薄膜トランジ
スタが形成される能動領域を示す。16は結晶粒界であ
る。
As an example, a conventional method of manufacturing a semiconductor thin film for obtaining a large-grain polysilicon thin film will be described below with reference to FIGS. 5 and 6. After a silicon oxide film 12 is formed on a silicon substrate 11 as shown in FIG. 5 (a), and then an amorphous silicon thin film 13 is formed as shown in FIG. 5 (b). As shown in FIG. 1, annealing was performed, and an amorphous silicon thin film 13 was solid-phase grown to obtain a large grain polysilicon thin film 14 to produce a semiconductor thin film. FIG. 6 is an enlarged plan view of the semiconductor thin film obtained in this manner. Reference numeral 15 surrounded by a dotted line indicates an active region where a thin film transistor is formed. 16 is a crystal grain boundary.

発明が解決しようとする課題 このような従来の半導体薄膜の製造方法では、アニー
ルによって固相成長させた大粒径ポリシリコン薄膜14を
構成する各結晶粒は、アモルファスシリコン薄膜13中の
任意の位置からランダムに発生するため、第6図に示す
ようにランダムな位置に形成される。このため、ポリシ
リコン薄膜14中に薄膜トランジスタを形成する場合、薄
膜トランジスタの能動領域となる部分(以後、能動領域
と記す)15は複数のポリシリコン結晶粒から構成される
ことになる。薄膜トランジスタの能動領域15を構成する
位置やポリシリコン結晶粒の数の制御ができないため、
そのばらつきが、製造される薄膜トランジスタの特性ば
らつきとなり、集積回路としての総合的な特性の劣化を
ひき起こすという欠点を有していた。
In such a conventional method of manufacturing a semiconductor thin film, each crystal grain constituting the large-grained polysilicon thin film 14 that has been solid-phase grown by annealing is positioned at an arbitrary position in the amorphous silicon thin film 13. , Are formed at random positions as shown in FIG. For this reason, when a thin film transistor is formed in the polysilicon thin film 14, a portion to be an active region of the thin film transistor (hereinafter, referred to as an active region) 15 is composed of a plurality of polysilicon crystal grains. Since it is not possible to control the position of the active region 15 of the thin film transistor and the number of polysilicon crystal grains,
The variation causes a variation in the characteristics of the manufactured thin film transistor, which has a disadvantage that the overall characteristics of the integrated circuit are deteriorated.

本発明は上記課題を解決するもので、アニールによる
固相成長によって形成されるポリシリコン結晶粒の数や
能動領域を構成する位置を制御することで、特性ばらつ
きの非常に少ない薄膜トランジスタの能動領域を形成で
きる半導体薄膜の製造方法を提供することを目的として
いる。
The present invention solves the above-mentioned problems, and by controlling the number of polysilicon crystal grains formed by solid phase growth by annealing and the position of an active region, the active region of a thin film transistor with very little characteristic variation can be obtained. It is an object of the present invention to provide a method for manufacturing a semiconductor thin film that can be formed.

課題を解決するための手段 本発明は上記目的を達成するために、絶縁性基板上に
アモルファス状のシリコン薄膜を形成する工程と、前記
シリコン薄膜の能動領域となる部分以外の領域にシリコ
ンイオンを注入する工程と、前記シリコン薄膜をアニー
ルする工程とを有し、前記シリコン薄膜の能動領域とな
る部分以外の領域へのシリコンイオンの注入量をN(個
/cm2)とし、前記シリコンイオンを注入しない場合のア
モルファス状のシリコン薄膜が完全にポリシリコン薄膜
となる時間をt1とし、前記シリコンイオンの注入量N
(個/cm2)のシリコンイオンを注入する場合の前記アモ
ルファス状のシリコン薄膜の結晶化開始時間をt2とした
とき、t1<t2なる関係を満足することを特徴とする半導
体薄膜の製造方法を特徴とするものである。
Means for Solving the Problems In order to achieve the above object, the present invention provides a step of forming an amorphous silicon thin film on an insulating substrate, and the step of forming silicon ions in a region other than the active region of the silicon thin film. Implanting the silicon thin film, and annealing the silicon thin film, wherein the amount of silicon ions implanted into a region other than the active region of the silicon thin film is N (
/ cm 2 ), and the time when the amorphous silicon thin film is completely converted to a polysilicon thin film when the silicon ions are not implanted is t 1 , and the silicon ion implantation amount N
When the (pieces / cm 2) crystallization start time of the amorphous silicon thin film when implanting silicon ions was t 2, the semiconductor thin film, characterized by satisfying the t 1 <t 2 the relationship It is characterized by a manufacturing method.

作用 本発明は上記した構成により、イオン注入された領域
のアモルファス状の半導体薄膜は、アニールによる固相
成長開始時間が、注入イオンされるイオン量の増加にと
もない遅れるため、薄膜トランジスタの能動領域となる
部分のアモルファス状の半導体薄膜がアニールによる固
相成長により完全な結晶化が行なわれた時点において
も、薄膜トランジスタの能動領域以外の領域をアモルフ
ァス状としておくことが可能となる。その結果、薄膜ト
ランジスタの能動領域となる部分を制御することがで
き、また他の領域からの結晶化の影響を受けないため、
結晶粒径を含まない、非常に均一性の優れた単一の結晶
粒から構成される。
According to the present invention, the amorphous semiconductor thin film in the ion-implanted region becomes the active region of the thin-film transistor because the solid-phase growth start time by annealing is delayed with an increase in the amount of implanted ions. Even when a part of the amorphous semiconductor thin film is completely crystallized by solid-phase growth by annealing, it is possible to keep the region other than the active region of the thin film transistor amorphous. As a result, it is possible to control a portion to be an active region of the thin film transistor and to be unaffected by crystallization from other regions.
It is composed of a single crystal grain with excellent uniformity and no crystal grain size.

実施例 以下、本発明の一実施例について第1図、第2図およ
び第3図を参照しながら説明する。
Embodiment An embodiment of the present invention will be described below with reference to FIGS. 1, 2, and 3. FIG.

第1図(a),(b)は第5図(a),(b)の従来
例と全く同じ工程である。すなわち、同図(a)に示す
ようにシリコン基板11上に熱酸化によりシリコン酸化膜
12を形成し、次に同図(b)に示すようにジシラン(Si
2H6)をソースガスに用いた480℃程度の低温LPCVD法に
よりノンドープのアモルファス状のシリコン薄膜13を約
50〜150nmの厚さに堆積する。その後同図(c)に示す
ように本発明の特徴である、薄膜トランジスタの能動領
域形成部分上に形成されたフォトレジストマスク1を用
いて薄膜トランジスタの能動領域となる部分以外の領域
に100keV程度の加速エネルギーで(3〜5)×1015個/c
m2程度のシリコンイオンを注入する。次に同図(d)に
示すようにフォトレジストマスク1の除去後、窒素雰囲
気中において約600℃の低温で20時間程度アニールを行
なう。その結果、第2図のアモルファス状のシリコン薄
膜13の平面部分拡大図で示すように、点線で囲んだ薄膜
トランジスタの能動領域15のみポリシリコン薄膜2とな
る。
FIGS. 1 (a) and 1 (b) show exactly the same steps as the conventional example shown in FIGS. 5 (a) and 5 (b). That is, as shown in FIG. 2A, a silicon oxide film is formed on the silicon substrate 11 by thermal oxidation.
12 and then disilane (Si) as shown in FIG.
A non-doped amorphous silicon thin film 13 is formed by low-temperature LPCVD at about 480 ° C using 2H 6 ) as a source gas.
Deposit to a thickness of 50-150 nm. Thereafter, as shown in FIG. 3 (c), an acceleration of about 100 keV is applied to a region other than the active region of the thin film transistor by using the photoresist mask 1 formed on the active region forming portion of the thin film transistor. Energy (3-5) x 10 15 / c
Implant silicon ions of about m 2 . Next, as shown in FIG. 3D, after removing the photoresist mask 1, annealing is performed at a low temperature of about 600 ° C. for about 20 hours in a nitrogen atmosphere. As a result, as shown in the enlarged plan view of the amorphous silicon thin film 13 in FIG. 2, only the active region 15 of the thin film transistor surrounded by the dotted line becomes the polysilicon thin film 2.

ところで、アモルファス状シリコン薄膜13に注入する
シリコンイオンの量Nと結晶化率との間には第3図に示
すような関係がある。ここで、t0はシリコンイオンを注
入しない場合の結晶化開始時間、t1は完全にポリシリコ
ン薄膜となる時間、またt2はN個/cm2のシリコンイオン
注入を行なったアモルファスシリコン薄膜の結晶化開始
時間である。t1<t2となるシリコンイオン注入量Nを選
ぶことで、薄膜トランジスタの能動領域以外の部分の結
晶化が開始する以前に薄膜トランジスタの能動領域15の
結晶化を終了させることができる。このような製造方法
によれば、薄膜トランジスタの能動領域15は、他の領域
ではポリシリコンの結晶化が起こらないため、周辺部か
らの結晶化の影響を受けないため、第2図に示すような
単一の結晶粒からなる半導体薄膜によって薄膜トランジ
スタの能動領域15を形成することができる。
Meanwhile, there is a relationship as shown in FIG. 3 between the amount N of silicon ions implanted into the amorphous silicon thin film 13 and the crystallization ratio. Here, t 0 is the crystallization start time when silicon ions are not implanted, t 1 is the time for completely forming a polysilicon thin film, and t 2 is the time of amorphous silicon thin film implanted with N / cm 2 silicon ions. This is the crystallization start time. By selecting the silicon ion implantation amount N that satisfies t 1 <t 2 , crystallization of the active region 15 of the thin film transistor can be completed before crystallization of a portion other than the active region of the thin film transistor starts. According to such a manufacturing method, the active region 15 of the thin film transistor is not affected by the crystallization from the peripheral portion because the polysilicon does not crystallize in other regions, and therefore, as shown in FIG. The active region 15 of the thin film transistor can be formed by a semiconductor thin film made of a single crystal grain.

つぎに他の実施例について第4図(a)〜(d)を参
照したがら説明する。
Next, another embodiment will be described with reference to FIGS. 4 (a) to 4 (d).

第1図の実施例と異なる点は、第1図の実施例の工程
(c)において薄膜トランジスタの能動領域15以外の領
域にシリコンイオンを注入するために、フォトレジスト
マスク1を用いる代わりに、第4図の実施例では、膜厚
3000〜5000Å程度のシリコン酸化膜1aをイオン注入のマ
スクに用いるという点である。注入マスクとなるシリコ
ン酸化膜1aは、工程(d)で行なうアニール温度(約60
0℃)よりも低温で形成できる常圧CVD法もしくはプラズ
マCVD法で形成すればよい。
The difference from the embodiment of FIG. 1 is that, instead of using the photoresist mask 1 to implant silicon ions into regions other than the active region 15 of the thin film transistor in the step (c) of the embodiment of FIG. In the embodiment shown in FIG.
The point is that a silicon oxide film 1a of about 3000 to 5000 ° is used as a mask for ion implantation. The silicon oxide film 1a serving as an implantation mask is subjected to the annealing temperature (about 60
The temperature may be lower than 0 ° C.) by a normal pressure CVD method or a plasma CVD method.

第4図の実施例によれば、第1図の実施例と同様に、
第2図に示すような単一の結晶粒からなる半導体薄膜に
よって薄膜トランジスタの能動領域15を形成できること
はもちろんのこと、シリコン酸化膜1aをソース,ドレイ
ンの注入マスクとしても用いれば、セルフアライン的に
アモルファス状の半導体薄膜のみをソース,ドレイン化
できる。すなわち、単一の結晶粒からなる半導体薄膜の
みを確実に薄膜トランジスタの能動領域とすることがで
きる。なお、上記実施例では、シリコン酸化膜12を形成
したシリコン基板11を用いた場合を示したが、そのほか
ガラス,石英,セラミック等の絶縁性基板上に半導体薄
膜を形成する場合にも適用できる。またアモルファス状
の材料としてシリコンの場合について述べたが、半導体
材料一般に適用できる。
According to the embodiment of FIG. 4, similar to the embodiment of FIG.
Not only can the active region 15 of the thin film transistor be formed by a semiconductor thin film composed of a single crystal grain as shown in FIG. 2, but also if the silicon oxide film 1a is used as a source and drain implantation mask, Only the amorphous semiconductor thin film can be used as a source and a drain. That is, only the semiconductor thin film composed of a single crystal grain can be reliably used as the active region of the thin film transistor. In the above embodiment, the case where the silicon substrate 11 on which the silicon oxide film 12 is formed is used. However, the present invention is also applicable to the case where a semiconductor thin film is formed on an insulating substrate such as glass, quartz, and ceramic. Although the case of silicon as the amorphous material has been described, the present invention can be applied to semiconductor materials in general.

発明の効果 以上の実施例から明らかなように本発明によれば、半
導体薄膜中の能動領域以外の部分の結晶化が開始する以
前に、半導体薄膜の能動領域の結晶化を完全に終了させ
ることができるため、半導体薄膜の能動領域を構成する
位置を制御することができ、また能動領域の周辺部から
の結晶化の影響を受けることなく、単一の結晶粒からな
る半導体薄膜の能動領域を形成することができるという
すぐれた効果を有する。
Effects of the Invention As is apparent from the above embodiments, according to the present invention, the crystallization of the active region of the semiconductor thin film is completed before the crystallization of the portion other than the active region in the semiconductor thin film starts. Therefore, the position of the active region of the semiconductor thin film can be controlled, and the active region of the semiconductor thin film consisting of a single crystal grain can be formed without being affected by crystallization from the periphery of the active region. It has an excellent effect that it can be formed.

【図面の簡単な説明】[Brief description of the drawings]

第1図(a)〜(d)は本発明の一実施例の半導体薄膜
の製造工程断面図、第2図は第1図で得られた半導体薄
膜の平面部分拡大図、第3図は第1図の工程のアニール
による結晶化率の時間変化を示す図、第4図(a)〜
(d)は本発明の他の実施例による半導体薄膜の製造工
程断面図、第5図(a)〜(c)は従来の半導体薄膜の
製造工程断面図、第6図は第5図で得られた従来の半導
体薄膜の平面部分拡大図である。 11……シリコン基板(絶縁性基板)、12……シリコン酸
化膜(絶縁性基板)、13……アモルファス状の半導体薄
膜、15……能動領域。
1 (a) to 1 (d) are cross-sectional views showing a manufacturing process of a semiconductor thin film according to an embodiment of the present invention, FIG. 2 is a partially enlarged plan view of the semiconductor thin film obtained in FIG. 1, and FIG. FIG. 4 (a) to FIG. 4 (a) are diagrams showing the time change of the crystallization ratio due to the annealing in the step of FIG.
5D is a sectional view of a semiconductor thin film manufacturing process according to another embodiment of the present invention, FIGS. 5A to 5C are sectional views of a conventional semiconductor thin film manufacturing process, and FIG. FIG. 4 is an enlarged plan view of a portion of the conventional semiconductor thin film obtained. 11: silicon substrate (insulating substrate), 12: silicon oxide film (insulating substrate), 13: amorphous semiconductor thin film, 15: active area.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】絶縁性基板上にアモルファス状のシリコン
薄膜を形成する工程と、前記シリコン薄膜の能動領域と
なる部分以外の領域にシリコンイオンを注入する工程
と、前記シリコン薄膜をアニールする工程とを有し、前
記シリコン薄膜の能動領域となる部分以外の領域へのシ
リコンイオンの注入量をN(個/cm2)とし、前記シリコ
ンイオンを注入しない場合のアモルファス状にシリコン
薄膜が完全にポリシリコン薄膜となる時間をt1とし、前
記シリコンイオンの注入量N(個/cm2)のシリコンイオ
ンを注入する場合の前記アモルファス状のシリコン薄膜
の結晶化開始時間をt2としたとき、t1<t2なる関係を満
足することを特徴とする半導体薄膜の製造方法。
A step of forming an amorphous silicon thin film on an insulating substrate; a step of implanting silicon ions into a region other than an active region of the silicon thin film; and a step of annealing the silicon thin film. The amount of silicon ions implanted into a region other than the active region of the silicon thin film is set to N (pieces / cm 2 ), and the silicon thin film is completely amorphous in the case where the silicon ions are not implanted. the time the silicon thin film and t 1, when the crystallization start time of the amorphous silicon thin film when implanting silicon ions implantation amount N (pieces / cm 2) of the silicon ions was t 2, t A method for producing a semiconductor thin film, wherein a relationship of 1 <t 2 is satisfied.
JP2092433A 1990-04-06 1990-04-06 Semiconductor thin film manufacturing method Expired - Fee Related JP2760449B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2092433A JP2760449B2 (en) 1990-04-06 1990-04-06 Semiconductor thin film manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2092433A JP2760449B2 (en) 1990-04-06 1990-04-06 Semiconductor thin film manufacturing method

Publications (2)

Publication Number Publication Date
JPH03290922A JPH03290922A (en) 1991-12-20
JP2760449B2 true JP2760449B2 (en) 1998-05-28

Family

ID=14054303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2092433A Expired - Fee Related JP2760449B2 (en) 1990-04-06 1990-04-06 Semiconductor thin film manufacturing method

Country Status (1)

Country Link
JP (1) JP2760449B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6411369A (en) * 1987-07-03 1989-01-13 Nec Corp Manufacture of polycrystalline silicon thin film transistor

Also Published As

Publication number Publication date
JPH03290922A (en) 1991-12-20

Similar Documents

Publication Publication Date Title
JP3240719B2 (en) Semiconductor thin film crystal growth method
JPH08102543A (en) Crystallization method and manufacture of thin film transistor using its method
US5821157A (en) Argon amorphizing polysilicon layer fabrication
JP2760449B2 (en) Semiconductor thin film manufacturing method
JPH0824184B2 (en) Method for manufacturing thin film transistor
JPH0252419A (en) Manufacture of semiconductor substrate
JPH03104210A (en) Manufacture of semiconductor device
JPH0555142A (en) Crystallizing method for amorphous semiconductor layer
JP3468781B2 (en) Method for manufacturing thin film transistor
JPH06132218A (en) Method for growing semiconductor crystal and manufacture of mos-type transistor
JPH03274766A (en) Semiconductor device
JPH059099A (en) Method for growing crystal
JP2876598B2 (en) Method for manufacturing semiconductor device
KR960004903B1 (en) Preparing method of semiconductor devices
JPH03289175A (en) Semiconductor thin film and manufacture thereof
JPH03218640A (en) Manufacture of thin film transistor
JPH05217891A (en) Manufacture of semiconductor device
JP3216318B2 (en) Semiconductor crystal growth method
JP2603351B2 (en) Crystal growth method and crystal article obtained by the method
JPH03200319A (en) Formation of poly-crystalline silicon
JPH0547660A (en) Solid growth method for semiconductor thin film
JPH04287931A (en) Manufacture of thin film transistor
JPH03120715A (en) Method of crystal growth and crystal
JP2833878B2 (en) Method of forming semiconductor thin film
JPH03151628A (en) Manufacture of semiconductor thin film

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees