JP3468781B2 - Method for manufacturing thin film transistor - Google Patents

Method for manufacturing thin film transistor

Info

Publication number
JP3468781B2
JP3468781B2 JP29591391A JP29591391A JP3468781B2 JP 3468781 B2 JP3468781 B2 JP 3468781B2 JP 29591391 A JP29591391 A JP 29591391A JP 29591391 A JP29591391 A JP 29591391A JP 3468781 B2 JP3468781 B2 JP 3468781B2
Authority
JP
Japan
Prior art keywords
thin film
silicon thin
amorphous silicon
polycrystalline silicon
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29591391A
Other languages
Japanese (ja)
Other versions
JPH05136168A (en
Inventor
登 樫本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP29591391A priority Critical patent/JP3468781B2/en
Publication of JPH05136168A publication Critical patent/JPH05136168A/en
Application granted granted Critical
Publication of JP3468781B2 publication Critical patent/JP3468781B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、多結晶シリコンによる
薄膜トランジスタの製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a thin film transistor using polycrystalline silicon.

【0002】[0002]

【従来の技術】液晶表示装置などに用いられる多結晶シ
リコン薄膜トランジスタは、絶縁基板上に形成されるチ
ャンネル部の多結晶シリコンの移動度を上げ、特性を向
上させるためにいろいろな方法が用いられている。ここ
で、多結晶シリコンの移動度を上げ特性を向上させるた
めには、結晶粒径を大きくする必要があり、たとえばシ
リコンなどのイオン注入で非晶質とした後に、熱処理に
よる固相成長やレーザによる結晶化などで、より大きな
結晶粒へ成長させる方法が採られている。
2. Description of the Related Art In a polycrystalline silicon thin film transistor used in a liquid crystal display device, various methods are used to increase the mobility of polycrystalline silicon in a channel portion formed on an insulating substrate and improve its characteristics. There is. Here, in order to increase the mobility and improve the characteristics of polycrystalline silicon, it is necessary to increase the crystal grain size. For example, after ion-implanting silicon or the like to make it amorphous, solid-phase growth or laser irradiation by heat treatment is performed. For example, a method of growing larger crystal grains is adopted by crystallization, etc.

【0003】また、一般的に、多結晶シリコン薄膜トラ
ンジスタの構造はコプラナ型であり、ゲート絶縁膜とし
て熱酸化膜が使用される。この熱酸化膜は多結晶シリコ
ンを熱酸化することにより形成するが、熱酸化膜の膜厚
の制御が困難である。すなわち、多結晶シリコンは、結
晶粒の配向によって酸化レートが異なるため、結晶粒ご
との酸化膜厚が異なる。
Further, generally, the structure of the polycrystalline silicon thin film transistor is a coplanar type, and a thermal oxide film is used as a gate insulating film. This thermal oxide film is formed by thermally oxidizing polycrystalline silicon, but it is difficult to control the film thickness of the thermal oxide film. That is, since the oxidation rate of polycrystalline silicon varies depending on the orientation of the crystal grains, the oxide film thickness differs for each crystal grain.

【0004】薄膜トランジスタは小型化の方向にあり、
多結晶シリコンの粒径程度の小さい薄膜トランジスタが
形成されている。このような多結晶シリコンの粒径程度
の薄膜トランジスタを形成した場合、個々のトランジス
タを形成する結晶粒の配向によって特性が異なってしま
う問題が生じる。図11は同一基板内における多結晶シ
リコン薄膜トランジスタの閾値電圧のばらつきを示して
おり、4.0〜6.5Vの範囲でばらついている。
Thin film transistors are becoming smaller,
A thin film transistor in which the grain size of polycrystalline silicon is small is formed. When a thin film transistor having such a grain size of polycrystalline silicon is formed, there arises a problem that the characteristics vary depending on the orientation of crystal grains forming each transistor. FIG. 11 shows the variation of the threshold voltage of the polycrystalline silicon thin film transistor in the same substrate, which varies in the range of 4.0 to 6.5V.

【0005】このような問題は、結晶粒径の大きい多結
晶シリコンを使用することにより生じる。図7ないし図
10は、絶縁基板上に成膜した多結晶シリコンを示して
おり、図7は結晶粒径の小さいもの、図8は結晶粒径の
大きいものである。図9および図10は、それぞれ図7
および図8の多結晶シリコンを熱酸化した状態を示して
いる。そして、図9は粒径の小さいものを熱酸化したの
で、小さな凹凸はできるが全体としては平坦化された膜
となる。これに対し、図10は熱酸化した結晶粒が大き
く、酸化膜成膜後の凹凸も結晶粒と同じ大きなものとな
る。
Such a problem is caused by using polycrystalline silicon having a large crystal grain size. 7 to 10 show polycrystalline silicon formed on an insulating substrate. FIG. 7 shows a small crystal grain size, and FIG. 8 shows a large crystal grain size. 9 and 10 are respectively shown in FIG.
9 shows a state where the polycrystalline silicon shown in FIG. 8 is thermally oxidized. Then, in FIG. 9, a film having a small grain size is thermally oxidized, so that a small unevenness is formed, but the film is flattened as a whole. On the other hand, in FIG. 10, the thermally-oxidized crystal grains are large, and the unevenness after the oxide film is formed is also as large as the crystal grains.

【0006】[0006]

【発明が解決しようとする課題】以上の結果から、粒径
を小さくすると閾値電圧のばらつきの問題点は生じなく
なることがわかる。しかし、多結晶シリコン薄膜トラン
ジスタの移動度はその結晶粒径に比例しており、粒径を
小さくすることはトランジスタ特性の劣化を引き起こし
てしまう。
From the above results, it is understood that the problem of threshold voltage variation does not occur when the particle size is reduced. However, the mobility of a polycrystalline silicon thin film transistor is proportional to its crystal grain size, and reducing the grain size causes deterioration of transistor characteristics.

【0007】本発明の目的は、多結晶シリコンの移動度
を低下させることなく、熱酸化膜の均一化を図った薄膜
トランジスタの製造方法を提供することにある。
An object of the present invention is to provide a method for manufacturing a thin film transistor in which the thermal oxide film is made uniform without lowering the mobility of polycrystalline silicon.

【0008】[0008]

【課題を解決するための手段】本発明は、活性層に多結
晶シリコンの薄膜が用いられている薄膜トランジスタの
製造方法において、絶縁基板上に非晶質シリコン薄膜を
形成する薄膜形成工程と、前記非晶質シリコン薄膜を所
定形状にパターニングするパターニング工程と、前記非
晶質シリコン薄膜を熱酸化温度800℃以上、成膜時間
6時間以下で熱酸化してゲート絶縁膜となる熱酸化膜を
形成するとともに、前記非晶質シリコン薄膜を多結晶シ
リコン薄膜に多結晶化する熱酸化工程と、シリコンイオ
ンを注入して前記多結晶シリコン薄膜を非晶質化して非
晶質シリコン薄膜にする非晶質化工程と、この非晶質
リコン薄膜を再結晶化させる再結晶化工程とを具備した
ものである。
The present invention relates to a method of manufacturing a thin film transistor in which a thin film of polycrystalline silicon is used for an active layer, a thin film forming step of forming an amorphous silicon thin film on an insulating substrate, A patterning step of patterning the amorphous silicon thin film into a predetermined shape, and the amorphous silicon thin film is thermally oxidized at a thermal oxidation temperature of 800 ° C. or higher for a deposition time of 6 hours or less to form a thermal oxide film to be a gate insulating film. as well as, a thermal oxidation step of polycrystallizing the amorphous silicon thin film into a polycrystalline silicon thin film, a silicon Io
Is injected to amorphize the polycrystalline silicon thin film to
And amorphization process of the amorphous silicon thin film is obtained by and a recrystallization step of recrystallizing the amorphous sheet <br/> silicon thin film.

【0009】また、活性層に多結晶シリコン薄膜が用い
られている薄膜トランジスタの製造方法において、絶縁
基板上に非晶質シリコン薄膜を形成する薄膜形成工程
と、前記非晶質シリコン薄膜を所定形状にパターニング
するパターニング工程と、前記非晶質シリコン薄膜を熱
酸化してゲート絶縁膜となる熱酸化膜を形成するととも
に、前記非晶質シリコン薄膜を結晶粒径が1μm以下の
多結晶シリコン薄膜に多結晶化する熱酸化工程と、シリ
コンイオンを注入して前記多結晶シリコン薄膜を非晶質
化して非晶質シリコン薄膜にする非晶質化工程と、この
非晶質シリコン薄膜を再結晶化させる再結晶化工程とを
具備したものである。
Further, in a method of manufacturing a thin film transistor in which a polycrystalline silicon thin film is used for an active layer, a thin film forming step of forming an amorphous silicon thin film on an insulating substrate, and forming the amorphous silicon thin film into a predetermined shape. A patterning step of patterning is performed, and the amorphous silicon thin film is thermally oxidized to form a thermal oxide film serving as a gate insulating film, and the amorphous silicon thin film is converted into a polycrystalline silicon thin film having a crystal grain size of 1 μm or less. a thermal oxidation step of crystallizing, Siri
Amorphous the polycrystalline silicon thin film by implanting conion
Amorphization process to form an amorphous silicon thin film,
And a recrystallization step of recrystallizing the amorphous silicon thin film.

【0010】[0010]

【作用】本発明は、絶縁基板上に非晶質シリコン薄膜を
形成し、この晶質シリコン薄膜を熱酸化してゲート絶
縁膜となる熱酸化膜を形成する。晶質シリコン薄膜を
熱酸化すると粒径が小さいため均一な熱酸化膜が形成さ
る。さらに、非晶質シリコン薄膜を再結晶化させて大
きな粒径とすることにより、再結晶化した熱酸化膜との
界面は平坦さを保ち、再結晶化により粒径を大きくし、
多結晶シリコンの移動度を上げて特性を向上できるか
ら、閾値電圧のばらつきが小さく、かつ高い移動度を有
する薄膜トランジスタが得られる。また、非晶質シリコ
ン薄膜を結晶粒径が1μm以下の多結晶シリコン薄膜に
多結晶化することで、熱酸化膜厚が緻密に制御可能とな
。さらに、非晶質シリコン薄膜を熱酸化温度800℃
以上、成膜時間6時間以下で熱酸化して熱酸化膜を形成
しているので、熱酸化温度が800℃以下より小さく、
または熱酸化時間が6時間を越えた場合に生じる結晶膜
の発生が抑制され、結晶粒子径が1μmを越えて極大化
し、酸化膜厚の変化が防止される。
DETAILED DESCRIPTION OF THE INVENTION The present invention, an amorphous silicon thin film is formed on an insulating substrate, gate insulating the amorphous silicon thin film by thermally oxidizing
A thermal oxide film to be an edge film is formed . Uniform thermal oxide film for the amorphous silicon thin film grain size when thermally oxidized is small Ru is formed. Further, by a large particle size by recrystallizing the amorphous silicon thin film, the interface between the recrystallization thermal oxide film maintaining flatness, increase the grain size by recrystallization,
Since the mobility of polycrystalline silicon can be increased to improve the characteristics, it is possible to obtain a thin film transistor having a small variation in threshold voltage and a high mobility. Further, by polycrystallizing the amorphous silicon thin film into a polycrystalline silicon thin film having a crystal grain size of 1 μm or less, the thermal oxide film thickness can be precisely controlled . Further, an amorphous silicon thin film thermal oxidation temperature 800 ° C.
As described above, the thermal oxidation temperature is lower than 800 ° C. or lower because the thermal oxidation film is formed by thermal oxidation in the film forming time of 6 hours or less.
Alternatively, the generation of a crystal film that occurs when the thermal oxidation time exceeds 6 hours is suppressed, the crystal grain size is maximized to exceed 1 μm, and the change in oxide film thickness is prevented.

【0011】[0011]

【実施例】以下、本発明の一実施例を図面に示すnチャ
ンネルMOS薄膜トランジスタ(TFT)の製造を参照し
て説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT An embodiment of the present invention will be described below with reference to the manufacture of an n-channel MOS thin film transistor (TFT) shown in the drawings.

【0012】図1において、(a)は絶縁基板11上に非単
結晶シリコン薄膜として非晶質シリコン(アモルファス
シリコン)12を、LP−CVD装置により、成膜温度5
50℃で1700Å成膜した状態を示している。なお、
非単結晶シリコン薄膜としては、非晶質シリコンに限ら
ず、粒径の小さい多結晶シリコン(p−Si)を用いても
よい。また、図2は絶縁基板11上に粒径の小さい多結晶
シリコン薄膜を成膜した状態を示している。この粒径の
小さい多結晶シリコン薄膜を成膜するには、LP−CV
D装置により直接成膜したり、あるいは、LP−CVD
装置、プラズマCVD装置、スパッタリング装置などで
非晶質シリコン薄膜を成膜し、高温短時間で熱処理する
ことにより小さい結晶粒に再結晶化させたりしている。
In FIG. 1, (a) shows amorphous silicon (amorphous silicon) 12 as a non-single-crystal silicon thin film on an insulating substrate 11 at a film forming temperature of 5 by an LP-CVD apparatus.
It shows a state in which 1700Å film is formed at 50 ° C. In addition,
The non-single-crystal silicon thin film is not limited to amorphous silicon, and polycrystalline silicon (p-Si) having a small grain size may be used. Further, FIG. 2 shows a state in which a polycrystalline silicon thin film having a small grain size is formed on the insulating substrate 11. To form a polycrystalline silicon thin film having this small grain size, LP-CV is used.
Direct film formation by D equipment or LP-CVD
An amorphous silicon thin film is formed by an apparatus, a plasma CVD apparatus, a sputtering apparatus, or the like, and heat-treated at a high temperature for a short time to recrystallize it into smaller crystal grains.

【0013】このように成膜した非晶質シリコン12を所
定の島形状にパターニングした後、ドライ酸素雰囲気中
で900℃で熱酸化する。
The amorphous silicon 12 thus formed is patterned into a predetermined island shape and then thermally oxidized at 900 ° C. in a dry oxygen atmosphere.

【0014】また、図1(b)で示すように、熱酸化膜13
を500Å成膜する。この熱酸化膜13の成膜中に非晶質
シリコン12は結晶化するが、高温かつ短時間であるため
小粒径の多結晶シリコン14となる。すなわち、粒径の小
さい多結晶シリコンを熱酸化した状態と同一となり、熱
酸化膜13は均一な膜厚に形成される。また、図3には非
単結晶シリコン薄膜である図2で示した粒径の小さい多
結晶シリコン薄膜を熱酸化した状態を示しており、粒径
が小さいため均一な熱酸化膜13が形成されている。な
お、このように粒径の小さい多結晶シリコン薄膜を熱酸
化するのではなく、前述のようにLP−CVD装置、プ
ラズマCVD装置、スパッタリング装置などで絶縁基板
上に成膜された非晶質のシリコン薄膜をそのまま熱酸化
し、熱酸化時に高温短時間の固相成長を同時に行わせる
ことにより、図3で示す粒径の小さい多結晶シリコン14
と均一な熱酸化膜13とを得るようにしてもよい。
Further, as shown in FIG. 1B, the thermal oxide film 13
Is deposited to 500 Å. Amorphous silicon 12 is crystallized during the formation of this thermal oxide film 13, but becomes polycrystalline silicon 14 having a small grain size because of high temperature and short time. In other words, the polycrystalline silicon having a small grain size is in the same state as the thermally oxidized state, and the thermal oxide film 13 is formed to have a uniform film thickness. Further, FIG. 3 shows a state in which the polycrystalline silicon thin film having a small grain size shown in FIG. 2, which is a non-single-crystal silicon thin film, is thermally oxidized. Since the grain size is small, a uniform thermal oxide film 13 is formed. ing. Note that the polycrystalline silicon thin film having a small grain size is not thermally oxidized as described above, but an amorphous film formed on an insulating substrate by an LP-CVD apparatus, a plasma CVD apparatus, a sputtering apparatus, or the like as described above. By thermally oxidizing the silicon thin film as it is, and simultaneously performing solid phase growth at high temperature for a short time during the thermal oxidation, polycrystalline silicon 14 having a small grain size shown in FIG.
And a uniform thermal oxide film 13 may be obtained.

【0015】ここで、熱酸化により熱酸化膜13が形成さ
れた多結晶化されたシリコンの性質として、移動度は3
0cm/Vsec以下、結晶粒径1μm以下となっているこ
とが好ましい。このような条件を満足していれば前述の
ように熱酸化膜13厚に大きな変化は見られず、熱酸化膜
13厚が緻密に制御可能となる。
Here, the mobility is 3 as a property of polycrystalline silicon in which the thermal oxide film 13 is formed by thermal oxidation.
It is preferably 0 cm 2 / Vsec or less and the crystal grain size is 1 μm or less. As long as these conditions are satisfied, there is no significant change in the thickness of the thermal oxide film 13 as described above.
13 Thickness can be precisely controlled.

【0016】また、多結晶シリコン14を得るための熱酸
化条件は、高温で短時間熱酸化することが好ましく、た
とえば800℃以上で、成膜時間は6時間以下とすると
よい。すなわち、熱酸化温度が800℃より小さいと、
結晶核の発生が抑制され、結晶粒子径が1μmを越えて
極大化し、酸化膜厚に変化を生じることがあるためであ
る。また、熱酸化時間が6時間を越えても、やはり結晶
粒子径が1μmを越えて極大化し、熱酸化膜13厚に変化
を生じることがあるためである。
The thermal oxidation conditions for obtaining the polycrystalline silicon 14 are preferably high temperature thermal oxidation for a short time, for example, 800 ° C. or higher and a film formation time of 6 hours or less. That is, if the thermal oxidation temperature is lower than 800 ° C,
This is because generation of crystal nuclei is suppressed, the crystal grain size is maximized to exceed 1 μm, and the oxide film thickness may be changed. Further, even if the thermal oxidation time exceeds 6 hours, the crystal grain diameter may exceed 1 μm and be maximized, and the thickness of the thermal oxide film 13 may change.

【0017】この後、熱酸化膜13上からシリコンイオン
をドーズ量5×1015個/cm、加速電圧150keVで
注入し、チャンネル多結晶シリコンを完全に非晶質化
て非晶質シリコン薄膜にする。そして、これを600℃
の窒素雰囲気中で60時間熱処理し、図1(c)で示すよ
うに、チャンネル部のシリコンを再結晶化する。この熱
処理は比較的低温で長時間行なわれるため、大粒径の多
結晶シリコン15として再結晶化する。
[0017] After this, the dose amount of silicon ions over the thermal oxide film 13 5 × 10 15 pieces / cm 2, implanted at an acceleration voltage 150 keV, completely amorphized channel polycrystalline silicon
To form an amorphous silicon thin film . And this is 600 ℃
Then, heat treatment is performed for 60 hours in the nitrogen atmosphere to recrystallize the silicon in the channel portion as shown in FIG. Since this heat treatment is performed at a relatively low temperature for a long time, it is recrystallized as large grain polycrystalline silicon 15.

【0018】図4は、図3で示した粒径の小さい多結晶
シリコン14に、薄膜トランジスタの特性に影響を与えな
いシリコンなどのイオンを注入し、非晶質化した非晶質
シリコン薄膜を形成した状態を示している。そして、こ
のように非晶質化したものに対して、600℃程度の温
度で長時間の熱処理を加えることにより、図5で示すよ
うに、活性層に大きな粒径の多結晶シリコン15として再
結晶化している。
[0018] Figure 4, the small particle size polycrystalline silicon 14 as shown in FIG. 3, implanting ions, such as silicon which does not affect the characteristics of the thin film transistor, amorphous and amorphous
It shows a state in which a silicon thin film is formed . Then, by subjecting the thus-amorphized material to a heat treatment at a temperature of about 600 ° C. for a long time, as shown in FIG. It is crystallized.

【0019】なお、図5に示すように大きな粒径の状態
に再結晶化させるには、上述のような熱処理による固相
成長に限らず、図3の状態にあるものを、熱酸化膜13を
通してレーザアニールにより結晶化させたり、赤外線に
よるラピッドサーマルアニールによって再結晶化させて
もよい。
In order to recrystallize into a state of large grain size as shown in FIG. 5, not only the solid phase growth by the heat treatment as described above but also the state of FIG. May be crystallized by laser annealing or re-crystallized by rapid thermal annealing with infrared rays.

【0020】いずれの方法によっても、再結晶化した多
結晶シリコン15と熱酸化膜13との界面は、粒径の小さい
多結晶シリコン14を熱酸化したものと同じ平坦さを保
ち、かつ再結晶化により粒径を大きくし、多結晶シリコ
ン15の移動度を上げて特性を向上させることができる。
By any of the methods, the interface between the recrystallized polycrystalline silicon 15 and the thermal oxide film 13 maintains the same flatness as that of the thermally oxidized polycrystalline silicon 14 having a small grain size, and is recrystallized. As a result, the grain size can be increased, the mobility of the polycrystalline silicon 15 can be increased, and the characteristics can be improved.

【0021】ここまでの工程により、均一な膜厚の熱酸
化膜13と、大きな粒子径の多結晶シリコン15とを得るこ
とができ、多結晶シリコン薄膜トランジスタの移動度を
低下させずに熱酸化膜13を均一にできる。
By the steps up to this point, the thermal oxide film 13 having a uniform film thickness and the polycrystalline silicon 15 having a large particle diameter can be obtained, and the thermal oxide film can be obtained without lowering the mobility of the polycrystalline silicon thin film transistor. 13 can be made uniform.

【0022】これ以降の工程は、通常のnチャンネルM
OSTFTの製造工程と同じである。すなわち、図1
(d)で示すように、ゲート電極16として、LP−CVD
装置により多結晶シリコン15を、650℃で4000Å
成膜しパターニングする。その後、図1(e)で示すよう
に、ソース、ドレイン領域を自己整合で形成するため
に、イオン注入装置によりPイオンをドーズ量1×10
16個/cm、加速電圧55keVで注入する。
In the subsequent steps, a normal n-channel M
This is the same as the manufacturing process of the OSTFT. That is, FIG.
As shown in (d), LP-CVD is used as the gate electrode 16.
The polycrystal silicon 15 was heated to 650 ° C at a temperature of 4,000 Å
A film is formed and patterned. Thereafter, as shown in FIG. 1 (e), in order to form the source and drain regions in a self-aligned manner, P ions are dosed by 1 × 10 5 by an ion implantation device.
16 pieces / cm 2 and an acceleration voltage of 55 keV are injected.

【0023】次に、図1(f)で示すように、層間絶縁膜1
7として、LP−CVD装置によりシリコン酸化膜を8
30℃で4000Å成膜するとともに、この層間絶縁膜
17にコンタクトホール18をパターニングする。その後、
図1(g)で示すように、アルミニウム(Al)電極19を形
成すべく、スパッタ装置によりアルミニウムを7500
Å成膜し、パターニングすることにより、nチャンネル
MOSTFTの製造工程を終了する。
Next, as shown in FIG. 1 (f), the interlayer insulating film 1
7, the silicon oxide film is formed by LP-CVD equipment.
This layer insulation film is formed at 4000 ℃ at 30 ℃.
A contact hole 18 is patterned in 17. afterwards,
As shown in FIG. 1 (g), in order to form an aluminum (Al) electrode 19, 7500 aluminum is sputtered by a sputtering device.
Å The n-channel MOSTFT manufacturing process is completed by forming a film and patterning.

【0024】図6は上記実施例により制作された多結晶
シリコン薄膜トランジスタの閾値電圧のばらつきを示し
ている。図6から明らかなように、閾値電圧は5.0〜
5.5V付近に集中しており、図11の従来装置のばら
つきと比較すると、ばらつきが小さくなっている。ま
た、トランジスタの電界効果移動度は上記実施例のよう
にしない場合100cm/Vsecであったが上記実施例に
よって変化は見られなかった。
FIG. 6 shows the variation of the threshold voltage of the polycrystalline silicon thin film transistor manufactured according to the above embodiment. As is clear from FIG. 6, the threshold voltage is 5.0 to
It is concentrated around 5.5V, and the variation is smaller than the variation of the conventional device in FIG. In addition, the field effect mobility of the transistor was 100 cm 2 / Vsec when the above example was not used, but no change was observed in the above example.

【0025】なお、上記実施例では、1層目の多結晶シ
リコン15に、非晶質のシリコン薄膜を用いたが、これに
代ってLP−CVD装置により650℃で成膜した多結
晶シリコンを用いても同様の効果が得られた。また、n
チャンネルMOSTFTについて説明したが、pチャン
ネルMOSTFTについても有効である。
In the above embodiment, an amorphous silicon thin film was used for the first layer of polycrystalline silicon 15. However, instead of this, polycrystalline silicon formed by an LP-CVD apparatus at 650 ° C. The same effect was obtained by using. Also, n
Although the channel MOSTFT has been described, it is also effective for the p-channel MOSTFT.

【0026】[0026]

【発明の効果】本発明によれば、多結晶シリコン薄膜ト
ランジスタの移動度を低下させることなくゲート絶縁膜
となる熱酸化膜を均一にできるので、同一基板上に特性
のばらつきの少ない薄膜トランジスタ、例えば閾値電圧
のばらつきが小さく、かつ高い移動度を有する薄膜トラ
ンジスタを得ることができる。また、多結晶シリコン薄
膜の結晶粒径を1μm以下にすることで、熱酸化膜厚を
緻密に制御できる。
According to the present invention, the gate insulating film can be formed without lowering the mobility of the polycrystalline silicon thin film transistor.
Since as possible out uniform thermal oxide film becomes, can be obtained with less variation TFT characteristics on the same substrate, a thin film transistor having, for example, small variations in the threshold voltage and high mobility. Further, the polycrystalline grain size of the crystalline silicon thin film by a 1μm or less, as possible out precisely control the thermal oxide thickness.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明による薄膜トランジスタの製造方法の一
実施例を示す工程図である。
FIG. 1 is a process drawing showing an embodiment of a method of manufacturing a thin film transistor according to the present invention.

【図2】同上一工程を示す説明図である。FIG. 2 is an explanatory diagram showing one step of the above.

【図3】同上他の工程を示す説明図である。FIG. 3 is an explanatory diagram showing another process of the above.

【図4】同上他の工程を示す説明図である。FIG. 4 is an explanatory diagram showing another process of the above.

【図5】同上他の工程を示す説明図である。FIG. 5 is an explanatory diagram showing another process of the above.

【図6】同上多結晶シリコン薄膜トランジスタの閾値電
圧のばらつきを示すグラフである。
FIG. 6 is a graph showing variations in threshold voltage of the polycrystalline silicon thin film transistor of the same.

【図7】多結晶シリコンの小粒径の形状を説明する説明
図である。
FIG. 7 is an explanatory diagram illustrating a shape of polycrystalline silicon having a small grain size.

【図8】多結晶シリコンの大粒径の形状を説明する説明
図である。
FIG. 8 is an explanatory diagram illustrating a large grain size shape of polycrystalline silicon.

【図9】多結晶シリコンの小粒径の熱酸化膜の形状を説
明する説明図である。
FIG. 9 is an explanatory diagram illustrating the shape of a thermal oxide film having a small grain size of polycrystalline silicon.

【図10】多結晶シリコンの大粒径の熱酸化膜の形状を
説明する説明図である。
FIG. 10 is an explanatory diagram illustrating the shape of a large-grain thermal oxide film of polycrystalline silicon.

【図11】従来の多結晶シリコン薄膜トランジスタの閾
値電圧のばらつきを示すグラフである。
FIG. 11 is a graph showing variations in threshold voltage of a conventional polycrystalline silicon thin film transistor.

【符号の説明】[Explanation of symbols]

11 絶縁基 13 熱酸化膜 14,15 多結晶シリコン11 insulating board 13 thermal oxide films 14 and 15 of polycrystalline silicon

フロントページの続き (56)参考文献 特開 昭56−88317(JP,A) 特開 昭62−39070(JP,A) 特開 昭62−104021(JP,A) 特開 昭56−80126(JP,A) 特開 昭63−254720(JP,A) 特開 昭60−91623(JP,A) 特開 昭63−137412(JP,A) 特開 昭61−174621(JP,A)Continued front page       (56) References JP-A-56-88317 (JP, A)                 JP 62-39070 (JP, A)                 Japanese Patent Laid-Open No. 62-104021 (JP, A)                 JP-A-56-80126 (JP, A)                 JP-A-63-254720 (JP, A)                 JP-A-60-91623 (JP, A)                 JP 63-137412 (JP, A)                 JP-A-61-174621 (JP, A)

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 活性層に多結晶シリコンの薄膜が用いら
れている薄膜トランジスタの製造方法において、 絶縁基板上に非晶質シリコン薄膜を形成する薄膜形成工
程と、 前記非晶質シリコン薄膜を所定形状にパターニングする
パターニング工程と、 前記非晶質シリコン薄膜を熱酸化温度800℃以上、成
膜時間6時間以下で熱酸化してゲート絶縁膜となる熱酸
化膜を形成するとともに、前記非晶質シリコン薄膜を多
結晶シリコン薄膜に多結晶化する熱酸化工程と、シリコンイオンを注入して前記多結晶シリコン薄膜を非
晶質化して非晶質シリコン薄膜にする非晶質化工程と、 この非晶質 シリコン薄膜を再結晶化させる再結晶化工程
とを具備したことを特徴とする薄膜トランジスタの製造
方法。
1. A method of manufacturing a thin film transistor, wherein a thin film of polycrystalline silicon is used for an active layer, a thin film forming step of forming an amorphous silicon thin film on an insulating substrate, and the amorphous silicon thin film having a predetermined shape. And a patterning step of patterning the amorphous silicon thin film at a thermal oxidation temperature of 800 ° C. or higher for a film formation time of 6 hours or less to form a thermal oxide film serving as a gate insulating film. A thermal oxidation step of polycrystallizing the thin film into a polycrystalline silicon thin film, and implanting silicon ions to remove the polycrystalline silicon thin film
A method of manufacturing a thin film transistor, comprising: an amorphization step of crystallizing an amorphous silicon thin film and a recrystallization step of recrystallizing the amorphous silicon thin film.
【請求項2】 活性層に多結晶シリコン薄膜が用いられ
ている薄膜トランジスタの製造方法において、 絶縁基板上に非晶質シリコン薄膜を形成する薄膜形成工
程と、 前記非晶質シリコン薄膜を所定形状にパターニングする
パターニング工程と、 前記非晶質シリコン薄膜を熱酸化してゲート絶縁膜とな
熱酸化膜を形成するとともに、前記非晶質シリコン薄
膜を結晶粒径が1μm以下の多結晶シリコン薄膜に多結
晶化する熱酸化工程と、シリコンイオンを注入して前記多結晶シリコン薄膜を非
晶質化して非晶質シリコン薄膜にする非晶質化工程と、 この非晶質 シリコン薄膜を再結晶化させる再結晶化工程
とを具備したことを特徴とする薄膜トランジスタの製造
方法。
2. A method of manufacturing a thin film transistor using a polycrystalline silicon thin film as an active layer, comprising: a thin film forming step of forming an amorphous silicon thin film on an insulating substrate; and forming the amorphous silicon thin film into a predetermined shape. A patterning step of patterning, and the amorphous silicon thin film is thermally oxidized to form a gate insulating film.
That together form a thermal oxide film, wherein the amorphous silicon thin film thermal oxidation step of the grain size is polycrystalline below the polycrystalline silicon thin film 1 [mu] m, by implanting silicon ions to the polycrystalline silicon thin film non
A method of manufacturing a thin film transistor, comprising: an amorphization step of crystallizing an amorphous silicon thin film and a recrystallization step of recrystallizing the amorphous silicon thin film.
【請求項3】 熱酸化工程は、非晶質シリコン薄膜を熱
酸化温度800℃以上、成膜時間6時間以下で熱酸化し
て熱酸化膜を形成することを特徴とする請求項記載の
薄膜トランジスタの製造方法。
3. A thermal oxidation process, the amorphous silicon thin film thermal oxidation temperature 800 ° C. or higher, according to claim 2, wherein the thermally oxidized below the deposition time of 6 hours, and forming a thermal oxide film Method of manufacturing thin film transistor.
【請求項4】 熱酸化工程は、ドライ酸素雰囲気中です
ることを特徴とする請求項1ないし3いずれか記載の薄
膜トランジスタの製造方法。
4. A thermal oxidation process, a thin film transistor manufacturing method according to any one of claims 1 to 3, characterized in that in a dry oxygen atmosphere.
JP29591391A 1991-11-12 1991-11-12 Method for manufacturing thin film transistor Expired - Fee Related JP3468781B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29591391A JP3468781B2 (en) 1991-11-12 1991-11-12 Method for manufacturing thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29591391A JP3468781B2 (en) 1991-11-12 1991-11-12 Method for manufacturing thin film transistor

Publications (2)

Publication Number Publication Date
JPH05136168A JPH05136168A (en) 1993-06-01
JP3468781B2 true JP3468781B2 (en) 2003-11-17

Family

ID=17826764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29591391A Expired - Fee Related JP3468781B2 (en) 1991-11-12 1991-11-12 Method for manufacturing thin film transistor

Country Status (1)

Country Link
JP (1) JP3468781B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264802A (en) * 1995-03-28 1996-10-11 Semiconductor Energy Lab Co Ltd Manufacture of semiconductor, manufacture of thin film transistor and thin film transistor
JP3535275B2 (en) * 1995-07-18 2004-06-07 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JPH05136168A (en) 1993-06-01

Similar Documents

Publication Publication Date Title
JPH0799207A (en) Thin film transistor and its manufacture
JP2003086604A (en) Thin film semiconductor device, substrate and manufacturing method therefor
JPH08102543A (en) Crystallization method and manufacture of thin film transistor using its method
JP2961375B2 (en) Method for manufacturing semiconductor device
JPH1168109A (en) Production of polycrystalline thin film and production of thin-film transistor
JP3468781B2 (en) Method for manufacturing thin film transistor
JP3056813B2 (en) Thin film transistor and method of manufacturing the same
JPH10125923A (en) Semiconductor element and its manufacture
JPS6230314A (en) Manufacture of crystalline semiconductor thin film
JP2002368013A (en) Cmos thin-film transistor and its manufacturing method
JPH06132218A (en) Method for growing semiconductor crystal and manufacture of mos-type transistor
JP2811763B2 (en) Method for manufacturing insulated gate field effect transistor
JPH11261078A (en) Manufacture of semiconductor device
JPH11145484A (en) Manufacture of thin-film transistor
JP2002280560A (en) Manufacturing method for semiconductor element, semiconductor element manufactured by the same manufacturing method, and semiconductor device
JP2003051600A (en) Thin-film transistor and manufacturing method therefor
JP2876598B2 (en) Method for manufacturing semiconductor device
JPH0541519A (en) Thin-film transistor and its manufacture
JPH08316487A (en) Manufacture of thin-film semiconductor device
JP2830718B2 (en) Method for manufacturing thin film transistor
JP3141909B2 (en) Semiconductor device manufacturing method
JPH07288228A (en) Formation of polycrystalline silicon thin film
JP2933081B2 (en) Method for manufacturing semiconductor device
JP2773203B2 (en) Method for manufacturing semiconductor device
JPH01276616A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070905

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080905

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080905

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090905

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090905

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090905

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100905

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees