JP2748851B2 - データ通信方法および装置 - Google Patents
データ通信方法および装置Info
- Publication number
- JP2748851B2 JP2748851B2 JP6043422A JP4342294A JP2748851B2 JP 2748851 B2 JP2748851 B2 JP 2748851B2 JP 6043422 A JP6043422 A JP 6043422A JP 4342294 A JP4342294 A JP 4342294A JP 2748851 B2 JP2748851 B2 JP 2748851B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- audio data
- hdlc
- frame
- audio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/64—Hybrid switching systems
- H04L12/6418—Hybrid transport
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/40—Network security protocols
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/64—Hybrid switching systems
- H04L12/6418—Hybrid transport
- H04L2012/6445—Admission control
- H04L2012/6459—Multiplexing, e.g. TDMA, CDMA
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/64—Hybrid switching systems
- H04L12/6418—Hybrid transport
- H04L2012/6478—Digital subscriber line, e.g. DSL, ADSL, HDSL, XDSL, VDSL
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
- Telephonic Communication Services (AREA)
Description
【０００１】
【産業上の利用分野】本発明はデータ通信方法および装
置に関し、特にＨＤＬＣの一般データと音声データを送
受信するデータ通信方法および装置に関する。
置に関し、特にＨＤＬＣの一般データと音声データを送
受信するデータ通信方法および装置に関する。
【０００２】
【従来の技術】従来のこの種のデータ通信装置は、図１
６に示すように、送信側は、ＨＤＬＣデータと音声デー
タを分離するデータ分析部８００と、ＨＤＬＣデータか
らフレームを生成するＨＤＬＣフレーム生成部８１０お
よびＦＣＳ付加部８３０と、音声データからフレームを
生成する音声データフレーム生成部８２０と、両方のフ
レームを中継回線８９０に送出するフレーム送出部８４
０で構成され、受信側は、フレームを受信するフレーム
検出部８５０と、受信したフレームを音声フレームとＨ
ＤＬＣフレームとに分離するフレーム分析部８６０と、
音声フレームからデータを取り出す音声データフレーム
取出部８７０と、ＨＤＬＣフレームからデータを取り出
すＨＤＬＣフレームチェック回路８８０で構成されてい
る（例えば、特開昭５８−１７３９４３号公報）。
６に示すように、送信側は、ＨＤＬＣデータと音声デー
タを分離するデータ分析部８００と、ＨＤＬＣデータか
らフレームを生成するＨＤＬＣフレーム生成部８１０お
よびＦＣＳ付加部８３０と、音声データからフレームを
生成する音声データフレーム生成部８２０と、両方のフ
レームを中継回線８９０に送出するフレーム送出部８４
０で構成され、受信側は、フレームを受信するフレーム
検出部８５０と、受信したフレームを音声フレームとＨ
ＤＬＣフレームとに分離するフレーム分析部８６０と、
音声フレームからデータを取り出す音声データフレーム
取出部８７０と、ＨＤＬＣフレームからデータを取り出
すＨＤＬＣフレームチェック回路８８０で構成されてい
る（例えば、特開昭５８−１７３９４３号公報）。
【０００３】次に、本従来例の動作について説明する。
【０００４】ハイレベル手順（ＨＤＬＣ）に従ってデー
タを伝送するパケット交換機間において音声データを伝
送する場合、音声データは再送が不要なため、一般のＨ
ＤＬＣデータとは異なり、エラーチェックブロックＦＣ
Ｓ等は不要である。そこで図１７に示すように、一般の
ＨＤＬＣフレームはフラグパターンＦ、アドレスパート
Ａ、コントロール情報パートＣ、データパート、エラー
チェックブロックＦＣＳ等にて構成されているのに対し
て、音声フレームはフラグパターンＦ、アドレスパート
Ａ’、データパート等で構成される。
タを伝送するパケット交換機間において音声データを伝
送する場合、音声データは再送が不要なため、一般のＨ
ＤＬＣデータとは異なり、エラーチェックブロックＦＣ
Ｓ等は不要である。そこで図１７に示すように、一般の
ＨＤＬＣフレームはフラグパターンＦ、アドレスパート
Ａ、コントロール情報パートＣ、データパート、エラー
チェックブロックＦＣＳ等にて構成されているのに対し
て、音声フレームはフラグパターンＦ、アドレスパート
Ａ’、データパート等で構成される。
【０００５】ＨＤＬＣフレームと音声フレームを混存し
て伝送する場合、送信側においては図１６に示すように
送出すべきデータをＨＤＬＣデータと音声データとにデ
ータ分析部８００にて分離し、音声データからは音声デ
ータフレーム生成部８２０にてフレームを生成し、ＨＤ
ＬＣデータからＨＤＬＣフレーム生成部８１０にてフレ
ームを生成し、ＦＣＳ付加部８３０にてＦＣＳコードを
付加して、フレーム送出部８４０より音声フレームまた
はＨＤＬＣフレームが順次送出される。
て伝送する場合、送信側においては図１６に示すように
送出すべきデータをＨＤＬＣデータと音声データとにデ
ータ分析部８００にて分離し、音声データからは音声デ
ータフレーム生成部８２０にてフレームを生成し、ＨＤ
ＬＣデータからＨＤＬＣフレーム生成部８１０にてフレ
ームを生成し、ＦＣＳ付加部８３０にてＦＣＳコードを
付加して、フレーム送出部８４０より音声フレームまた
はＨＤＬＣフレームが順次送出される。
【０００６】受信側においては受信したフレームのアド
レスパートＡまたはＡ’をフレーム分析部８６０で分析
して音声フレームとＨＤＬＣフレームとに分離し、音声
フレームからは音声データフレーム取出部８７０にて音
声データを取り出す。ＨＤＬＣフレームはＨＤＬＣフレ
ームチェック回路８８０にてチェックされ、再送等のプ
ロトコルにて処理された後にデータが取り出される。
レスパートＡまたはＡ’をフレーム分析部８６０で分析
して音声フレームとＨＤＬＣフレームとに分離し、音声
フレームからは音声データフレーム取出部８７０にて音
声データを取り出す。ＨＤＬＣフレームはＨＤＬＣフレ
ームチェック回路８８０にてチェックされ、再送等のプ
ロトコルにて処理された後にデータが取り出される。
【０００７】
【発明が解決しようとする課題】この従来のデータ通信
装置では、音声データもパケットとして伝送するため音
声データを送出する要求が発生しても、既にＨＤＬＣの
フレームが送出中であった場合はＨＤＬＣのフレームの
送出が終るまで待たされることになる。特にＨＤＬＣの
ユーザデータ部が長い場合、ＨＤＬＣのフレーム送出時
間が長くなり、音声フレームの送出の待ち時間が長くな
ってしまう問題があった。
装置では、音声データもパケットとして伝送するため音
声データを送出する要求が発生しても、既にＨＤＬＣの
フレームが送出中であった場合はＨＤＬＣのフレームの
送出が終るまで待たされることになる。特にＨＤＬＣの
ユーザデータ部が長い場合、ＨＤＬＣのフレーム送出時
間が長くなり、音声フレームの送出の待ち時間が長くな
ってしまう問題があった。
【０００８】本発明の目的は、音声フレーム送信時の待
ち時間が発生しないデータ通信方法および装置を提供す
ることにある。
ち時間が発生しないデータ通信方法および装置を提供す
ることにある。
【０００９】
【課題を解決するための手段】本発明の請求項１のデー
タ通信方法は、音声データを、一般のＨＤＬＣデータに
は表われないようなヘッダコードとテールコードで挟ん
で、一般のＨＤＬＣフレームに割り込んで合成フレーム
として送信し、受信側では前記ヘッダコードと前記テー
ルコードで挟まれたデータを音声データとして抜き取
り、音声データの伝送中は、ＨＤＬＣデータの送信側お
よび受信側クロックを停止するものである。
タ通信方法は、音声データを、一般のＨＤＬＣデータに
は表われないようなヘッダコードとテールコードで挟ん
で、一般のＨＤＬＣフレームに割り込んで合成フレーム
として送信し、受信側では前記ヘッダコードと前記テー
ルコードで挟まれたデータを音声データとして抜き取
り、音声データの伝送中は、ＨＤＬＣデータの送信側お
よび受信側クロックを停止するものである。
【００１０】また、本発明のデータ通信装置は、送信側
は、音声データをシリアルデータに変換する手段と、シ
リアル音声データの前に、一般のＨＤＬＣデータに表わ
れないようなヘッダコードを付加し、該シリアル音声デ
ータの後にテールコードを付加する手段と、ＨＤＬＣデ
ータと、ヘッダコードとテールコードが付加された音声
データを切り替えて送信する手段と、音声データ送信中
はＨＤＬＣデータ送信手段の動作を停止させる手段を有
し、受信側は、前記ヘッダコードと前記テールコードを
検出する手段と、前記ヘッダコードと前記テールコード
で挟まれたデータを音声データとして取り込む手段と、
前記ヘッダコードの検出が開始されてから前記テールコ
ードが検出が終了するまではＨＤＬＣデータ受信手段の
動作を停止させる手段を有する。
は、音声データをシリアルデータに変換する手段と、シ
リアル音声データの前に、一般のＨＤＬＣデータに表わ
れないようなヘッダコードを付加し、該シリアル音声デ
ータの後にテールコードを付加する手段と、ＨＤＬＣデ
ータと、ヘッダコードとテールコードが付加された音声
データを切り替えて送信する手段と、音声データ送信中
はＨＤＬＣデータ送信手段の動作を停止させる手段を有
し、受信側は、前記ヘッダコードと前記テールコードを
検出する手段と、前記ヘッダコードと前記テールコード
で挟まれたデータを音声データとして取り込む手段と、
前記ヘッダコードの検出が開始されてから前記テールコ
ードが検出が終了するまではＨＤＬＣデータ受信手段の
動作を停止させる手段を有する。
【００１１】
【作用】請求項１と６の発明は、音声フレームの先頭に
ＨＤＬＣの信号パターン上に表われないようなユニーク
なヘッダコードを、また音声フレームの直後にテールコ
ードを付加することにより、ＨＤＬＣフレームの任意の
ビット位置に割り込んで送信することができ、音声フレ
ーム送信時の遅延が全く発生しない。
ＨＤＬＣの信号パターン上に表われないようなユニーク
なヘッダコードを、また音声フレームの直後にテールコ
ードを付加することにより、ＨＤＬＣフレームの任意の
ビット位置に割り込んで送信することができ、音声フレ
ーム送信時の遅延が全く発生しない。
【００１２】なお、ヘッダコードの次に音声データ長の
データを付加することにより、テールコードは不要とな
る。これは、請求項２，７の発明に対応している。ま
た、音声データが固定長の場合には音声データ長のデー
タも不要となる。これは、請求項３，８の発明に対応し
ている。請求項４，５に示すように、ヘッダコードとし
てＨＤＬＣの例外パターン“１１１１１１１０”を、テ
ールコードとしてフラグパターンＦと同じ“０１１１１
１１０”を用いることができる。
データを付加することにより、テールコードは不要とな
る。これは、請求項２，７の発明に対応している。ま
た、音声データが固定長の場合には音声データ長のデー
タも不要となる。これは、請求項３，８の発明に対応し
ている。請求項４，５に示すように、ヘッダコードとし
てＨＤＬＣの例外パターン“１１１１１１１０”を、テ
ールコードとしてフラグパターンＦと同じ“０１１１１
１１０”を用いることができる。
【００１３】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１４】図１は本発明の一実施例の音声データ通信
装置のブロック図である。
装置のブロック図である。
【００１５】送信側は、ＨＤＬＣデータを送出するＨＤ
ＬＣフレーム送信部１００と、音声データを送出する音
声フレーム送信部２００と、音声フレーム送信部２００
を制御する音声フレーム送信制御部３００と、ＨＤＬＣ
フレーム送信部１００からのＨＤＬＣフレーム１と音声
フレーム送信部２００からの音声フレーム３を切り替
え、合成フレーム２を出力するセレクタ２０６と、回線
クロック２１を生成するクロック発生部４００より構成
されている。
ＬＣフレーム送信部１００と、音声データを送出する音
声フレーム送信部２００と、音声フレーム送信部２００
を制御する音声フレーム送信制御部３００と、ＨＤＬＣ
フレーム送信部１００からのＨＤＬＣフレーム１と音声
フレーム送信部２００からの音声フレーム３を切り替
え、合成フレーム２を出力するセレクタ２０６と、回線
クロック２１を生成するクロック発生部４００より構成
されている。
【００１６】受信側は、合成フレーム２を受信するＨＤ
ＬＣフレーム受信部５００と、音声フレーム受信部６０
０と、受信フレームを分析し音声フレームとＨＤＬＣフ
レームを区別して、音声フレーム受信部６００を制御す
る音声フレーム受信制御部７００より構成されている。
ＬＣフレーム受信部５００と、音声フレーム受信部６０
０と、受信フレームを分析し音声フレームとＨＤＬＣフ
レームを区別して、音声フレーム受信部６００を制御す
る音声フレーム受信制御部７００より構成されている。
【００１７】送信側と受信側は中継回線にて接続され、
回線クロック２１と回線クロック２１に同期した合成フ
レーム２を中継する。
回線クロック２１と回線クロック２１に同期した合成フ
レーム２を中継する。
【００１８】図２はフレーム構成の例を示す図である。
【００１９】ＨＤＬＣフレーム１はフラグパターンＦと
アドレスパートＡとコントロール情報パートＣとＨＤＬ
ＣデータパートとエラーチェックブロックＦＣＳより構
成されている。音声フレーム３はヘッダコードＨと音声
データとテールコードＴより構成されている。
アドレスパートＡとコントロール情報パートＣとＨＤＬ
ＣデータパートとエラーチェックブロックＦＣＳより構
成されている。音声フレーム３はヘッダコードＨと音声
データとテールコードＴより構成されている。
【００２０】一般に、ＨＤＬＣは伝送路の透過性を保証
するために送出側で送出データの“１”が連続５ビット
続いた後に“０”を１ビット挿入する。受信側で受信デ
ータの“１”が連続５ビット続いた後の“０”を１ビッ
ト除去することになっている。例外として“０１１１１
１１０”のフラグパターンＦがあり、フラグパターンＦ
にてフレームの先頭の同期を取っている。
するために送出側で送出データの“１”が連続５ビット
続いた後に“０”を１ビット挿入する。受信側で受信デ
ータの“１”が連続５ビット続いた後の“０”を１ビッ
ト除去することになっている。例外として“０１１１１
１１０”のフラグパターンＦがあり、フラグパターンＦ
にてフレームの先頭の同期を取っている。
【００２１】音声フレームにおいても、フレームの先頭
の同期を取るためにヘッダコードＨをＨＤＬＣの例外パ
ターンとして“１１１１１１１０”とする。音声フレー
ムの最後はテールコードＴとしてフラグパターンＦと同
じ“０１１１１１１０”とする。
の同期を取るためにヘッダコードＨをＨＤＬＣの例外パ
ターンとして“１１１１１１１０”とする。音声フレー
ムの最後はテールコードＴとしてフラグパターンＦと同
じ“０１１１１１１０”とする。
【００２２】以上のフレーム構成により、ヘッダコード
ＨはＨＤＬＣフレーム１のいかなる場所においてもユニ
ークなコードとなるのでその確実な検出が可能になる。
そこで音声データをヘッダコードＨとテールコードＴで
挟み、音声フレーム３としＨＤＬＣフレーム１の中に割
り込むことにより、合成フレーム２が作られる。なお、
ヘッダコードＨはシリアルデータ上でユニークなコード
となるので音声フレーム３はＨＤＬＣフレーム１のフラ
グパターンＦ、アドレスパートＡ、コントロール情報パ
ートＣ、ＨＤＬＣデータパート、エラーチェックブロッ
クＦＣＳのいかなる場所にもビット単位にて割り込むこ
とができる。
ＨはＨＤＬＣフレーム１のいかなる場所においてもユニ
ークなコードとなるのでその確実な検出が可能になる。
そこで音声データをヘッダコードＨとテールコードＴで
挟み、音声フレーム３としＨＤＬＣフレーム１の中に割
り込むことにより、合成フレーム２が作られる。なお、
ヘッダコードＨはシリアルデータ上でユニークなコード
となるので音声フレーム３はＨＤＬＣフレーム１のフラ
グパターンＦ、アドレスパートＡ、コントロール情報パ
ートＣ、ＨＤＬＣデータパート、エラーチェックブロッ
クＦＣＳのいかなる場所にもビット単位にて割り込むこ
とができる。
【００２３】受信側においてヘッダコードＨを検出する
と音声データ受信中信号５をオンとし、次に、テールコ
ードＴを検出すれば音声データ受信中信号５をオフとす
る。音声データ受信中信号５がオンのときはＨＤＬＣフ
レーム受信部５００のクロックを停止することにより、
ＨＤＬＣフレーム受信部５００は音声フレームを除去す
ることができ、音声フレーム３にて分断されたＨＤＬＣ
フレームの前半６と後半７は連続したものとして処理さ
れる。
と音声データ受信中信号５をオンとし、次に、テールコ
ードＴを検出すれば音声データ受信中信号５をオフとす
る。音声データ受信中信号５がオンのときはＨＤＬＣフ
レーム受信部５００のクロックを停止することにより、
ＨＤＬＣフレーム受信部５００は音声フレームを除去す
ることができ、音声フレーム３にて分断されたＨＤＬＣ
フレームの前半６と後半７は連続したものとして処理さ
れる。
【００２４】図３は音声フレーム送信部２００の回路
図、図４は音声フレーム送信制御部３００の回路図、図
５は音声フレーム送信開始時のタイミングチャート、図
６は音声フレーム送信終了時のタイミングチャートであ
る。
図、図４は音声フレーム送信制御部３００の回路図、図
５は音声フレーム送信開始時のタイミングチャート、図
６は音声フレーム送信終了時のタイミングチャートであ
る。
【００２５】デュアルポートＲＡＭ２０１には音声デー
タがバイト単位であらかじめ記憶されている。アドレス
カウンタ２０２はアドレスカウント信号２５をカウント
し、デュアルポートＲＡＭ２０１にアドレス信号を出力
する。シフトレジスタ２０３は音声データロード信号２
７によりデュアルポートＲＡＭ２０１の出力音声データ
がロードされ、０挿入クロック信号３２によりシフト
し、シリアル変換された音声データ２８を出力する。０
挿入回路２０４は音声データ２８を入力し、“１”が５
ビット連続した後、“０”を１ビット挿入する。シフト
レジスタ２０５はヘッダテールロード信号２９によりヘ
ッダテール区別信号３５がヘッダを示しているときはヘ
ッダコード“１１１１１１１０”を、テールを示してい
るときはテールコード“０１１１１１１０”がロードさ
れる。セレクタ２０６は音声データ送信中信号２４がオ
フのときＨＤＬＣフレーム送出部１００からのＨＤＬＣ
フレーム１を選択し、音声データ送信中信号２４がオン
になると、シフトレジスタ２０５の出力３０を選択し出
力する。インバータ２０７は音声データ送信中信号２４
を反転する。ＡＮＤゲート２０８は、音声データ送信中
信号２４がオンになると、回線クロック信号２１である
ＨＤＬＣ送出部クロック信号３１を停止する。フリップ
フロップ３０１は音声スタート信号２２によりセットさ
れ、フリップフロップ３０２はそのＱ出力２３によりセ
ットされ、音声データ送信中信号２４をオンにする。微
分回路３０４，３０９は音声データ送信中信号２４がオ
ンになる変化を検出し、それぞれ音声データロード信号
２７、ヘッダテールロード信号２９を出力する。インバ
ータ３１１は音声データ送信中信号２４を反転する。１
／８分周カウンタ３０３は、０挿入用クロック信号３２
をカウントすることにより、送信される音声データのビ
ット数をカウントし、８ビットカウントする毎にその出
力を“１”にする。この信号はインバータ３１２で反転
されアドレスカウント信号２５になるとともに、微分回
路３０５でその立上がりが検出され、音声データロード
信号２７になる。なお、１／８分周カウンタ３０３は音
声データ送信中信号２４が“０”になるとリセットされ
る。１／ｎ分周カウンタ３０７は０挿入用クロック信号
３２をカウントすることにより、音声データの信号長を
カウントし、カウントアップすると音声終了信号３３を
発生する。この音声終了信号３３はインバータ３１３で
反転され、ヘッダテール区別信号３５となる。微分回路
３１０は音声終了信号３３の立上がりを検出し、オア回
路３０８を経てヘッダテールロード信号２９を出力す
る。シフトレジスタ３０６は，１／ｎ分周カウンタ３０
７のキャリオーバ出力を回線クロック信号２１により８
ビットシフトし、音声フレーム終了信号３４を出力し、
フリップフロップ３０２をリセットする。
タがバイト単位であらかじめ記憶されている。アドレス
カウンタ２０２はアドレスカウント信号２５をカウント
し、デュアルポートＲＡＭ２０１にアドレス信号を出力
する。シフトレジスタ２０３は音声データロード信号２
７によりデュアルポートＲＡＭ２０１の出力音声データ
がロードされ、０挿入クロック信号３２によりシフト
し、シリアル変換された音声データ２８を出力する。０
挿入回路２０４は音声データ２８を入力し、“１”が５
ビット連続した後、“０”を１ビット挿入する。シフト
レジスタ２０５はヘッダテールロード信号２９によりヘ
ッダテール区別信号３５がヘッダを示しているときはヘ
ッダコード“１１１１１１１０”を、テールを示してい
るときはテールコード“０１１１１１１０”がロードさ
れる。セレクタ２０６は音声データ送信中信号２４がオ
フのときＨＤＬＣフレーム送出部１００からのＨＤＬＣ
フレーム１を選択し、音声データ送信中信号２４がオン
になると、シフトレジスタ２０５の出力３０を選択し出
力する。インバータ２０７は音声データ送信中信号２４
を反転する。ＡＮＤゲート２０８は、音声データ送信中
信号２４がオンになると、回線クロック信号２１である
ＨＤＬＣ送出部クロック信号３１を停止する。フリップ
フロップ３０１は音声スタート信号２２によりセットさ
れ、フリップフロップ３０２はそのＱ出力２３によりセ
ットされ、音声データ送信中信号２４をオンにする。微
分回路３０４，３０９は音声データ送信中信号２４がオ
ンになる変化を検出し、それぞれ音声データロード信号
２７、ヘッダテールロード信号２９を出力する。インバ
ータ３１１は音声データ送信中信号２４を反転する。１
／８分周カウンタ３０３は、０挿入用クロック信号３２
をカウントすることにより、送信される音声データのビ
ット数をカウントし、８ビットカウントする毎にその出
力を“１”にする。この信号はインバータ３１２で反転
されアドレスカウント信号２５になるとともに、微分回
路３０５でその立上がりが検出され、音声データロード
信号２７になる。なお、１／８分周カウンタ３０３は音
声データ送信中信号２４が“０”になるとリセットされ
る。１／ｎ分周カウンタ３０７は０挿入用クロック信号
３２をカウントすることにより、音声データの信号長を
カウントし、カウントアップすると音声終了信号３３を
発生する。この音声終了信号３３はインバータ３１３で
反転され、ヘッダテール区別信号３５となる。微分回路
３１０は音声終了信号３３の立上がりを検出し、オア回
路３０８を経てヘッダテールロード信号２９を出力す
る。シフトレジスタ３０６は，１／ｎ分周カウンタ３０
７のキャリオーバ出力を回線クロック信号２１により８
ビットシフトし、音声フレーム終了信号３４を出力し、
フリップフロップ３０２をリセットする。
【００２６】次に、音声フレーム送信時の動作を図５、
図６のタイミングチャートを参照して説明する。
図６のタイミングチャートを参照して説明する。
【００２７】音声スタート信号２２が時刻ｔ1 に立上が
ると、音声スタート信号２２はフリップフロップ３０１
にて回線クロック信号２１に同期化され、フリップフロ
ップ３０２をセットし、時刻ｔ2 に音声データ送信中信
号２４がオンになる。音声データ送信中信号２４がオン
になる変化が微分回路３０９にて検出され、ヘッダテー
ルロード信号２９が作られ、シフトレジスタ２０５にヘ
ッダコード“１１１１１１１０”がロードされる。ま
た、音声データ送信中信号２４がオンになることにより
セレクタ２０６が切り替えられ、ＨＤＬＣフレーム送出
部１００からのＨＤＬＣフレーム１が中断され、セレク
タ２０６が音声データ側のシフトレジスタ２０５へ接続
されるとともに、音声データ中信号２４をインバータ２
０７で反転することによりＨＤＬＣ送出部クロック信号
３１をＡＮＤゲート２０８にて停止する。また、音声デ
ータ送信中信号２４がオンになることにより、時刻ｔ2
に微分回路３０４が音声データ送信中信号２４の変化を
検出し、音声データロード信号２７が作られ、シフトレ
ジスタ２０３にデュアルポートＲＡＭ２０１の最初の１
バイトがロードされる。
ると、音声スタート信号２２はフリップフロップ３０１
にて回線クロック信号２１に同期化され、フリップフロ
ップ３０２をセットし、時刻ｔ2 に音声データ送信中信
号２４がオンになる。音声データ送信中信号２４がオン
になる変化が微分回路３０９にて検出され、ヘッダテー
ルロード信号２９が作られ、シフトレジスタ２０５にヘ
ッダコード“１１１１１１１０”がロードされる。ま
た、音声データ送信中信号２４がオンになることにより
セレクタ２０６が切り替えられ、ＨＤＬＣフレーム送出
部１００からのＨＤＬＣフレーム１が中断され、セレク
タ２０６が音声データ側のシフトレジスタ２０５へ接続
されるとともに、音声データ中信号２４をインバータ２
０７で反転することによりＨＤＬＣ送出部クロック信号
３１をＡＮＤゲート２０８にて停止する。また、音声デ
ータ送信中信号２４がオンになることにより、時刻ｔ2
に微分回路３０４が音声データ送信中信号２４の変化を
検出し、音声データロード信号２７が作られ、シフトレ
ジスタ２０３にデュアルポートＲＡＭ２０１の最初の１
バイトがロードされる。
【００２８】回線クロック信号２１により、シフトレジ
スタ２０５および０挿入クロック信号３２によりシフト
レジスタ２０３がデータをシフトすることにより、ヘッ
ダコードＨが、続いてシリアル変換された音声データ２
８が音声フレーム３０として送出される。シリアル変換
された音声データ２８は０挿入回路２０４を通過するこ
とにより、“１”が５ビット連続した後に“０”が１ビ
ット挿入される。デュアルポートＲＡＭ２０１には音声
データがバイト単位で記憶されているので送信される音
声データのビット数を１／８分周カウンタ３０３にてカ
ウントし音声データ８ビット送信毎にアドレスカウント
信号２５をアドレスカウンタ２０２へ送ってアドレスカ
ウンタ２０２を更新するとともに、微分回路３０５を通
して音声データロード信号２７にて、デュアルポートＲ
ＡＭ２０１のデータをシフトレジスタ２０３へ１バイト
単位でロードする。図５のタイムチャートでは時刻ｔ3
にアドレスカウント信号２５が出力され、音声データロ
ード信号２７が出力される。
スタ２０５および０挿入クロック信号３２によりシフト
レジスタ２０３がデータをシフトすることにより、ヘッ
ダコードＨが、続いてシリアル変換された音声データ２
８が音声フレーム３０として送出される。シリアル変換
された音声データ２８は０挿入回路２０４を通過するこ
とにより、“１”が５ビット連続した後に“０”が１ビ
ット挿入される。デュアルポートＲＡＭ２０１には音声
データがバイト単位で記憶されているので送信される音
声データのビット数を１／８分周カウンタ３０３にてカ
ウントし音声データ８ビット送信毎にアドレスカウント
信号２５をアドレスカウンタ２０２へ送ってアドレスカ
ウンタ２０２を更新するとともに、微分回路３０５を通
して音声データロード信号２７にて、デュアルポートＲ
ＡＭ２０１のデータをシフトレジスタ２０３へ１バイト
単位でロードする。図５のタイムチャートでは時刻ｔ3
にアドレスカウント信号２５が出力され、音声データロ
ード信号２７が出力される。
【００２９】音声データの信号長を１／ｎ分周カウンタ
３０７にてカウントし、カウントアップすると時刻ｔ4
に音声終了信号３３が発生し、微分回路３１０にてヘッ
ダテールロード信号２９が作成され、シフトレジスタ２
０５にテールコード“０１１１１１１０”がロードされ
る。シフトレジスタ２０５にロードされるコードはヘッ
ダコード“１１１１１１１０”またはテールコード“０
１１１１１１０”であるが、この２つのコードはＭＳＢ
の１ビットのみが異なるので、音声終了信号３３が出て
いるときにヘッダテール区別信号３５を“０”とし、こ
のＭＳＢビットを“０”としてシフトレジスタ２０５に
テールコードをロードする。テールコードをシフトレジ
スタ２０５へロードした後、回線クロック信号２１にて
８ビットの時刻が経過したことを、すなわちテールコー
ドが送出し終ったことをシフトレジスタ３０６にてタイ
ミングをとって、時刻ｔ5 に音声フレーム終了信号３４
にてフリップフロップ３０２をリセットして、音声デー
タ送信中信号２４をオフとする。音声データ送信中信号
２４がオフになることにより、セレクタ２０６を切り戻
して送信フレームにＨＤＬＣフレーム送信部１００のＨ
ＤＬＣフレーム１を出すようにするとともに、ＨＤＬＣ
フレーム送信部１００へのクロック信号３１の供給を再
開する。
３０７にてカウントし、カウントアップすると時刻ｔ4
に音声終了信号３３が発生し、微分回路３１０にてヘッ
ダテールロード信号２９が作成され、シフトレジスタ２
０５にテールコード“０１１１１１１０”がロードされ
る。シフトレジスタ２０５にロードされるコードはヘッ
ダコード“１１１１１１１０”またはテールコード“０
１１１１１１０”であるが、この２つのコードはＭＳＢ
の１ビットのみが異なるので、音声終了信号３３が出て
いるときにヘッダテール区別信号３５を“０”とし、こ
のＭＳＢビットを“０”としてシフトレジスタ２０５に
テールコードをロードする。テールコードをシフトレジ
スタ２０５へロードした後、回線クロック信号２１にて
８ビットの時刻が経過したことを、すなわちテールコー
ドが送出し終ったことをシフトレジスタ３０６にてタイ
ミングをとって、時刻ｔ5 に音声フレーム終了信号３４
にてフリップフロップ３０２をリセットして、音声デー
タ送信中信号２４をオフとする。音声データ送信中信号
２４がオフになることにより、セレクタ２０６を切り戻
して送信フレームにＨＤＬＣフレーム送信部１００のＨ
ＤＬＣフレーム１を出すようにするとともに、ＨＤＬＣ
フレーム送信部１００へのクロック信号３１の供給を再
開する。
【００３０】以上がＨＤＬＣフレーム１に音声フレーム
３が割り込んで送信される動作である。
３が割り込んで送信される動作である。
【００３１】図７は音声フレーム受信部６００の回路
図、図８は音声フレーム受信制御部７００の回路図、図
９は音声フレーム受信開始時のタイミングチャート、図
１０は音声フレーム受信終了時のタイミングチャートで
ある。
図、図８は音声フレーム受信制御部７００の回路図、図
９は音声フレーム受信開始時のタイミングチャート、図
１０は音声フレーム受信終了時のタイミングチャートで
ある。
【００３２】シフトレジスタ６０１は受信した受信フレ
ーム信号６２を回線クロック信号６１により取り込む。
比較回路６０２はシフトレジスタ６０１のパラレル出力
をヘッダコード“１１１１１１１０”およびテールコー
ド“０１１１１１１０”と比較し、ヘッダコードと一致
すればヘッダコード検出信号６４を、テールコードと一
致すればテール検出信号７０をそれぞれオンにする。イ
ンバータ６０９は回線クロック信号６１を反転する。イ
ンバータ６０７は音声データ受信中信号６５を反転す
る。ＡＮＤゲート６０８は回線クロック信号６１の反転
信号と音声データ受信中信号６５の反転信号を入力し、
音声データ受信中信号６５が“０”になると、ＨＤＬＣ
受信部クロック信号６６として反転した回線クロック信
号６１を出力する。０除去回路６０３はシフトレジスタ
６０１の出力のうち“１”が連続５ビット続いた後の
“０”の１ビットを除去し、０除去クロック信号７２を
出力するとともに、“０”を除いたコードをシフトレジ
スタ６０４に出力する。シフトレジスタ６０４は０除去
されたシフトレジスタ６０１の出力を８ビットのパラレ
ルデータに変換する。デュアルポートＲＡＭ６０６には
シフトレジスタ６０４の８ビットのパラレルデータがＲ
ＡＭライト信号６９により書き込まれる。アドレスカウ
ンタ６０５はアドレスカウント信号６８をカウントし、
デュアルポートＲＡＭ６０６のアドレスを発生する。
ーム信号６２を回線クロック信号６１により取り込む。
比較回路６０２はシフトレジスタ６０１のパラレル出力
をヘッダコード“１１１１１１１０”およびテールコー
ド“０１１１１１１０”と比較し、ヘッダコードと一致
すればヘッダコード検出信号６４を、テールコードと一
致すればテール検出信号７０をそれぞれオンにする。イ
ンバータ６０９は回線クロック信号６１を反転する。イ
ンバータ６０７は音声データ受信中信号６５を反転す
る。ＡＮＤゲート６０８は回線クロック信号６１の反転
信号と音声データ受信中信号６５の反転信号を入力し、
音声データ受信中信号６５が“０”になると、ＨＤＬＣ
受信部クロック信号６６として反転した回線クロック信
号６１を出力する。０除去回路６０３はシフトレジスタ
６０１の出力のうち“１”が連続５ビット続いた後の
“０”の１ビットを除去し、０除去クロック信号７２を
出力するとともに、“０”を除いたコードをシフトレジ
スタ６０４に出力する。シフトレジスタ６０４は０除去
されたシフトレジスタ６０１の出力を８ビットのパラレ
ルデータに変換する。デュアルポートＲＡＭ６０６には
シフトレジスタ６０４の８ビットのパラレルデータがＲ
ＡＭライト信号６９により書き込まれる。アドレスカウ
ンタ６０５はアドレスカウント信号６８をカウントし、
デュアルポートＲＡＭ６０６のアドレスを発生する。
【００３３】フリップフロップ７０２はヘッダ検出信号
６４によりセットされ、音声データ受信中信号６５を出
力する。インバータ７０３は音声データ受信中信号６５
を反転する。１／８分周カウンタ７０４はインバータ７
０３の出力が“０”になることによりリセットが解除さ
れ、０除去クロック信号７２をカウントし、音声データ
の８ビット取り込み毎にカウンタ出力信号６７を出力す
る。インバータ７０５はカウンタ出力信号６７を反転
し、“１”のアドレスカウント信号６８を出力する。微
分回路７０６はアドレスカウント信号６８の立上がりを
検出し、ＲＡＭライト信号６９を出力する。インバータ
７０７は回線クロック信号６１を反転する。シフトレジ
スタ７０１は回転クロック信号６１の反転信号によりテ
ール検出信号７０を８ビット分シフトして（遅延して）
テール検出信号７１として出力し、フリップフロップ７
０２をリセットする。
６４によりセットされ、音声データ受信中信号６５を出
力する。インバータ７０３は音声データ受信中信号６５
を反転する。１／８分周カウンタ７０４はインバータ７
０３の出力が“０”になることによりリセットが解除さ
れ、０除去クロック信号７２をカウントし、音声データ
の８ビット取り込み毎にカウンタ出力信号６７を出力す
る。インバータ７０５はカウンタ出力信号６７を反転
し、“１”のアドレスカウント信号６８を出力する。微
分回路７０６はアドレスカウント信号６８の立上がりを
検出し、ＲＡＭライト信号６９を出力する。インバータ
７０７は回線クロック信号６１を反転する。シフトレジ
スタ７０１は回転クロック信号６１の反転信号によりテ
ール検出信号７０を８ビット分シフトして（遅延して）
テール検出信号７１として出力し、フリップフロップ７
０２をリセットする。
【００３４】次に、音声フレーム受信動作を図９、図１
０のタイミングチャートを参照して説明する。
０のタイミングチャートを参照して説明する。
【００３５】受信した受信フレーム信号６２はシフトレ
ジスタ６０１に回線クロック信号６１により取り込まれ
る。シフトレジスタ６０１にてパラレルになった信号は
比較回路６０２にて比較され、時刻ｔ6 にヘッダコード
“１１１１１１１０”が検出されると、ヘッダ検出信号
６４がオンする。ヘッダ検出信号６４にてフリップフロ
ップ７０２がセットされ音声データ受信中信号６５がオ
ンする。音声データ受信中信号６５がオンとなることに
よりＡＮＤゲート６０８にてＨＤＬＣフレーム受信部５
００へのクロック信号６６が停止され、ＨＤＬＣフレー
ム受信部５００で音声フレーム３が取り込まれない。ま
た、１／８分周のカウンタ７０４のリセットが解除され
ることにより１／８分周カウンタ７０４がカウントを開
始し、音声データの８ビット取り込み毎にカウンタ出力
信号６７を出しアドレスカウント信号６８にてデュアル
ポートＲＡＭ６０６のアドレスを示すアドレスカウンタ
６０５を更新するとともに微分回路７０６にてデュアル
ポートＲＡＭ６０６のＲＡＭライト信号６９を作る。図
９では時刻ｔ7 にカウンタ出力信号６７が出力され、ア
ドレスカウント信号６８、ＲＡＭライト信号６９が出力
されている。受信した音声データはシフトレジスタ６０
１、０除去回路６０３およびシフトレジスタ６０４を通
して８ビットのパラレルデータに変換され、デュアルポ
ートＲＡＭ６０６にバイト単位で書き込まれて行く。時
刻ｔ8 に比較回路６０２にてテールコード“０１１１１
１１０”が検出されると、テール検出信号７０が出力さ
れて、シフトレジスタ７０１に入力される。シフトレジ
スタ７０１は回線クロック信号６１で８ビット分の時刻
を遅延させるもので、時刻ｔ9 の遅延後のテール検出信
号７１にてフリップフロップ７０２がリセットされ、音
声データ受信中信号６５がオフされる。音声データ受信
中信号６５がオフになることにより１／８分周カウンタ
７０４がリセットされＲＡＭライト信号６９が出ないよ
うにするとともにＡＮＤゲート６０８を開いてＨＤＬＣ
フレーム受信部５００へのクロック信号６６の供給が再
開される。ＨＤＬＣフレーム受信部５００への受信フレ
ームはシフトレジスタ６０１にて回線クロック信号６１
の８ビット分遅延させることにより、ヘッダコードの検
出時間中にヘッダコードがＨＤＬＣフレーム受信部５０
０に取り込まれるのを防止している。
ジスタ６０１に回線クロック信号６１により取り込まれ
る。シフトレジスタ６０１にてパラレルになった信号は
比較回路６０２にて比較され、時刻ｔ6 にヘッダコード
“１１１１１１１０”が検出されると、ヘッダ検出信号
６４がオンする。ヘッダ検出信号６４にてフリップフロ
ップ７０２がセットされ音声データ受信中信号６５がオ
ンする。音声データ受信中信号６５がオンとなることに
よりＡＮＤゲート６０８にてＨＤＬＣフレーム受信部５
００へのクロック信号６６が停止され、ＨＤＬＣフレー
ム受信部５００で音声フレーム３が取り込まれない。ま
た、１／８分周のカウンタ７０４のリセットが解除され
ることにより１／８分周カウンタ７０４がカウントを開
始し、音声データの８ビット取り込み毎にカウンタ出力
信号６７を出しアドレスカウント信号６８にてデュアル
ポートＲＡＭ６０６のアドレスを示すアドレスカウンタ
６０５を更新するとともに微分回路７０６にてデュアル
ポートＲＡＭ６０６のＲＡＭライト信号６９を作る。図
９では時刻ｔ7 にカウンタ出力信号６７が出力され、ア
ドレスカウント信号６８、ＲＡＭライト信号６９が出力
されている。受信した音声データはシフトレジスタ６０
１、０除去回路６０３およびシフトレジスタ６０４を通
して８ビットのパラレルデータに変換され、デュアルポ
ートＲＡＭ６０６にバイト単位で書き込まれて行く。時
刻ｔ8 に比較回路６０２にてテールコード“０１１１１
１１０”が検出されると、テール検出信号７０が出力さ
れて、シフトレジスタ７０１に入力される。シフトレジ
スタ７０１は回線クロック信号６１で８ビット分の時刻
を遅延させるもので、時刻ｔ9 の遅延後のテール検出信
号７１にてフリップフロップ７０２がリセットされ、音
声データ受信中信号６５がオフされる。音声データ受信
中信号６５がオフになることにより１／８分周カウンタ
７０４がリセットされＲＡＭライト信号６９が出ないよ
うにするとともにＡＮＤゲート６０８を開いてＨＤＬＣ
フレーム受信部５００へのクロック信号６６の供給が再
開される。ＨＤＬＣフレーム受信部５００への受信フレ
ームはシフトレジスタ６０１にて回線クロック信号６１
の８ビット分遅延させることにより、ヘッダコードの検
出時間中にヘッダコードがＨＤＬＣフレーム受信部５０
０に取り込まれるのを防止している。
【００３６】図１１は図３中の０挿入回路２０４の回路
図、図１２はその動作を示すタイミングチャートであ
る。
図、図１２はその動作を示すタイミングチャートであ
る。
【００３７】０挿入回路２０４はシフトレジスタ２０３
の出力データである音声データ２８を回線クロック信号
２１によりシリアル入力し、５ビット分パラレル変換す
るシフトレジスタ２０４−１と、シフトレジスタ２０４
−１のパラレル出力を“１１１１１”のコードと比較
し、一致すると検出信号３８を出力する比較回路２０４
−２と、検出信号３８を反転するインバータ２０４−３
と、比較回路２０４−２から検出信号３８が出力される
まではシフトレジスタ２０３から出力された音声データ
２８を通過させシフトレジスタ２０４−１に入力すると
ともに、データ出力３７として出力するＡＮＤゲート２
０４−４と、回線クロック信号２１を反転するインバー
タ２０４−６と、インバータ２０４−３の出力とインバ
ータ２０４−６の出力を入力し、０挿入クロック信号３
２をシフトレジスタ２０３に出力するＮＡＮＤゲート２
０４−５で構成されている。
の出力データである音声データ２８を回線クロック信号
２１によりシリアル入力し、５ビット分パラレル変換す
るシフトレジスタ２０４−１と、シフトレジスタ２０４
−１のパラレル出力を“１１１１１”のコードと比較
し、一致すると検出信号３８を出力する比較回路２０４
−２と、検出信号３８を反転するインバータ２０４−３
と、比較回路２０４−２から検出信号３８が出力される
まではシフトレジスタ２０３から出力された音声データ
２８を通過させシフトレジスタ２０４−１に入力すると
ともに、データ出力３７として出力するＡＮＤゲート２
０４−４と、回線クロック信号２１を反転するインバー
タ２０４−６と、インバータ２０４−３の出力とインバ
ータ２０４−６の出力を入力し、０挿入クロック信号３
２をシフトレジスタ２０３に出力するＮＡＮＤゲート２
０４−５で構成されている。
【００３８】シフトレジスタ２０３の出力データ２８は
シフトレジスタ２０４−１にて５ビット分パラレルに変
換される。比較回路２０４−２にて時刻ｔ10に“１１１
１１”のコードが検出されると、検出信号３８が出力さ
れる。この信号３８にてデータ出力３７を強制的に１ビ
ットのみ“０”にされるとともにＮＡＮＤゲート２０４
−５が閉じて前段のシフトレジスタ２０３のシフト用ク
ロック３２が１ビット停止することにより、通過するシ
リアルデータに１ビットの“０”を挿入することができ
る。
シフトレジスタ２０４−１にて５ビット分パラレルに変
換される。比較回路２０４−２にて時刻ｔ10に“１１１
１１”のコードが検出されると、検出信号３８が出力さ
れる。この信号３８にてデータ出力３７を強制的に１ビ
ットのみ“０”にされるとともにＮＡＮＤゲート２０４
−５が閉じて前段のシフトレジスタ２０３のシフト用ク
ロック３２が１ビット停止することにより、通過するシ
リアルデータに１ビットの“０”を挿入することができ
る。
【００３９】図１３は図７中の０除去回路６０３の回路
図、図１４はその動作を示すタイミングチャートであ
る。
図、図１４はその動作を示すタイミングチャートであ
る。
【００４０】０除去回路６０３は、回線クロック信号６
１を反転するインバータ６０３−５と、シフトレジスタ
６０１の出力であるＨＤＬＣ受信フレーム６３を取り込
み、５ビット分をパラレル変換して出力するシフトレジ
スタ６０３−１と、シフトレジスタ６０３−１のパラレ
ル出力を“１１１１１”のコードと比較し、一致すると
検出信号７３を“１”にする比較回路６０３−２と、検
出信号７３を反転するインバータ６０３−３と、回線ク
ロック信号６１とインバータ６０３−３の出力を入力
し、検出信号７３が“１”になると、０除去クロック信
号７２を“１”に固定するＮＡＮＤゲート６０３−４で
構成されている。
１を反転するインバータ６０３−５と、シフトレジスタ
６０１の出力であるＨＤＬＣ受信フレーム６３を取り込
み、５ビット分をパラレル変換して出力するシフトレジ
スタ６０３−１と、シフトレジスタ６０３−１のパラレ
ル出力を“１１１１１”のコードと比較し、一致すると
検出信号７３を“１”にする比較回路６０３−２と、検
出信号７３を反転するインバータ６０３−３と、回線ク
ロック信号６１とインバータ６０３−３の出力を入力
し、検出信号７３が“１”になると、０除去クロック信
号７２を“１”に固定するＮＡＮＤゲート６０３−４で
構成されている。
【００４１】シフトレジスタ６０１から出力されたシリ
アルデータはシフトレジスタ６０３−１に取り込まれた
後５ビット分がパラレル変換されて比較回路６０３−２
に出力される。時刻ｔ11に比較回路６０３−２にて“１
１１１１”のコードが検出されると、検出信号７３が
“１”になる。この信号７３にてＮＡＮＤゲート６０３
−４が閉じられてシフトレジスタ６０４のシフトクロッ
クを１ビット停止することにより、シフトレジスタ６０
４には“１１１１１”コードの後の“０”の１ビットが
取り込まれなくなり、０除去ができる。
アルデータはシフトレジスタ６０３−１に取り込まれた
後５ビット分がパラレル変換されて比較回路６０３−２
に出力される。時刻ｔ11に比較回路６０３−２にて“１
１１１１”のコードが検出されると、検出信号７３が
“１”になる。この信号７３にてＮＡＮＤゲート６０３
−４が閉じられてシフトレジスタ６０４のシフトクロッ
クを１ビット停止することにより、シフトレジスタ６０
４には“１１１１１”コードの後の“０”の１ビットが
取り込まれなくなり、０除去ができる。
【００４２】通常のデータ通信装置は送信部分と受信部
分を備えている。送信部分と受信部分を１つのプロセッ
サにて制御する場合、本発明の実施例に出てくる音声フ
レーム送信部２００のデュアルポートＲＡＭ２０１およ
び音声フレーム受信部６００のデュアルポートＲＡＭ６
０６を１つのＲＡＭとし、プロセッサ側ポート、音声フ
レーム送信側ポートおよび音声フレーム受信側ポートを
もった３ポートＲＡＭとし音声フレーム受信中信号がオ
ンからオフに変化したときにプロセッサに割り込みをか
けて受信処理をすることができる。
分を備えている。送信部分と受信部分を１つのプロセッ
サにて制御する場合、本発明の実施例に出てくる音声フ
レーム送信部２００のデュアルポートＲＡＭ２０１およ
び音声フレーム受信部６００のデュアルポートＲＡＭ６
０６を１つのＲＡＭとし、プロセッサ側ポート、音声フ
レーム送信側ポートおよび音声フレーム受信側ポートを
もった３ポートＲＡＭとし音声フレーム受信中信号がオ
ンからオフに変化したときにプロセッサに割り込みをか
けて受信処理をすることができる。
【００４３】図１５は音声フレームの他の例を示す図で
ある。
ある。
【００４４】音声フレーム３−１（図１５(１)）におけ
るヘッダコードＨはＨＤＬＣの例外パターンとして“１
１１１１１１０”とする。ヘッダコードの次に音声デー
タ長をバイト数で表わした信号長Ｌを付加する。受信側
においてはヘッダコードＨを検出したときに音声フレー
ム受信中信号５をオンとし、続いて信号長Ｌを読み取り
カウンタにセットする。音声データを８ビット受信毎に
カウンタを減算し、カウント値が０になったときに音声
フレーム受信中信号５をオフとして音声フレーム３−１
の受信を完了する。この例では音声データに０挿入およ
び０除去を行なう必要はない。音声フレーム３−２（図
１５(２)）は音声データ長が固定の場合で、音声フレー
ム３−１における信号長Ｌは不要になる。
るヘッダコードＨはＨＤＬＣの例外パターンとして“１
１１１１１１０”とする。ヘッダコードの次に音声デー
タ長をバイト数で表わした信号長Ｌを付加する。受信側
においてはヘッダコードＨを検出したときに音声フレー
ム受信中信号５をオンとし、続いて信号長Ｌを読み取り
カウンタにセットする。音声データを８ビット受信毎に
カウンタを減算し、カウント値が０になったときに音声
フレーム受信中信号５をオフとして音声フレーム３−１
の受信を完了する。この例では音声データに０挿入およ
び０除去を行なう必要はない。音声フレーム３−２（図
１５(２)）は音声データ長が固定の場合で、音声フレー
ム３−１における信号長Ｌは不要になる。
【００４５】
【発明の効果】以上説明したように本発明は、音声フレ
ームの先頭にＨＤＬＣの信号パターン上に表われないよ
うなユニークなヘッダコードを付加することにより、Ｈ
ＤＬＣフレームの任意のビット位置に割り込んで送信す
ることができ、音声フレーム送信時の遅延が全く発生し
ないという効果を有する。
ームの先頭にＨＤＬＣの信号パターン上に表われないよ
うなユニークなヘッダコードを付加することにより、Ｈ
ＤＬＣフレームの任意のビット位置に割り込んで送信す
ることができ、音声フレーム送信時の遅延が全く発生し
ないという効果を有する。
【図１】本発明の一実施例のデータ通信装置のブロック
図である。
図である。
【図２】信号のフレーム構成図である。
【図３】図１に示した音声フレーム送信部２００の回路
図である。
図である。
【図４】図１に示した音声フレーム送信制御部３００の
回路図である。
回路図である。
【図５】図３、図４に示した回路の音声フレーム送信開
始時のタイミングチャートである。
始時のタイミングチャートである。
【図６】図３、図４に示した回路の音声フレーム送信終
了時のタイミングチャートである。
了時のタイミングチャートである。
【図７】図１に示した音声フレーム受信部６００の回路
図である。
図である。
【図８】図１に示した音声フレーム受信制御部７００の
回路図である。
回路図である。
【図９】図７、図８に示した回路の音声フレーム受信開
始時のタイミングチャートである。
始時のタイミングチャートである。
【図１０】図７、図８に示した回路の音声フレーム受信
終了時のタイミングチャートである。
終了時のタイミングチャートである。
【図１１】図３に示した０挿入回路２０４の回路図であ
る。
る。
【図１２】図１１に示した０挿入回路２０４のタイミン
グチャートである。
グチャートである。
【図１３】図７に示した０除去回路６０３の回路図であ
る。
る。
【図１４】図１３に示した０除去回路６０３のタイミン
グチャートである。
グチャートである。
【図１５】音声フレームの他のフレーム構成図である。
【図１６】従来のデータ通信装置の構成図である。
【図１７】図１６の従来のデータ通信装置のフレーム構
成図である。
成図である。
１ ＨＤＬＣフレーム ２ 合成フレーム ３ 音声フレーム ４ ＨＤＬＣ用クロック ５ 音声フレーム送信中または受信中信号 ６ 分割されたＨＤＬＣフレーム前半 ７ 分割されたＨＤＬＣフレーム後半 ２１ 回線クロック信号 ２２ 音声スタート信号 ２３ 音声スタート信号 ２４ 音声データ送信中信号 ２５ アドレスカウント信号 ２６ 音声データロード信号 ２７ 音声データロード信号 ２８ 音声データ ２９ ヘッダテールロード信号 ３０ 音声フレーム ３１ ＨＤＬＣ送信部クロック信号 ３２ ０挿入クロック信号 ３３ 音声終了信号 ３４ 音声フレーム終了信号 ３５ ヘッダテール区別信号 ３６ 音声データ ６１ 回線クロック信号 ６２ 受信フレーム信号 ６３ ＨＤＬＣ受信フレーム ６４ ヘッダ検出信号 ６５ 音声データ受信中信号 ６６ ＨＤＬＣ受信部クロック信号 ６７ カウンタ出力信号 ６８ アドレスカウント信号 ６９ ＲＡＭライト信号 ７０ テール検出信号 ７１ テール検出信号 ７２ ０除去クロック信号 ７３ 検出信号 ７４ ０除去された信号 １００ ＨＤＬＣフレーム送信部 ２００ 音声フレーム送信部 ２０１ デュアルポートＲＡＭ ２０２ アドレスカウンタ ２０３ シフトレジスタ ２０４ ０挿入回路 ２０４−１ シフトレジスタ ２０４−２ 比較回路 ２０４−３ インバータ ２０４−４ ＡＮＤゲート ２０４−５ ＮＡＮＤゲート ２０４−６ インバータ ２０５ シフトレジスタ ２０６ セレクタ ２０７ インバータ ２０８ ＡＮＤゲート ３００ 音声フレーム送信制御部 ３０１ フリップフロップ ３０２ フリップフロップ ３０３ １／８分周カンタ ３０４ 微分回路 ３０５ 微分回路 ３０６ シフトレジスタ ３０７ １／ｎ分周カウンタ ３０８ ＯＲゲート ３０９ 微分回路 ３１０ 微分回路 ３１１ インバータ ４００ クロック発生部 ５００ ＨＤＬＣフレーム受信部 ６００ 音声フレーム受信部 ６０１ シフトレジスタ ６０２ 比較回路 ６０３ ０除去回路 ６０３−１ シフトレジスタ ６０３−２ 比較回路 ６０３−３ インバータ ６０３−４ ＮＡＮＤゲート ６０４ シフトレジスタ ６０５ アドレスカウンタ ６０６ デュアルポートＲＡＭ ６０７ インバータ ６０８ ＡＮＤゲート ６０９ インバータ ７００ 音声フレーム受信制御部 ７０１ シフトレジスタ ７０２ フリップフロップ ７０３ インバータ ７０４ １／８分周カウンタ ７０５ インバータ ７０６ 微分回路 ７０７ インバータ
Claims (8)
- 【請求項１】 ＨＤＬＣデータと音声データを送受信す
るデータ通信方法において、 音声データを、一般のＨＤＬＣデータには表われないよ
うなヘッダコードとテールコードで挟んで、一般のＨＤ
ＬＣフレームに割り込んで合成フレームとして送信し、 受信側では前記ヘッダコードと前記テールコードで挟ま
れたデータを音声データとして抜き取り、 前記音声データの伝送中は、ＨＤＬＣデータの送信側お
よび受信側クロックを停止することを特徴とするデータ
通信方法。 - 【請求項２】 ＨＤＬＣデータと音声データを送受信す
るデータ通信方法において、 音声データの前に、一般のＨＤＬＣデータに表われない
ようなヘッダコードと、該音声データの長さを示す信号
を付し、一般のＨＤＬＣフレームに割り込んで合成フレ
ームとして送信し、 受信側には、前記ヘッダコードと音声データ長信号の信
号に続く該音声データ長のデータを音声データとして抜
き取り、 前記音声データの伝送中は、ＨＤＬＣデータの送信側お
よび受信側クロックを停止することを特徴とするデータ
通信方法。 - 【請求項３】 ＨＤＬＣデータと固定長の音声データを
送受信するデータ通信方法において、 音声データの前に、一般のＨＤＬＣデータに表われない
ようなヘッダコードを付し、一般のＨＤＬＣフレームに
割り込んで合成フレームとして送信し、 受信側では、前記ヘッダコードに続く前記固定長のデー
タを音声データとして抜き取り、 前記音声データの伝送中は、ＨＤＬＣデータの送信側お
よび受信側クロックを停止することを特徴とするデータ
通信方法。 - 【請求項４】 前記ヘッダコードが“１１１１１１１
０”である、請求項１から３のいずれか１項記載のデー
タ通信方法。 - 【請求項５】 前記テールコードが“０１１１１１１
０”である、請求項１記載のデータ通信方法。 - 【請求項６】 ＨＤＬＣの一般データと音声データを送
受信するデータ通信装置において、 送信側は、音声データをシリアルデータに変換する手段
と、シリアル音声データの前に、一般のＨＤＬＣデータ
に表われないようなヘッダコードを付加し、該シリアル
音声データの後にテールコードを付加する手段と、ＨＤ
ＬＣデータと、ヘッダコードとテールコードが付加され
た音声データを切り替えて送信する手段と、音声データ
送信中はＨＤＬＣデータ送信手段の動作を停止させる手
段を有し、 受信側では、前記ヘッダコードと前記テールコードを検
出する手段と、前記ヘッダコードと前記テールコードで
挟まれたデータを音声データとして取り込む手段と、前
記ヘッダコードの検出が開始されてから前記テールコー
ドの検出が終了するまではＨＤＬＣデータ受信手段の動
作を停止させる手段を有することを特徴とするデータ通
信装置。 - 【請求項７】 ＨＤＬＣの一般データと音声データを送
受信するデータ通信装置において、 送信側は、音声データをシリアルデータに変換する手段
と、シリアル音声データの前に、一般のＨＤＬＣデータ
に表われないようなヘッダコードと該音声データのデー
タ長を示す信号を付加する手段と、ＨＤＬＣデータと、
ヘッダコードとデータ長信号が付加された音声データを
切り替えて送信する手段と、音声データ送信中はＨＤＬ
Ｃデータ送信手段の動作を停止させる手段を有し、 受信側では、前記ヘッダコードと前記データ長信号を検
出する手段と、前記データ長信号に続く該データ長のデ
ータを音声データとして取り込む手段と、前記ヘッダコ
ードの検出が開始されてから音声データの取り込みが完
了するまではＨＤＬＣデータ受信手段の動作を停止させ
る手段を有することを特徴とするデータ通信装置。 - 【請求項８】 ＨＤＬＣの一般データと固定長の音声デ
ータを送受信するデータ通信装置において、 送信側は、音声データをシリアルデータに変換する手段
と、シリアル音声データの前に、一般のＨＤＬＣデータ
に表われないようなヘッダコードを付加する手段と、Ｈ
ＤＬＣデータと、ヘッダコードが付加された音声データ
を切り替えて送信する手段と、音声データ送信中はＨＤ
ＬＣデータ送信手段の動作を停止させる手段を有し、 受信側では、前記ヘッダコードを検出する手段と、前記
ヘッダコードに続く前記固定長のデータを音声データと
して取り込む手段と、前記ヘッダコードの検出が開始さ
れてから前記音声データの取り込みが終了するまではＨ
ＤＬＣデータ受信手段の動作を停止させる手段を有する
ことを特徴とするデータ通信装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6043422A JP2748851B2 (ja) | 1994-03-15 | 1994-03-15 | データ通信方法および装置 |
| SE9500824A SE516580C2 (sv) | 1994-03-15 | 1995-03-07 | Sätt och anordning för datakommunikation |
| US08/404,271 US5521921A (en) | 1994-03-15 | 1995-03-14 | Data communications method and apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6043422A JP2748851B2 (ja) | 1994-03-15 | 1994-03-15 | データ通信方法および装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07254917A JPH07254917A (ja) | 1995-10-03 |
| JP2748851B2 true JP2748851B2 (ja) | 1998-05-13 |
Family
ID=12663270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6043422A Expired - Fee Related JP2748851B2 (ja) | 1994-03-15 | 1994-03-15 | データ通信方法および装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5521921A (ja) |
| JP (1) | JP2748851B2 (ja) |
| SE (1) | SE516580C2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5679379A (en) * | 1995-01-09 | 1997-10-21 | Fabbricante; Anthony S. | Disposable extrusion apparatus with pressure balancing modular die units for the production of nonwoven webs |
| US6304550B1 (en) | 1996-01-17 | 2001-10-16 | Alcatel Usa, Inc. | System and method for broadcast control of a data transmission system |
| US5825776A (en) * | 1996-02-27 | 1998-10-20 | Ericsson Inc. | Circuitry and method for transmitting voice and data signals upon a wireless communication channel |
| US6373884B1 (en) * | 1997-03-11 | 2002-04-16 | Motorola, Inc. | Method and apparatus for transmitting data |
| US6529528B1 (en) | 1997-06-27 | 2003-03-04 | Samsung Electronics Co., Ltd. | Multimedia multiplexing method |
| KR100379407B1 (ko) * | 1998-06-22 | 2003-05-17 | 엘지전자 주식회사 | 음성 또는 저속/고속 데이터 송수신용 이동통신 시스템 |
| US7308561B2 (en) * | 2003-12-12 | 2007-12-11 | Alcatel Lucent | Fast, scalable pattern-matching engine |
| DE102017106185A1 (de) | 2017-03-22 | 2018-09-27 | Fujitsu Technology Solutions Intellectual Property Gmbh | Verfahren zum Verarbeiten von Bussignalen eines Datenbusses und Schaltungsanordnung zum Verarbeiten von Bussignalen eines Datenbusses |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4312065A (en) * | 1978-06-02 | 1982-01-19 | Texas Instruments Incorporated | Transparent intelligent network for data and voice |
| US4317197A (en) * | 1978-06-02 | 1982-02-23 | Texas Instruments Incorporated | Transparent intelligent network for data and voice |
| US4334306A (en) * | 1978-06-02 | 1982-06-08 | Texas Instruments Incorporated | Transparent intelligent network for data and voice |
| JPS58173943A (ja) * | 1982-04-05 | 1983-10-12 | Nec Corp | 音声デ−タ伝送方式 |
| US4512016A (en) * | 1983-02-04 | 1985-04-16 | At&T Information Systems Inc. | Digital communication station signaling control |
| US5229992A (en) * | 1991-03-28 | 1993-07-20 | Sprint International Communications Corp. | Fixed interval composite framing in integrated services networks |
| US5461618A (en) * | 1992-06-30 | 1995-10-24 | Industrial Technology Research Institute | Adapter for transmission lines using HDLC frames |
| US5412660A (en) * | 1993-09-10 | 1995-05-02 | Trimble Navigation Limited | ISDN-to-ISDN communication via satellite microwave radio frequency communications link |
| US5392280A (en) * | 1994-04-07 | 1995-02-21 | Mitsubishi Electric Research Laboratories, Inc. | Data transmission system and scheduling protocol for connection-oriented packet or cell switching networks |
-
1994
- 1994-03-15 JP JP6043422A patent/JP2748851B2/ja not_active Expired - Fee Related
-
1995
- 1995-03-07 SE SE9500824A patent/SE516580C2/sv not_active IP Right Cessation
- 1995-03-14 US US08/404,271 patent/US5521921A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07254917A (ja) | 1995-10-03 |
| SE516580C2 (sv) | 2002-01-29 |
| US5521921A (en) | 1996-05-28 |
| SE9500824L (sv) | 1995-09-16 |
| SE9500824D0 (sv) | 1995-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10210461A (ja) | Ｍｐｅｇ２トランスポート・ストリーム・パケット・パーザ・システム | |
| US5185863A (en) | Byte-wide elasticity buffer | |
| JP2748851B2 (ja) | データ通信方法および装置 | |
| US7035272B2 (en) | Method and apparatus for transferring data, and storage medium | |
| US5612979A (en) | Synchronous circuit | |
| JPH09224008A (ja) | オーディオ再生時刻調整回路 | |
| US4964142A (en) | Receiver synchronization in encoder/decoder | |
| US5208840A (en) | Method and arrangement for detecting framing bit sequence in digital data communications system | |
| EP0757495B1 (en) | Generator of clock signals for the synchronization of a system for processing digital data packets | |
| JP3065276B2 (ja) | データ分離回路並びにデータ分離回路でのエラー復旧方式及びその方法 | |
| JPH11146354A (ja) | 映像・オーディオ復号化装置 | |
| JPH08256164A (ja) | 通信システム | |
| JP2658927B2 (ja) | 多重伝送方法およびその装置 | |
| JP2001053700A (ja) | データ選別装置，及びデータ処理装置 | |
| JP2913826B2 (ja) | 画像データの復号回路 | |
| JPH11146350A (ja) | 映像・オーディオ復号化装置 | |
| JPH11215144A (ja) | 時刻情報をもつディジタルデータの再現装置 | |
| KR20010018378A (ko) | 트랜스포트 패킷의 동기를 검출하는 장치 | |
| JPH114433A (ja) | 画像受信装置 | |
| JP2991146B2 (ja) | 同期フレーム検出方式 | |
| JPH0221183B2 (ja) | ||
| JPH11146355A (ja) | 映像・オーディオ復号化装置 | |
| JPH0773293B2 (ja) | データ伝送システム | |
| JPH01183934A (ja) | 非同期データ伝送用送信バッファ回路 | |
| JPH11196373A (ja) | 情報処理装置、情報処理方法及びコンピュータ読み取り可能な記憶媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |