JP3065276B2 - データ分離回路並びにデータ分離回路でのエラー復旧方式及びその方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はデータ分離回路に関
し、特にトランスポートストリームのペイロードからセ
クションを抽出するデータ分離回路に関する。

【０００２】

【従来の技術】近年、ディジタル画像を高能率符号化す
る世界標準方式としてＭＰＥＧ（Motion Picture codin
g Experts Group）方式があるが、ＭＰＥＧ方式で高能
率符号化した複数の画像データ、音声データ等を時間軸
多重化したストリームとしてトランスポートストリーム
（ＴＳ）がある。トランスポートストリームは、ＡＴＭ
通信やディジタル多チャンネル衛星放送などにおける伝
送フォーマットとなっている。これらの多重化された信
号を受信機で分離して、復号化するために必要な情報や
番組名などの情報であるプログラムアソシエーションテ
ーブルやプログラムマップテーブルはプログラムスペシ
フィックインフォメーション（ＰＳＩ）と呼ばれてお
り、ＴＳ信号に多重化されている。

【０００３】ＴＳにおいてＰＳＩを伝送する方法につい
ては、ＩＳＯ／ＩＥＣ１３８１８−１に記載されている
が、ここで概略を述べる。

【０００４】ＴＳにおいてＰＳＩを伝送するとき、ＰＳ
Ｉは可変長のセクションに分割されてＴＳパケットに挿
入される。セクションのシンタックスを示す図９を参照
すると、セクションの固定長部分の最後の部分に、セク
ションのデータ長を示すデータ長情報であるセクション
レングス（section length）と呼ばれる１２ビットのフ
ィールドがある。但し、セクションレングスはセクショ
ンの全バイト数を表すのではなくセクションレングスの
次からそのセクションの最後までのデータバイト数を示
す。

【０００５】次に、ＴＳパケットへのセクションの挿入
方法を図１０を参照して説明する。図示するようにＴＳ
パケットは、ＴＳヘッダとＴＳペイロードより構成され
る。ＴＳパケットにセクションの先頭が含まれるとき、
ＴＳヘッダ中のペイロードユニットスタートインジケー
ター（payload_unit_start_indicator）が論理値１にセ
ットされており、また、ペイロードの最初の１バイトは
最初のセクションの区切り位置を示すポインターフィー
ルド（pointer_field）として使用される。ＴＳパケッ
トにセクションの先頭が含まれないときにはＴＳヘッダ
中のペイロードユニットスタートインジケーターは論理
値０をとり、ポインターフィールドはなく、ペイロード
の最初のバイトからセクションが始まる。１つのＴＳパ
ケット内に複数のセクションが存在するとき、それらの
セクションの間には隙間がない。

【０００６】したがって、ポインターフィールドにより
示される最初のセクション先頭までのバイト数とセクシ
ョン内にあるセクションレングスをカウントすることに
より、ＴＳパケット内の２番目以降のセクションの先頭
を認識することができる。あるセクションの最終バイト
の次の１バイトの値が０ｘＦＦであるとき、それはその
次のセクションの先頭ではなく、スタッフィングバイト
である。一度スタッフィングバイトが現れると、そのＴ
Ｓパケットの残りはすべてスタッフィングバイトであ
る。

【０００７】ＴＳペイロードからセクションのみを抽出
するということは、すなわち、ペイロードからポインタ
ーフィールドとスタッフィングバイトを取り除くことで
ある。このうちポインターフィールドは、ペイロードユ
ニットスタートインジケーターが論理値１にセットされ
ているＴＳパケットのペイロードの最初の１バイトにあ
るから、容易に取り除くことができる。ところが、この
うちスタッフィングバイトを取り除くには、セクション
の先頭位置（区切り位置）を常に認識することが必要で
ある。

【０００８】セクションの先頭位置が認識できれば、図
９からわかるようにセクション先頭から１３ビット目か
ら２４ビット目にあるセクションレングスの値から、そ
のセクションの最終バイトの位置を知ることができる。
セクションの最終バイトの次の１バイトの値が０ｘＦＦ
であるとき、それ以降、そのＴＳパケットの最後まで、
スタッフィングバイトである。

【０００９】ところで、セクションの先頭位置の認識
は、セクションレングスにエラーがなければセクション
レングスだけから行うことができる。また、セクション
レングスにエラーがあって、認識ができなくなっても、
途中のＴＳパケットからポインターフィールドを使用し
てこの認識を復活することができる。

【００１０】ＴＳペイロードからセクションを抽出する
回路の具体的使用例を図１１に示す。セクション抽出回
路１０３はＴＳデコーダ１０１内で使用される。ＴＳデ
コーダ１０１に入力されたＴＳデータは、まず、ＴＳヘ
ッダ処理回路１０２においてヘッダ処理を行われる。Ｔ
ＳヘッダにはＰＩＤが含まれている。ＰＩＤは、１３ビ
ットの値であり、そのＴＳパケットに含まれるデータの
種別を示すものである。ＴＳヘッダ処理回路１０２は、
ＣＰＵ１０６から設定された複数種類のＰＩＤを持つ複
数種類のＴＳパケットのみを抽出して、ＴＳヘッダを取
り除いたうえで、ＴＳペイロードをＰＩＤ毎に異なるセ
クション抽出回路１０３へ出力する。但し、ペイロード
ユニットスタートインジケータの検出信号もセクション
抽出回路１０３へ出力する。セクション抽出回路１０３
では、入力されたＴＳペイロードから、ポインターフィ
ールド及びスタッフィングバイトを除いたセクションの
みを抽出して、ＲＡＭインターフェース１０４へ出力す
る。ＴＳデコーダの外部に接続されたＲＡＭ１０５は、
複数の領域に分割されて、その各々がリングバッファと
して用いられる。ＲＡＭインターフェース１０４は、入
力されたデータを、ＰＩＤ毎に異なるＲＡＭ領域に出力
する。ＣＰＵ１０６は、ＲＡＭ１０５に蓄積されたセク
ションデータを読み出して、使用する。

【００１１】従来のＴＳペイロードからセクションを抽
出するセクション抽出回路１０３としてのデータ分離回
路の一例を図１２に示す。このデータ分離回路は、クロ
ックＣＬＫ、リセット信号ＲＳＴ、ＴＳペイロードＰＬ
Ｄ（１バイト幅）、ＰＬＤのデータが有効であるときに
論理値１になるイネーブル信号ＰＬＤＥＮ、及びＴＳペ
イロードＰＬＤがポインターフィールドであるときに論
理値１になる信号ＰＦを入力する。そして、セクション
ＳＥＣ（１バイト幅）、ＳＥＣのデータが有効であると
きに論理値１になるＳＥＣイネーブル信号ＳＥＣＥＮを
出力する。

【００１２】ポインターフィールド処理部２０１はＴＳ
ペイロードＰＬＤ、ＰＬＤのイネーブル信号ＰＬＤＥＮ
と、ポインターフィールド信号ＰＦを受け、ＴＳペイロ
ードＰＬＤがポインターフィールドの示すセクションの
先頭であるときに論理値１になる信号ＰＦＳＳを出力部
２５及びセクションレングス処理部２６へ出力する。

【００１３】セクションレングス処理部２２６はＴＳペ
イロードＰＬＤ、ＰＬＤのイネーブル信号ＰＬＤＥＮ
と、ポインターフィールド信号ＰＦと、ポインターフィ
ールド処理部１が発生するポインターフィールドによる
セクション先頭検出信号ＰＦＳＳを受け、ＴＳペイロー
ドＰＬＤがスタッフィングバイトの先頭であるときに論
理値１になる信号ＳＴＦを出力部２２５へ出力する。出
力部２２５はＴＳペイロードＰＬＤ、ＰＬＤのイネーブ
ル信号ＰＬＤＥＮと、ポインターフィールド検出信号Ｐ
Ｆと、ポインターフィールド処理部１が発生するポイン
ターフィールドによるセクション先頭検出信号ＰＦＳＳ
と、セクションレングス処理部２６が発生するスタッフ
ィングバイト検出信号ＳＴＦを受け、セクションＳＥＣ
とＳＥＣのイネーブル信号ＳＥＣＥＮを出力する。

【００１４】出力部２２５の構成を図１３に示す。デー
タレジスタ２０５はＴＳペイロードＰＬＤを１クロック
遅延させてセクションＳＥＣとして出力する。ＡＮＤゲ
ート２０７は、インバーター２０６によりポインターフ
ィールド信号ＰＦを反転した信号とイネーブル信号ＰＬ
ＤＥＮの論理積をとり、ＥＲＥＧＩＮとして出力してい
る。イネーブルレジスタ２０８は、ＡＮＤゲート２０７
の出力ＥＲＥＧＩＮを１クロック遅延させて出力する。
ＯＲゲート２２７はリセット信号ＲＳＴとスタッフィン
グバイト検出信号ＳＴＦの論理和をとり、出力状態レジ
スタ２１０へ出力する。出力状態レジスタ２１０はＯＲ
ゲート２２７の出力信号でリセットされる。また、出力
状態レジスタ２１０はポインターフィールドによるセク
ション先頭検出信号ＰＦＳＳでセットされる。ＡＮＤゲ
ート２１１はイネーブルレジスタ２０８の出力と、出力
状態レジスタ２１０の出力信号ＯＳの論理積をとり、セ
クションイネーブルＳＥＣＥＮとして出力する。

【００１５】このようにして、図１２の出力部２２５か
らはセクションＳＥＣとセクションＳＥＣのデータがセ
クションデータである時のみに論理値１になるＳＥＣＥ
Ｎを出力する。ＳＥＣＥＣはＴＳストリームにおいて、
ＴＳヘッダとポインターフィールドとスタッフバイトの
タイミングでは論理値０になる。

【００１６】セクションレングス処理部２２６の構成を
図１４に示す。ＡＮＤゲート２１７は、ポインターフィ
ールド信号ＰＦをインバーター２１６により反転した信
号と、イネーブル信号ＰＬＤＥＮの論理積をとり、ＮＰ
ＦＥＮとして制御部２１２に出力する。ＯＲゲート２２
１はリセット信号ＲＳＴとポインターフィールド信号Ｐ
Ｆの論理和をとって制御部リセット信号ＣＴＲＬＲＳＴ
を生成し、制御部２１２へ出力する。セクションレング
スカウンター２１３は、ＴＳペイロードＰＬＤと、ＡＮ
Ｄゲート２１７の出力ＮＰＦＥＮと、制御部２１２が出
力する上位ロード信号ＵＰＬＤ、下位ロード信号ＬＯＷ
ＬＤを受け、現在処理中のセクションの残りバイト数を
示す信号ＳＥＣＣＮＴを出力する。コンパレータ２１５
は、セクション残りバイト数ＳＥＣＣＮＴを０と比較
し、一致したときに制御部２１２への出力ＥＱＺＥＲＯ
を論理値１にする。コンパレータ２１４は、ＴＳペイロ
ードＰＬＤを０ｘＦＦと比較し、一致したときに出力Ｅ
ＱＦＦを論理値１にする。インバーター２１８は、コン
パレータ２１４の出力ＥＱＦＦを反転して出力する。Ａ
ＮＤゲート２１９は、インバーター２１８の出力と、制
御部２１２が出力する、セクションの直後を示す信号Ｎ
ＥＸＴの論理積をとり、セクションデータ内のセクショ
ンレングスにより認識されるセクション先頭を示す信号
ＳＬＳＳを生成する。ＯＲゲート２２４は、ポインター
フィールドによるセクション先頭検出信号ＰＦＳＳと、
セクションレングスによるセクション先頭検出信号ＳＬ
ＳＳの論理和をとってセクション先頭信号ＳＳを生成
し、制御部２１２に出力する。制御部１２は、ＡＮＤゲ
ート２１７の出力ＮＰＦＥＮと、ＯＲゲート２２１の出
力する制御部リセット信号ＣＴＲＬＲＳＴと、セクショ
ン先頭信号ＳＳと、コンパレータ２１５の出力ＥＱＺＥ
ＲＯを入力する。そして、制御部２１２は、セクション
レングスカウンター２１３の上位４ビットへＴＳペイロ
ードＰＬＤの下位４ビットをロードさせる信号ＵＰＬＤ
と、セクションレングスカウンター２１３の下位８ビッ
トへＴＳペイロードＰＬＤをロードさせる信号ＬＯＷＬ
Ｄと、ＴＳペイロードＰＬＤがセクションの直後、すな
わち次のセクションの先頭またはスタッフィングバイト
であることを示す信号ＮＥＸＴを出力する。ＡＮＤゲー
ト２２０は、制御部２１２の出力する信号ＮＥＸＴと、
コンパレータ１４の出力信号ＥＱＦＦの論理積をとり、
ＴＳペイロードＰＬＤがスタッフィングバイトの先頭で
あるときに論理値１になる信号ＳＴＦを生成する。

【００１７】次に、図１５に示すフローチャートを参照
して、従来のＴＳペイロードからセクションを抽出する
セクション抽出回路としてのデータ分離回路１０３の動
作について説明する。まず、出力がセクションの途中か
ら始まらないように、リセット信号ＲＳＴによる回路初
期化の際に出力部２２５の出力状態レジスタ２１０を論
理値０にすることにより、セクションイネーブルＳＥＣ
ＥＮが論理値０になるようにする（Ｓ１３）。

【００１８】そして、ポインターフィールドが入力され
てＰＦが論理値１になるのを待つ（Ｓ１４）。ＰＦが論
理値１になると、セクションレングス処理部２２６はリ
セットされる（セクションレングス処理部２２６のＲＳ
Ｔが論理値１になる）（Ｓ１５）。また、このとき、Ｔ
ＳペイロードＰＬＤはポインターフィールドであるか
ら、ポインターフィールド処理部２０１はこのＰＬＤを
取り込み、その後、ＴＳペイロードイネーブルＰＬＤＥ
Ｎを見て入力されるデータの個数を数え、ＴＳペイロー
ドＰＬＤがセクションの先頭になるカウント値を示した
ら、ポインターフィールド処理部２０１はセクション先
頭検出信号ＰＦＳＳを論理値１にする（Ｓ１６）。

【００１９】ポインターフィールド処理部２０１が出力
するセクション先頭検出信号ＰＦＳＳが論理値１になっ
たら、出力部２２５では、出力状態レジスタ２１０を論
理値１にして、セクションの出力を開始する。また、セ
クションレングス処理部２２６も処理を開始する（Ｓ１
７）。

【００２０】セクションレングス処理部２２６は、セク
ションの１３ビット目から２４ビット目のセクションレ
ングスを取り込み、ＴＳペイロードイネーブルＰＬＤＥ
Ｎを見て入力されるデータの個数を数え、セクションの
最終バイトの次のバイトが０ｘＦＦであればスタッフィ
ングバイト検出信号ＳＴＦを論理値１にし、処理を停止
する。０ｘＦＦでなければそれを次のセクションの先頭
と認識して、同じ処理を繰り返す。

【００２１】ポインターフィールド信号ＰＦが論理値１
になると、セクションレングス処理部２２６はリセット
され、ポインターフィールド処理部２０１が処理を開始
し、ポインターフィールドが示すセクション先頭が入力
されるのを待つ状態となる（Ｓ１８→Ｓ１５→Ｓ１
６）。

【００２２】スタッフィングバイト検出信号ＳＴＦが論
理値１になると、出力部２２５の出力状態レジスタ２１
０は論理値０になり、セクションの出力を停止し、ポイ
ンターフィールドが入力されるのを待つ状態となる（Ｓ
１９→Ｓ１３→Ｓ１４）。

【００２３】

【発明が解決しようとする課題】この従来のセクション
抽出回路１０３としてのデータ分離回路は、ポインター
フィールドが入力されると、その時点で処理中のセクシ
ョンのセクションレングス値にかかわらず、ポインター
フィールドが示す位置を次のセクションの先頭、ポイン
ターフィールドが示す位置の直前を現在処理中のセクシ
ョンの最後と認識して、処理を行う。このため、入力デ
ータの欠けや伝送エラーにより、このデータ分離回路の
出力データにおいてセクションレングスの値と次のセク
ションの先頭までのデータ長に不一致を生じる場合があ
る。このデータ分離回路の出力をＲＡＭ１０５に示すよ
うな外部バッファに蓄積しておき、後にそのデータを解
析しようとする場合、セクションレングスの値と次のセ
クションの先頭までのデータ長に不一致があると、それ
以降のセクションの先頭を認識できなくなる。

【００２４】伝送路のエラーにより一部のＴＳパケット
が消失してしまった場合の例を図６に示す。セクション
＃１の長さは３８７バイトである。そしてこのセクショ
ンは３分割され、ＴＳパケット＃１からＴＳパケット＃
３により伝送される。この例では、伝送路のエラーによ
りパケット＃２が消失している。すると、パケット＃２
がＲＡＭ１０５に書き込まれなくなる。（Ｂ）に示すよ
うに、ＲＡＭ１０５に蓄積されたデータにおいて、セク
ション＃１のセクションレングスの示す値が３８７バイ
トであるのに、セクションの実際の切れ目は４２３バイ
ト目であるので、セクション＃１のセクションレングス
に基づいて次のセクションを切り出そうとした場合に、
次のセクションの開始位置と判断されているバイトがセ
クション＃２の途中のセクションデータ部分となってし
まい、セクション＃１とセクション＃２のみならずセク
ション＃３以降のセクションデータも分離して復元する
ことができなくなってしまう。

【００２５】伝送路のエラーによりセクションレングス
の値が本来の値よりも小さくなってしまった場合の例を
図７に示す。セクション＃１の長さは２８０バイトであ
るので送信時にはセクションレングスには２８０という
データが入っている。この例では、伝送路のエラーによ
りセクションレングスが２８０に変化してしまってい
る。（Ｂ）に示すように、ＲＡＭ１０５に蓄積されたデ
ータにおいて、セクション＃１のセクションレングスの
示す値が２００バイトであるのに、セクションの実際の
切れ目は２８０バイト目であるので、セクション＃１の
セクションレングスに基づいて次のセクションを切り出
そうとした場合に、次のセクションの開始位置と判断さ
れているバイトがセクション＃１の途中のセクションデ
ータ部分となってしまい、セクション＃１のみならずセ
クション＃２以降のセクションデータも分離して復元す
ることができなくなってしまう。

【００２６】伝送路のエラーによりセクションレングス
の値が本来の値よりも大きくなってしまった場合の例を
図８に示す。セクション＃１の長さは２８０バイトであ
るので送信時にはセクションレングスには２８０という
データが入っている。この例では、伝送路のエラーによ
りセクションレングスが３０００に変化してしまってい
る。（Ｂ）に示すように、ＲＡＭ１０５に蓄積されたデ
ータにおいて、セクション＃１のセクションレングスの
示す値が３００バイトであるのに、セクションの実際の
切れ目は２８０バイト目であるので、セクション＃１の
セクションレングスに基づいて次のセクションを切り出
そうとした場合に、次のセクションの開始位置と判断さ
れているバイトがセクション＃１の途中のセクションデ
ータ部分となってしまい、セクション＃１のみならずセ
クション＃２以降のセクションデータも分離して復元す
ることができなくなってしまう。

【００２７】このように、ＴＳパケットの消失や、ペイ
ロードユニットスタートインジケーター、ポインターフ
ィールド、セクションレングスの誤りといった、伝送エ
ラーが生じた場合に、出力データにおいてセクションレ
ングスの値と次のセクションの先頭までのデータ長が不
一致になるために、エラー発生後のセクションの先頭を
認識することが不可能になるという伝播エラーの発生の
問題が生じる。

【００２８】また、出力データを外部バッファに蓄積し
て、後にそのデータを解析しようとする場合、エラー発
生時に、外部バッファをリセットすることが必要となる
場合があり、それまでに蓄積したデータを捨てずに利用
したいときには、待避領域を設けてそこへ待避させなけ
ればならなくなる。

【００２９】そこで、本発明の課題は、このように伝送
エラーによりＴＳパケットの消失や、セクションレング
スの誤りが発生しても、このようなセクションデータの
分離における伝播エラーを最小限にとどめて、エラー復
帰できるようにすることである。

【００３０】また、本発明の課題は、新たにデータ待避
領域を持つことなく、エラー発生時にもそれまで使用し
ていたデータ格納領域とそこに蓄積したデータを有効利
用できるようにすることである。

【００３１】

【課題を解決するための手段】本発明によるデータ分離
回路は、トランスポートストリームのペイロードからセ
クションを抽出するデータ分離回路において、データエ
ラー発生時にも、抽出される前記セクションの有効デー
タ長を前記セクション内のデータ長情報に一致させるこ
とにより、次に抽出される前記セクションの先頭位置を
認識可能にすることを特徴とする。

【００３２】また、本発明によるデータ分離回路は、ポ
インターフィールドにより求まるセクション開始タイミ
ングが前記データ長情報より求まる前記セクション開始
タイミングよりも早い場合に、前記データ長情報より求
まる前記セクション開始タイミングの１バイト手前のセ
クションデータまでは有効とし、前記データ長情報より
求まる前記セクション開始タイミング以降の前記セクシ
ョンデータを無効とすることを特徴とする。

【００３３】更に、本発明によるデータ分離回路は、前
記データ長情報より求まるセクション開始タイミングが
ポインターフィールドより求まる前記セクション開始タ
イミングより早い場合に、前記データ長情報より求まる
前記セクション開始タイミング以降のセクションデータ
を無効とすることを特徴とする。

【００３４】更に、本発明によるデータ分離回路は、前
記セクションデータが無効な時に、前記ポインターフィ
ールドより求まる前記セクション開始タイミングからの
前記セクションデータを有効とすることを特徴とする。

【００３５】更に、本発明によるデータ分離回路は、前
記セクションデータがスタッフィングバイトであるとき
に、前記セクションデータを無効とすることを特徴とす
る。

【００３６】

【発明の実施の形態】図１は、本発明の実施形態を示す
ブロック図である。このデータ分離回路は、クロックＣ
ＬＫ、リセット信号ＲＳＴ、ＴＳペイロードＰＬＤ（１
バイト幅）、ＰＬＤのイネーブル信号ＰＬＤＥＮ、及び
ＴＳペイロードＰＬＤがポインターフィールドであると
きに論理値１になる信号ＰＦを入力とする。そして、セ
クションＳＥＣ（１バイト幅）、ＳＥＣのイネーブル信
号ＳＥＣＥＮを出力する。

【００３７】ポインターフィールド処理部１はＴＳペイ
ロードＰＬＤ、ＰＬＤのイネーブル信号ＰＬＤＥＮと、
ポインターフィールド信号ＰＦを受け、ポインターフィ
ールドによるセクション先頭検出信号ＰＦＳＳを出力部
２とセクションレングス処理部３とエラー処理部４へ出
力する。

【００３８】出力部２はＴＳペイロードＰＬＤ、ＰＬＤ
のイネーブル信号ＰＬＤＥＮと、ポインターフィールド
信号ＰＦと、ポインターフィールド処理部１が発生する
ポインターフィールドによるセクション先頭検出信号Ｐ
ＦＳＳと、セクションレングス処理部３が発生するスタ
ッフィングバイト検出信号ＳＴＦと、エラー処理部４が
発生するエラー時リセット信号ＥＲＳＴを受け、セクシ
ョンＳＥＣとＳＥＣのイネーブル信号ＳＥＣＥＮを出力
する。また、出力部２は、出力状態信号ＯＳをセクショ
ンレングス処理部３とエラー処理部４へ出力する。

【００３９】セクションレングス処理部３はＴＳペイロ
ードＰＬＤ、ＰＬＤのイネーブル信号ＰＬＤＥＮと、ポ
インターフィールド信号ＰＦと、ポインターフィールド
処理部１が発生するポインターフィールドによるセクシ
ョン先頭検出信号ＰＦＳＳと、出力部２が出力する出力
状態信号ＯＳと、エラー処理部４が発生するエラー時リ
セット信号ＥＲＳＴを受け、セクションレングスによる
セクション先頭検出信号ＳＬＳＳをエラー処理部４へ出
力する。また、セクションレングス処理部３は、スタッ
フィングバイト検出信号ＳＴＦを出力部２とエラー処理
部４へ出力する。

【００４０】エラー処理部４は、ポインターフィールド
信号ＰＦ、ポインターフィールド処理部１によるセクシ
ョン先頭検出信号ＰＦＳＳ、セクションレングス処理部
３によるセクション先頭検出信号ＳＬＳＳ、スタッフィ
ングバイト検出信号ＳＴＦ、出力状態信号ＯＳを受け、
エラー時リセット信号ＥＲＳＴを出力している。

【００４１】エラー処理部４は、ポインターフィールド
信号ＰＦが論理値１になった後、ポインターフィールド
処理部１が出力するセクション先頭検出信号ＰＦＳＳが
論理値１になる前に、セクションレングス処理部３が出
力するセクション先頭検出信号ＳＬＳＳが論理値１にな
ったとき、エラー時リセット信号ＥＲＳＴを論理値１に
する。

【００４２】また、エラー処理部４は、あるセクション
の出力の途中（出力部２が出力する出力状態信号ＯＳが
論理値１でセクションレングス処理部３が出力するセク
ション先頭検出信号ＳＬＳＳが論理値０）で、ポインタ
ーフィールド処理部１が出力するセクション先頭検出信
号ＰＦＳＳが論理値１になった場合、その後セクション
レングス処理部３が出力するセクション先頭検出信号Ｓ
ＬＳＳまたはスタッフィングバイト検出信号ＳＴＦが論
理値１になったときにエラー時リセット信号ＥＲＳＴを
論理値１にする。

【００４３】出力部２の構成を図２に示す。データレジ
スタ５はＴＳペイロードＰＬＤを１クロック遅延させて
セクションＳＥＣとして出力する。ＡＮＤゲート７は、
インバーター６によりポインターフィールド信号ＰＦを
反転した信号とイネーブル信号ＰＬＤＥＮの論理積をと
り、ＥＲＥＧＩＮとして出力する。イネーブルレジスタ
８は、ＡＮＤゲート７の出力ＥＲＥＧＩＮを１クロック
遅延させて出力する。ＯＲゲート９はリセット信号ＲＳ
Ｔとスタッフィングバイト検出信号ＳＴＦとエラー時リ
セット信号ＥＲＳＴの論理和をとり、出力状態レジスタ
１０へ出力する。出力状態レジスタ１０は、その出力を
出力状態信号ＯＳとして出力している。出力状態レジス
タ１０はＯＲゲート９の出力信号でリセットされる。ま
た、出力状態レジスタ１０はポインターフィールドによ
るセクション先頭検出信号ＰＦＳＳでセットされる。Ａ
ＮＤゲート１１は、イネーブルレジスタ８の出力と、出
力状態レジスタ１０が出力する出力状態信号ＯＳの論理
積をとり、セクションイネーブルＳＥＣＥＮとして出力
する。

【００４４】セクションレングス処理部３の構成を図３
に示す。ＡＮＤゲート１７は、ポインターフィールド信
号ＰＦをインバーター１６により反転した信号と、イネ
ーブル信号ＰＬＤＥＮの論理積をとり、ＮＰＦＥＮとし
て制御部１２に出力する。ＯＲゲート２１はリセット信
号ＲＳＴとエラー時リセット信号ＥＲＳＴの論理和をと
って制御部リセット信号ＣＴＲＬＲＳＴを生成し、制御
部１２へ出力する。セクションレングスカウンター１３
は、ＴＳペイロードＰＬＤと、ＡＮＤゲート１７の出力
ＮＰＦＥＮと、制御部１２が出力する上位ロード信号Ｕ
ＰＬＤ、下位ロード信号ＬＯＷＬＤを受け、現在処理中
のセクションの残りバイト数を示す信号ＳＥＣＣＮＴを
出力する。コンパレータ１５は、セクション残りバイト
数ＳＥＣＣＮＴを０と比較し、一致したときに制御部１
２への出力ＥＱＺＥＲＯを論理値１にする。コンパレー
タ１４は、ＴＳペイロードＰＬＤを０ｘＦＦと比較し、
一致したときに出力ＥＱＦＦを論理値１にする。インバ
ーター１８は、コンパレータ１４の出力ＥＱＦＦを反転
して出力する。ＡＮＤゲート１９は、インバーター１８
の出力と、制御部１２が出力する、セクションの直後を
示す信号ＮＥＸＴの論理積をとり、セクションレングス
によるセクション先頭検出信号ＳＬＳＳを生成する。Ａ
ＮＤゲート２３は、インバーター２２により出力状態信
号ＯＳを反転した信号と、ポインターフィールド処理部
１が出力するセクション先頭検出信号ＰＦＳＳの論理積
をとり、ＯＲゲート２４へ出力している。ＯＲゲート２
４は、ＡＮＤゲート２３の出力と、セクションレングス
処理部３が出力するセクションの先頭を示す信号ＳＬＳ
Ｓの論理和をとってセクション先頭信号ＳＳを生成し、
制御部１２に出力する。制御部１２は、ＡＮＤゲート１
７の出力ＮＰＦＥＮと、ＯＲゲート２１の出力する制御
部リセット信号ＣＴＲＬＲＳＴと、セクション先頭信号
ＳＳと、コンパレータ１５の出力ＥＱＺＥＲＯを入力す
る。そして、制御部１２は、セクションレングスカウン
ターの上位４ビットへＴＳペイロードＰＬＤの下位４ビ
ットをロードさせる信号ＵＰＬＤと、セクションレング
スカウンターの下位８ビットへＴＳペイロードＰＬＤを
ロードさせる信号ＬＯＷＬＤと、ＴＳペイロードＰＬＤ
がセクションの直後、すなわち次のセクションの先頭ま
たはスタッフィングバイトであることを示す信号ＮＥＸ
Ｔを出力する。ＡＮＤゲート２０は、制御部１２の出力
する信号ＮＥＸＴと、コンパレータ１４の出力信号ＥＱ
ＦＦの論理積をとり、スタッフィングバイト検出信号Ｓ
ＴＦを生成する。

【００４５】次に、図４に示すフローチャートを参照し
て、本実施形態の動作について説明する。まず、出力が
セクションの途中から始まらないように、リセット信号
ＲＳＴによる回路初期化の際に出力部２の出力状態レジ
スタ１０を論理値０にすることにより、セクションイネ
ーブルＳＥＣＥＮが論理値０になるようにする（Ｓ
１）。

【００４６】そして、ポインターフィールドが入力され
てポインターフィールド処理部１からポインターフィー
ルドによるセクション先頭検出信号ＰＦＳＳが出力され
るのを待つ（Ｓ２）。

【００４７】ポインターフィールド処理部１が出力する
セクション先頭検出信号ＰＦＳＳが論理値１になった
ら、出力部２では、出力状態レジスタ１０を論理値１に
して、セクションの出力を開始する。また、セクション
レングス処理部３も処理を開始する（Ｓ３）。

【００４８】セクションレングス処理部３は、セクショ
ンの１３ビット目から２４ビット目のセクションレング
スを取り込み、ＴＳペイロードイネーブルＰＬＤＥＮを
見て入力されるデータの個数を数え、セクションの最終
バイトの次のバイトが０ｘＦＦであればスタッフィング
バイト検出信号ＳＴＦを論理値１にし、処理を停止す
る。０ｘＦＦでなければそれを次のセクションの先頭と
認識して、セクションレングスによるセクション先頭検
出信号ＳＬＳＳを論理値１にして、さらに同じ処理を繰
り返す。スタッフィングバイト検出信号ＳＴＦが論理値
１になると、出力部２の出力状態レジスタ１０は論理値
０になり、セクションの出力を停止し、ポインターフィ
ールドが入力されるのを待つ状態となる（Ｓ５→Ｓ１、
Ｓ６→Ｓ１、Ｓ１０→Ｓ１）。

【００４９】出力状態レジスタ１０が論理値１の間にポ
インターフィールド信号ＰＦが論理値１になると（Ｓ
４）、エラー処理部４は、図５に示すように、ポインタ
ーフィールドによるセクション先頭検出信号ＰＦＳＳ
と、セクションレングスによるセクション先頭検出信号
ＳＬＳＳの照合を行う（Ｓ７〜Ｓ９）。

【００５０】まず、ＳＬＳＳが論理値１になる以前にＰ
ＦＳＳが論理値１になった場合は、ＳＬＳＳが論理値１
になるのを待ち、ＳＬＳＳが論理値１になった時点で、
エラー時リセット信号ＥＲＳＴを出力する（Ｓ７、Ｓ１
１、Ｓ１２）。ＳＬＳＳが論理値１になる前にＳＴＦが
論理値１になった場合にはエラー時リセット信号ＥＲＳ
Ｔを出力しない（Ｓ１０）。

【００５１】次に、ＰＦＳＳが論理値１になる以前にＳ
ＬＳＳが論理値１になった場合は、直ちにエラー時リセ
ット信号ＥＲＳＴを出力する（Ｓ８、Ｓ１２）。

【００５２】そして、ＰＦＳＳとＳＬＳＳが同時に論理
値１になった場合は、エラー時リセット信号ＥＲＳＴを
出力しない（Ｓ９）。

【００５３】エラー時リセット信号ＥＲＳＴが論理値１
になると、セクションレングス処理部３と出力部２の出
力状態レジスタ１０がリセットされ、セクションの出力
は停止し（セクションイネーブル信号ＳＥＣＥＮは論理
値０になり）、ポインターフィールドが示す次のセクシ
ョン先頭を待つ状態となる（Ｓ１２→Ｓ１→Ｓ２）。

【００５４】ＴＳパケットの消失によりデータの欠けが
生じた場合について、図６を参照して説明する。（Ａ）
は入力例であり、（Ｃ）は、この入力に対する本実施形
態の出力ある。＊印はセクションの先頭位置を表してい
る。この入力は、ｓｅｃｔｉｏｎ＃１中のデータが１８
４バイト欠けている。ＴＳパケット＃４にあるｓｅｃｔ
ｉｏｎ＃２の出力を２４バイト目までで打ち切ることに
より、ｓｅｃｔｉｏｎ＃１のセクションレングスの直後
からｓｅｃｔｉｏｎ＃３の先頭までのデータ長を３８７
バイトにしているため、ｓｅｃｔｉｏｎ＃３以降のセク
ションの先頭位置が認識可能である。

【００５５】ｓｅｃｔｉｏｎ＃２の出力を途中で打ち切
ることができるのは、セクションレングス処理部３が出
力するＳＬＳＳがＴＳパケット＃４のペイロードの２４
バイト目で論理値１になるのにポインターフィールド処
理部１が出力するＰＦＳＳがそこまでは論理値０のまま
であるので、処理が図５に示すＳ８からＳ１２のフロー
を通り、ＴＳパケット＃４のペイロードの２５バイト目
から出力部２が出力するＳＥＣＥＮが論理値０になるか
らである。ＴＳパケット＃４にあるセクション＃３の部
分では、この先頭でポインターフィールド処理部１が出
力するＰＦＳＳが論理値１になるので、出力部２が出力
するＳＥＣＥＮが再び論理値１になる。

【００５６】次に、セクションレングスに伝送エラーが
あり、本来の値より小さくなっている場合について、図
７を参照して説明する。（Ａ）は入力例であり、（Ｃ）
は、この入力に対する本実施形態の出力である。入力
（Ａ）のｓｅｃｔｉｏｎ＃１のセクションレングスが、
本来２８０であるところが、伝送エラーにより２００に
なっている。ｓｅｃｔｉｏｎ＃１の出力を途中で打ち切
ることにより、ｓｅｃｔｉｏｎ＃１のセクションレング
スの直後からｓｅｃｔｉｏｎ＃２の先頭までのデータ長
を２００バイトにしているため、ｓｅｃｔｉｏｎ＃２以
降のセクションの先頭位置が認識可能である。

【００５７】ｓｅｃｔｉｏｎ＃１の出力を途中で打ち切
ることができるのは、セクションレングス処理部３が出
力するＳＬＳＳがＴＳパケット＃２のペイロードの２０
バイト目で論理値１になるのにポインタフィールド処理
部１が出力するＰＦＳＳがそこまでは論理値０のままで
あるので、処理が図５に示すＳ８からＳ１２のフローを
通り、ＴＳパケット＃２のペイロードの２１バイト目か
ら出力部２が出力するＳＥＣＥＮが論理値０になるから
である。ＴＳパケット＃２にあるセクション＃２の部分
では、この先頭でポインターフィールド処理部１が出力
するＰＦＳＳが論理値１になるので、出力部２が出力す
るＳＥＣＥＮが再び論理値１になる。

【００５８】次に、セクションレングスに伝送エラーが
あり、本来の値より大きくなっている場合について、図
８を参照して説明する。（Ａ）は入力例であり、（Ｃ）
は、この入力に対する本実施形態の出力である。入力
（Ａ）のｓｅｃｔｉｏｎ＃１のセクションレングスが、
本来２８０であるところが、伝送エラーにより３００に
なっている。ｓｅｃｔｉｏｎ＃２の出力を途中で打ち切
ることにより、ｓｅｃｔｉｏｎ＃１のセクションレング
スの直後からｓｅｃｔｉｏｎ＃２の先頭までのデータ長
を３００バイトにしているため、ｓｅｃｔｉｏｎ＃３以
降のセクションの先頭位置が認識可能である。

【００５９】ｓｅｃｔｉｏｎ＃２の出力を途中で打ち切
ることができるのは、ポインタフィールド処理部１が出
力するＰＦＳＳが論理値１になるのにセクションレング
ス処理部３が出力するＳＬＳＳが論理値０のままである
ので、処理が図５に示すＳ７、Ｓ１０、Ｓ１１、Ｓ１２
のフローを通り、ＴＳパケット＃２のペイロードの１２
１バイト目から出力部２が出力するＳＥＣＥＮが論理値
０になるからである。ＴＳパケット＃３にあるセクショ
ン＃３の部分では、この先頭でポインターフィールド処
理部１が出力するＰＦＳＳが論理値１になるので、出力
部２が出力するＳＥＣＥＮが再び論理値１になる。

【００６０】ペイロードユニットスタートインジケータ
やポインターフィールドにエラーが発生した場合には、
図５の分岐Ｓ７か分岐Ｓ８を経由してエラー時リセット
信号ＥＲＳＴが論理値１になり、出力部２が出力するＳ
ＥＣＥＮが論理値０になるという弊害が生じるが、次の
ペイロードユニットスタートインジケータとポインター
フィールドのペアにエラーがなければ、例えば、次のＰ
Ｓパケットで通常の動作が復帰するので、この弊害は本
発明によるデータ分離回路の効果に比べて遥かに少な
い。

【００６１】

【発明の効果】本発明によれば、ＴＳパケットの消失
や、ペイロードユニットスタートインジケーターあるい
はポインターフィールド、あるいはセクションレングス
の誤りといった、伝送エラーが生じた場合にも、本発明
によるデータ分離回路の出力において、セクションレン
グスの値と次のセクションの先頭までのデータ長が必ず
一致する。したがって、本発明によるデータ分離回路の
出力を外部バッファに蓄積しておき、後にそのデータを
解析しようとする場合に、エラー発生後のセクション先
頭も認識可能であり、エラー発生時に外部バッファをリ
セットする必要がない。ゆえに、データ待避領域を持た
なくても、エラー発生時に、それまでに蓄積したデータ
を有効に利用できる。

【００６２】その理由は、入力データに伝送エラーがあ
る場合にも、本発明によるデータ分離回路の出力データ
において、セクションレングスの値と実際に出力される
データ長を必ず一致させることにより、エラー発生後の
セクション先頭も認識可能にしているからである。

【図面の簡単な説明】

【図１】本発明のデータ分離回路の一実施形態を示すブ
ロック図である。

【図２】図１の出力部２の構成を示す図である。

【図３】図１のセクションレングス処理部３の構成を示
す図である。

【図４】本実施形態のデータ分離回路の動作を示す第１
のフローチャートである。

【図５】本実施形態のデータ分離回路の動作を示す第２
のフローチャートである。

【図６】本実施形態の効果を説明する第１の図である。

【図７】本実施形態の効果を説明する第２の図である。

【図８】本実施形態の効果を説明する第３の図である。

【図９】トランスポートストリームのセクションのシン
タックスを示す図である。

【図１０】トランスポートストリームパケットへのセク
ションの挿入方法を示す図である。

【図１１】本発明及び従来例におけるデータ分離回路の
具体的使用例を示すブロック図である。

【図１２】従来のデータ分離回路の一例を示すブロック
図である。

【図１３】図１２の出力部２５の構成を示す図である。

【図１４】図１２のセクション処理部２６の構成を示す
図である。

【図１５】従来のデータ分離回路の動作を示すフローチ
ャートである。

【符号の説明】

１ ポインターフィールド処理部 ２ 出力部 ３ セクションレングス処理部 ４ エラー処理部 ５，８，１０ レジスタ １２ セクションレングス処理制御部 １３ セクションレングスカウンター １４，１５ コンパレータ

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平９−83541（ＪＰ，Ａ) 特開 平８−56350（ＪＰ，Ａ) 特開 平８−88615（ＪＰ，Ａ) 特開 平９−312656（ＪＰ，Ａ) 藤原洋監修，”最新ＭＰＥＧ教科 書”，アスキー出版（1994−８−１）, ｐ．231−253 (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04J 3/00 - 3/26 H04N 7/08

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】 トランスポートストリームのペイロード
   から可変長セクションを抽出するデータ分離回路におい
   て、データエラー発生時にも、抽出される前記セクショ
   ンの有効データ長を前記セクション内のデータ長情報に
   バイト単位で一致させる手段を備えることにより、次に
   抽出される前記セクションの先頭位置を認識可能にする
   ことを特徴とするデータ分離回路。
2. 【請求項２】 ポインターフィールドにより求まるセク
   ション開始タイミングが前記データ長情報より求まる前
   記セクション開始タイミングよりも早い場合に、前記デ
   ータ長情報より求まる前記セクション開始タイミングの
   １バイト手前のセクションデータまでは有効とし、前記
   データ長情報より求まる前記セクション開始タイミング
   以降の前記セクションデータを無効とする手段を備える
   ことを特徴とする請求項１に記載のデータ分離回路。
3. 【請求項３】 前記データ長情報より求まるセクション
   開始タイミングがポインターフィールドより求まる前記
   セクション開始タイミングより早い場合に、前記データ
   長情報より求まる前記セクション開始タイミング以降の
   セクションデータを無効とする手段を備えることを特徴
   とする請求項１に記載のデータ分離回路。
4. 【請求項４】 前記セクションデータが無効な時に、前
   記ポインターフィールドより求まる前記セクション開始
   タイミングからの前記セクションデータを有効とする手
   段を備えることを特徴とする請求項２又は３に記載のデ
   ータ分離回路。
5. 【請求項５】 前記セクションデータがスタッフィング
   バイトであるときに、前記セクションデータを無効とす
   る手段を備えることを特徴とする請求項４に記載のデー
   タ分離回路。
6. 【請求項６】 トランスポートストリームのペイロード
   から可変長セクションを抽出するデータ分離回路でのエ
   ラー復帰方式において、 ポインターフィールドによって示されるセクションの先
   頭位置とセクションレングスによって示されるセクショ
   ンの開始位置が一致するか否かをバイト単位で検出する
   検出手段と、 前記検出手段により前記ポインターフィールドによって
   示されるセクションの先頭位置と前記セクションレング
   スによって示されるセクションの開始位置の不一致が検
   出されたときに、そのときのセクションレングスが属す
   るセクションの有効長をセクションレングスが示す長さ
   にバイト単位で補正する補正手段と、 前記補正手段が補正を行った後にポインターフィールド
   によって示される位置より次のセクションを有効とする
   復帰手段と、 を備えることを特徴とするデータ抽出回路でのエラー復
   帰方式。
7. 【請求項７】 トランスポートストリームのペイロード
   から可変長セクションを抽出するデータ分離回路でのエ
   ラー復帰方法において、 ポインターフィールドによって示されるセクションの先
   頭位置とセクションレングスによって示されるセクショ
   ンの開始位置が一致するか否かをバイト単位で検出する
   検出ステップと、 前記検出ステップで前記ポインターフィールドによって
   示されるセクションの先頭位置と前記セクションレング
   スによって示されるセクションの開始位置の不一致が検
   出されたときに、そのときのセクションレングスが属す
   るセクションの有効長をセクションレングスが示す長さ
   にバイト単位で補正する補正ステップと、 前記ステップで補正を行った後にポインターフィールド
   によって示される位置より次のセクションを有効とする
   復帰ステップと、 を有することを特徴とするデータ抽出回路でのエラー復
   帰方法。