JP2744603B2 - エラー検索およびフレーム復旧用の循環線路符号化装置 - Google Patents

エラー検索およびフレーム復旧用の循環線路符号化装置

Info

Publication number
JP2744603B2
JP2744603B2 JP33751495A JP33751495A JP2744603B2 JP 2744603 B2 JP2744603 B2 JP 2744603B2 JP 33751495 A JP33751495 A JP 33751495A JP 33751495 A JP33751495 A JP 33751495A JP 2744603 B2 JP2744603 B2 JP 2744603B2
Authority
JP
Japan
Prior art keywords
cell
input
signal
unit
synchronization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33751495A
Other languages
English (en)
Other versions
JPH08242247A (ja
Inventor
ヒー ヨン ジョン
バム チョル イー
グン チョル バク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Electronics and Telecommunications Research Institute ETRI
Original Assignee
Electronics and Telecommunications Research Institute ETRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Electronics and Telecommunications Research Institute ETRI filed Critical Electronics and Telecommunications Research Institute ETRI
Publication of JPH08242247A publication Critical patent/JPH08242247A/ja
Application granted granted Critical
Publication of JP2744603B2 publication Critical patent/JP2744603B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
    • H04L25/03866—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using scrambling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/048—Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling
    • H04L2012/5673—Coding or scrambling

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Power Engineering (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は少ないｋ個の冗長(r
edundancy)ビットを使用して全てｎビットの符号単語(c
ode word) を生成してチャンネルまたは線路で生じるエ
ラー(error) を検索し、２（ｎ−１）個のビット列中で
最小１個以上の遷移(transition)を発生させ受信部でビ
ットタイミング検出を容易にし、ブロックとして構成さ
れたフレーム(frame) も復旧を容易にするためのエラー
検索およびフレーム復旧用の循環線路符号化装置に関す
る。
【０００２】なお、本明細書の記述は本件出願の優先権
の基礎たる韓国特許出願第１９９４−３６１２６号（１
９９４年１２月２３日出願）の明細書の記載に基づくも
のであって、当該韓国特許出願の番号を参照することに
よって当該韓国特許出願の明細書の記載内容が本明細書
の一部分を構成するものとする。
【０００３】
【従来の技術】従来の線路符号化装置はビット列で遷移
の発生数が多いが冗長ビット数が多すぎて線路ビット速
度を２倍に増加させなければならない。または冗長ビッ
ト数は少ないが符号および復号機能が複雑化したり、バ
イトまたはブロックを構成するビット数に制限があった
り、ブロックまたはフレームを区別するために符号と別
途に同期ビットを使用しなければならず、ビット列を無
作為(random)化するために別途のスクランブリング(scr
ambling)等をすべきである等の問題点があった。
【０００４】最近上記の問題点を解決するために国際電
信電話諮問機構（ＩＴＵ）の国際電信電話諮問委員会
（ＣＣＩＴＴ）では非同期伝達方式(Asynchronous Tran
sfer Mode)の使用者−網間整合で循環符号と分散標本ス
クランブリング(Distributed Sampled Scrambler) を使
用したセル識別アルゴリズムを使用した。
【０００５】図１は従来の循環線路符号化装置の構成図
として、非同期伝達方式(Asynchronous Transfer Mode)
の使用者−網間整合で循環符号と分散標本スクランブリ
ング(Distributed Sampled Scrambler) を使用したセル
識別アルゴリズムの送信部と受信部を示した。
【０００６】図面で示すように１１はＣＲＣ生成部、１
２は分散標本スクランブリング部、１３はタイミング制
御部、１４は多重化部、１５はＣＲＣ検出部、１６はタ
イミング復旧部、１７は分散標本ディスクランブリング
部、１８は逆多重化部を各々示す。
【０００７】送信部ではセルデータが入力されるとセル
の使用者情報は分散標本スクランブリング部１２により
スクランブルされ多重化部１４に入力される。ＣＲＣ生
成部１１ではセル同期信号を利用してタイミング制御部
１３から生成したタイミング信号を利用して３２ビット
ヘッダについてＣＲＣを遂行して８ビットのＨＥＣ(Hea
der Error Check)ビットを生成し受信部との同期のため
にＨＥＣビット中２ビットをサンプルして多重化部１４
へ入力する。多重化部１４では３２ビットセルヘッダと
サンプルおよびスクランブリングされたＨＥＣビットお
よび使用者情報をタイミング制御部１３で生成したタイ
ミング信号を利用して多重化して出力させる。
【０００８】受信部では入力されたセルデータについて
ＣＲＣ検出部１５がＣＲＣを遂行してセルのヘッダを探
索してサンプルビットを検出する。分散標本ディスクラ
ンブリング部１７はＣＲＣ検出部１５により検出された
サンプルビットを利用して入力されたセルデータをディ
スクランブリングした後、逆多重化部１８へ入力する。
タイミング復旧部１６はＣＲＣ検出部１５で検出された
同期信号を利用してディスクランブリングおよび逆多重
化のためのタイミングを復旧する役割をする。逆多重化
部１８はディスクランブリングされたデータをタイミン
グ復旧部１６で復旧したタイミングを利用してデータを
逆多重化して出力させる。
【０００９】
【発明が解決しようとする課題】上記のような従来の循
環線路符号化装置は図１のようにセルの３２ビットのヘ
ッダ(header)についてのことだけをＣＲＣ(Cyclic Redu
ndancy Check) ８ビットとしてエラー検出をするためセ
ルの使用者情報ビット列では一定遷移が保障されないか
ら遷移がない長いビット列が確率的に存在し線路符号と
しては適切でなく、セルの使用者情報をスクランブリン
グするためスクランブラが同期しなくなればその影響が
伝搬(propagation) 、増幅(multiply)され、循環符号と
してセルを識別するためセルの大きさを一定に固定しな
ければならないという問題点があった。
【００１０】従って、本発明は少ないｋビットの冗長(r
edundancy)ビットを使用してｎビットの修正された循環
符号単語(code-word) を生成してｋビットのＣＲＣビッ
ト中一部を周期的なスクランブルビットを利用して部分
的にスクランブリングするエラー検索およびフレーム復
旧用の循環線路符号化装置を提供することにその目的が
ある。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に本発明は、外部から入力されたセルデータをブロック
単位としてＣＲＣを遂行してブロック当り少なくとも一
回以上の遷移を持つように所定の冗長ビットを生成する
ＣＲＣ生成手段、外部から入力されたセル同期信号とセ
ル周期指定信号を利用して周期的サンプルおよびスクラ
ンブリング信号を生成して上記ＣＲＣ生成手段から出力
された上記冗長ビットを部分的にスクランブリングする
可変周期的標本スクランブリング手段、外部から入力し
たセル同期信号を入力してセルの使用者情報と部分的に
スクランブリングされた上記冗長ビットを多重化するた
めのタイミング信号を出力するタイミング制御手段、お
よびセルの使用者情報と部分的にスクランブリングされ
た所定の冗長ビットを上記タイミング制御手段から入力
したタイミング信号を利用して多重化する多重化手段を
具備する循環線路符号化装置の送信部と、外部から入力
されたセルデータをブロック単位としてＣＲＣを遂行し
てブロックの同期検出の結果とサンプルビットを出力
し、同期を検出できなかった時同期エラー信号を出力す
るＣＲＣ検出手段、上記ＣＲＣ検出手段から入力したサ
ンプルビットと送信部と同一の値のセル周期指定信号を
利用してディスクランブリングビットを生成してディス
クランブリングのために上記ＣＲＣ検出手段へ出力する
可変周期標本ディスクランブリング手段、上記ＣＲＣ検
出手段から入力したブロック同期検出結果および上記可
変周期標本ディスクランブリング手段から入力したセル
同期検出結果を入力してブロック同期を探すためのタイ
ミング信号と送信部と同期されたディスクランブリング
ビットを探すためのタイミング信号とを発生するタイミ
ング復旧手段、および上記タイミング復旧手段から入力
したタイミング信号を利用してセルデータを逆多重化さ
せる逆多重化手段を具備する循環線路符号化装置の受信
部を包含することを特徴とする。
【００１２】
【発明の実施の形態】以下、添付された図面を参照して
本発明による一実施例を詳細に説明する。
【００１３】図２は本発明による循環線路符号化装置の
構成図として、図面で示すように２１は修正されたＣＲ
Ｃ生成部、２２は可変周期標本スクランブリング部、２
３はタイミング制御部、２４は多重化部、２５は修正さ
れたＣＲＣ検出部、２７は可変周期標本ディスクランブ
リング部、２６はタイミング復旧部、２８は逆多重化部
を各々示す。
【００１４】修正された(modified)ＣＲＣ生成部２１は
外部から入力されたセルデータをブロック単位として特
性多項式(characteristic polynomial) で割り算して特
定な残り(specified modulo)を持つようにｋ個の冗長ビ
ットを生成させてやる役割を遂行し、特定多項式と残り
は２（ｎ−１）個のビット列内に少なくとも一つ以上の
遷移を持つようにする。
【００１５】可変周期標本スクランブリング部２２は外
部から入力されたセル同期信号とセル周期指定信号を利
用して外部から入力されたセル周期指定信号により周期
を可変できる周期的サンプルおよびスクランブルビット
を生成させて修正ＣＲＣ生成部２１で生成したｋ個の冗
長ビットの一部を排他的論理和（ＸＯＲ）演算を通じて
スクランブリングする。
【００１６】タイミング制御部２３は外部から入力され
たセル同期信号を利用して多重化するに必要なタイミン
グ信号を生成させる。
【００１７】多重化部２４はスクランブルされずに外部
から入力された使用者情報ビットと修正されたＣＲＣ生
成部２１で生成された冗長ビットと修正されたＣＲＣ生
成部２１から出力され可変周期標本スクランブリング部
２２により部分的にサンプルおよびスクランブルされた
冗長ビットをタイミング制御部２３により生成されたタ
イミング信号を利用して多重化して伝送線路へ出力す
る。
【００１８】修正されたＣＲＣ検出部２５は伝送線路を
通して入力されたデータを送信部と同一な特性多項式で
割り算して特定な残りを持つスクランブルされない冗長
ビット部分を検出してブロックの同期を探してその同期
検出結果とサンプルビットを出力し、同期を探すことが
できない場合同期エラー信号を外部へ出力する。
【００１９】可変周期標本ディスクランブリング部２７
は修正されたＣＲＣ検出部２５から入力したサンプルビ
ットと外部から入力された送信部と同一なセル周期指定
信号を利用してサンプルおよびディスクランブルビット
を生成して修正されたＣＲＣ検出部２５へ出力し、修正
されたＣＲＣ検出部２５はこれを利用してスクランブリ
ングされた冗長ビット部分をディスクランブリングする
ことにより完全なブロック同期を探してサンプルおよび
スクランブリングビットの周期を検出し、これをセル同
期信号として出力する。
【００２０】タイミング復旧部２６は修正されたＣＲＣ
検出部２５からブロック同期検出結果を入力して修正さ
れたＣＲＣ検出部２５へ同期を探すためのタイミング信
号を出力し、可変周期標本ディスクランブリング部２７
からはセル同期検出結果を入力して可変周期標本ディス
クランブリング部２７へセル同期を探すためのタイミン
グ信号を出力し、逆多重化のためのタイミング信号を逆
多重化部２８へ出力する。
【００２１】逆多重化部２８はディスクランブルされず
に外部から入力された受信データをタイミング復旧部２
６のタイミング信号により逆多重化する。
【００２２】図３と図４では本発明の送信部と受信部の
具現例を各々示す。具現例で冗長ビット（ｋ）は２ビッ
ト、符号単語（ｎ）はデータ８ビットに２ビットの冗長
ビットを足す１０ビットを使用した。
【００２３】図３は本発明による送信部の構成図であっ
て、３１はＣＲＣ生成部、３２はＰＲＢＳ(Psuedo Rand
om Binary Sequency) 生成部、３３は比較部、３４は多
重化部を各々示す。
【００２４】ＣＲＣ生成部３１は外部から入力された８
ビットの並列データを、３ビットの特性多項式としてＣ
ＲＣを遂行して符号単語が付与された特性多項式で割り
算した時に指定された特定な残りを持つように２ビット
の冗長ビット（ＣＲＣ０，ＣＲＣ１）を生成して出力す
る。
【００２５】ＰＲＢＳ(Psuedo Random Binary Sequenc
y) 生成部３２は任意の周期を持つランダム(random)ビ
ットを生成する手段であって、生成されたランダムビッ
トを利用してＣＲＣ生成部３１により生成された冗長ビ
ット（ＣＲＣ０）を排他的論理和(exclusive OR)を利用
してスクランブリングした後出力する。
【００２６】比較部(Comparator)３３は任意の周期とし
て循環するランダムビットを生成するＰＲＢＳ生成部３
２から出力する状態信号と、外部からＰＲＢＳ周期を指
定してやるための信号とを入力して、これを比較してＰ
ＲＢＳが要求される周期まで循環した時ＰＲＢＳを再び
初期状態にすることによりＰＲＢＳが要求される一定な
周期を持つようにする制御信号を生成してＰＲＢＳに出
力する。
【００２７】多重化部３４は外部から入力された８ビッ
トの並列データとＣＲＣ生成部３１から入力された冗長
ビットＣＲＣ１と、ＣＲＣ生成部３１から出力された冗
長ビットＣＲＣ０をＰＲＢＳ生成部３２により生成され
たランダムビットを利用してスクランブルしたスクラン
ブル冗長ビットとを入力して、これを多重化して符号化
された１０ビット順序(sequence)を持つ直列データとし
て出力させる。
【００２８】図４は本発明による受信部の構成図であっ
て、４１はＣＲＣ検出部、４２はＮ回検出部(Nth non-s
crambled redundancy bit detector unit)、４３はＰＲ
ＢＳ生成部、４４はＭ回検出部(Mth specified modulo
detector unit)、４５は逆多重化部を各々示す。
【００２９】ＣＲＣ検出部４１は外部から入力した直列
入力データについてＣＲＣを遂行してブロック同期を検
出する手段であって、スクランブリングされない冗長ビ
ットＣＲＣ１を検出してブロックの同期を探し、検出さ
れたブロック同期を利用してスクランブルされた冗長ビ
ット（ＳＣＲＣ０）を抽出して出力する。
【００３０】Ｎ回検出部４２はＣＲＣ検出部４１でスク
ランブルされない冗長ビットＣＲＣ１を検出した結果を
入力としてＮ回連続検出時仮想同期(psuedo Synchroniz
ation)信号を出力する。
【００３１】ＰＲＢＳ生成部４３は送信部と同一な周期
指定信号を入力して送信部と同一な周期を持つランダム
(random)ビットを生成して出力し、仮想同期が発生した
時ＣＲＣ検出部４１で検出したスクランブルビットを入
力してランダムビットの循環順序を矯正して外部から入
力された直列データに同期されたスクランブルビットを
生成して出力し、矯正された循環順序を利用してセル同
期信号時の送信部ＰＲＢＳ生成部３２の状態と受信部Ｐ
ＲＢＳ生成部４３の状態が同一になる瞬間を検出してこ
れをセル同期信号として出力する。
【００３２】Ｍ回検出部４４は仮想同期が検出された
時、スクランブルされない冗長ビットＣＲＣ１とスクラ
ンブルされた冗長ビットＣＲＣ０をディスクランブルし
た結果を共に検索して二つの冗長ビットＣＲＣ０，ＣＲ
Ｃ１が送信部のＣＲＣ生成部３１での特定な残り(speci
fied modulo)をＭ回継続して持つ時ブロックの同期が検
出されることを知らせる信号を出力する。
【００３３】逆多重化部４５は外部から入力された直列
データをＣＲＣ検出部４１でＣＲＣ１を検出することに
より検出されたブロック同期信号を逆多重化のためのタ
イミング信号として入力し、直列データを並列データに
復旧して出力する。
【００３４】
【発明の効果】上記のような本発明は次のような効果が
ある。
【００３５】（第一） 従来の技術はヘッダのＣＲＣと
してセルを識別することによりセルの大きさが一定に固
定されなければならない欠点があったが、本発明ではサ
ンプルおよびスクランブルビットの周期性を利用してセ
ルを識別するからセルの大きさが固定されず、種々の大
きさのセルを利用することができる。
【００３６】（第二） 従来の技術はセルの使用者情報
をスクランブリングするからスクランブラが同期を失う
場合にその効果が波及したり増幅されるという問題点が
あったが、本発明では使用者情報をスクランブリングし
ないからスクランブラが同期を失う場合にもセルの使用
者情報を安定に受信することができる。
【００３７】（第三） ブロック単位にＣＲＣを遂行し
て２（ｎ−１）個のビット列内に少なくとも一回以上の
遷移を持つようにＣＲＣの特性多項式と残りを規定する
ことによりセルの情報ビット列は一定数以上の遷移が保
障されビットタイミングの検出が容易である。
【図面の簡単な説明】
【図１】従来の循環線路符号化装置の構成図である。
【図２】本発明による循環線路符号化装置の構成図であ
る。
【図３】本発明による送信部の構成図である。
【図４】本発明による受信部の構成図である。
【符号の説明】
１１ ＣＲＣ(Cyclic Redundancy Checker) 生成部 １２ 分散標本スクランブリング部(Distributed Sampl
ed Scrambler) １３，２３ タイミング制御部 １４，２４ 多重化部 １５ ＣＲＣ検出部 １６，２６ タイミング復旧部 １７ 分散標本ディスクランブリング部(Distributed S
ampled Descrambler) １８，２８ 逆多重化部 ２１ 修正されたＣＲＣ生成部(Modified Cyclic Redun
dancy Checker) ２２ 可変周期標本スクランブリング部(Variable Peri
od Sampled Scrambler) ２５ 修正されたＣＲＣ検出部 ２７ 可変周期標本ディスクランブリング部（Ｖａｒｉ
ａｌｂｅ Ｐｅｒｉｏｄ Ｓａｍｐｌｅｄ Ｄｅｓｃｒ
ａｍｂｌｅｒ）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 イー バム チョル 大韓民国 デージョン スウォク ガジ ョンドン 161 エレクトロニクス ア ンド テレコミュニケーションズ リサ ーチ インスティテュート内 (72)発明者 バク グン チョル 大韓民国 デージョン スウォク ガジ ョンドン 161 エレクトロニクス ア ンド テレコミュニケーションズ リサ ーチ インスティテュート内 (56)参考文献 特開 平６−164630（ＪＰ，Ａ) 特公 平６−91520（ＪＰ，Ｂ２) ＩＴＵ−Ｔ ＲＥＣＯＭＭＥＮＤＡＴ ＩＯＮ Ｉ．432

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 外部から入力されたセルデータをブロッ
    ク単位としてＣＲＣを遂行してブロック当り少なくとも
    一回以上の遷移を持つように所定の冗長ビットを生成す
    るＣＲＣ生成手段、 外部から入力されたセル同期信号とセル周期指定信号を
    利用して周期的サンプルおよびスクランブリング信号を
    生成して上記ＣＲＣ生成手段から出力された上記冗長ビ
    ットを部分的にスクランブリングする可変周期的標本ス
    クランブリング手段、 外部から入力したセル同期信号を入力してセルの使用者
    情報と部分的にスクランブリングされた上記冗長ビット
    を多重化するためのタイミング信号を出力するタイミン
    グ制御手段、および セルの使用者情報と部分的にスクランブリングされた所
    定の冗長ビットを上記タイミング制御手段から入力した
    タイミング信号を利用して多重化する多重化手段を具備
    する循環線路符号化装置の送信部と、 外部から入力されたセルデータをブロック単位としてＣ
    ＲＣを遂行してブロックの同期検出の結果とサンプルビ
    ットを出力し、同期を検出できなかった時同期エラー信
    号を出力するＣＲＣ検出手段、 上記ＣＲＣ検出手段から入力したサンプルビットと送信
    部と同一の値のセル周期指定信号を利用してディスクラ
    ンブリングビットを生成してディスクランブリングのた
    めに上記ＣＲＣ検出手段へ出力する可変周期標本ディス
    クランブリング手段、 上記ＣＲＣ検出手段から入力したブロック同期検出結果
    および上記可変周期標本ディスクランブリング手段から
    入力したセル同期検出結果を入力してブロック同期を探
    すためのタイミング信号と送信部と同期されたディスク
    ランブリングビットを探すためのタイミング信号とを発
    生するタイミング復旧手段、および 上記タイミング復旧手段から入力したタイミング信号を
    利用してセルデータを逆多重化させる逆多重化手段を具
    備する循環線路符号化装置の受信部を包含することを特
    徴とするエラー検索およびフレーム復旧用の循環線路符
    号化装置。
JP33751495A 1994-12-23 1995-12-25 エラー検索およびフレーム復旧用の循環線路符号化装置 Expired - Fee Related JP2744603B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1994-36126 1994-12-23
KR1019940036126A KR970009756B1 (ko) 1994-12-23 1994-12-23 에러 정정 및 프레임 복구용 순환 선로 부호화 장치

Publications (2)

Publication Number Publication Date
JPH08242247A JPH08242247A (ja) 1996-09-17
JP2744603B2 true JP2744603B2 (ja) 1998-04-28

Family

ID=19403012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33751495A Expired - Fee Related JP2744603B2 (ja) 1994-12-23 1995-12-25 エラー検索およびフレーム復旧用の循環線路符号化装置

Country Status (3)

Country Link
US (1) US5703882A (ja)
JP (1) JP2744603B2 (ja)
KR (1) KR970009756B1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3575215B2 (ja) * 1997-03-05 2004-10-13 株式会社日立製作所 パケット通信方法及び通信端末装置
US6678842B1 (en) 1998-12-14 2004-01-13 Agere Systems Inc. Communications system and associated deskewing methods
US6909727B1 (en) 1998-12-14 2005-06-21 Agere Systems Inc. Communications system and associated methods with out-of-band control
US6775302B1 (en) 1998-12-14 2004-08-10 Agere Systems Inc. Communications system with symmetrical interfaces and associated methods
US6675327B1 (en) 1998-12-14 2004-01-06 Agere Systems Inc. Communications system including lower rate parallel electronics with skew compensation and associated methods
US6681203B1 (en) * 1999-02-26 2004-01-20 Lucent Technologies Inc. Coupled error code protection for multi-mode vocoders
US6609226B1 (en) * 2000-04-10 2003-08-19 Nortel Networks Limited Networking device and method for making cyclic redundancy check (CRC) immune to scrambler error duplication
GB2377142A (en) * 2001-06-29 2002-12-31 Motorola Inc Encoder for generating an error checkword
US20030217320A1 (en) * 2002-05-20 2003-11-20 Gorshe Steven Scott Cyclic redundancy check circuit for use with self-synchronous scramblers
US8650470B2 (en) 2003-03-20 2014-02-11 Arm Limited Error recovery within integrated circuit
US7010469B2 (en) * 2003-09-30 2006-03-07 International Business Machines Corporation Method of computing partial CRCs
US7237182B1 (en) 2003-12-12 2007-06-26 Cisco Technology, Inc. System and method for selectively recovering frames in a communications environment
KR101203471B1 (ko) * 2006-06-29 2012-11-21 삼성전자주식회사 네트워크 브리지에서 이더넷 프레임을 전달하는 방법 및상기 브리지 장치
ATE494687T1 (de) 2006-11-14 2011-01-15 Nxp Bv Integrierte schaltung zum codieren von daten
KR100928261B1 (ko) * 2007-09-08 2009-11-24 엘지전자 주식회사 비검출 오류 저감을 위한 신호 분할 및 ｃｒｃ 부착 방법
CN101599811B (zh) * 2008-06-02 2011-04-06 华为技术有限公司 一种数据处理装置,通信设备以及数据处理方法
US8381068B1 (en) * 2010-08-27 2013-02-19 Altera Corporation Partial reconfiguration and error detection in an integrated circuit

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4397020A (en) * 1980-09-11 1983-08-02 Bell Telephone Laboratories, Incorporated Error monitoring in digital transmission systems
JP2655547B2 (ja) * 1991-03-13 1997-09-24 富士通株式会社 Ｃｒｃ演算方法及びａｔｍ交換方式におけるｈｅｃ同期装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ＩＴＵ−Ｔ ＲＥＣＯＭＭＥＮＤＡＴＩＯＮ Ｉ．４３２

Also Published As

Publication number Publication date
KR960024952A (ko) 1996-07-20
KR970009756B1 (ko) 1997-06-18
US5703882A (en) 1997-12-30
JPH08242247A (ja) 1996-09-17

Similar Documents

Publication Publication Date Title
JP2744603B2 (ja) エラー検索およびフレーム復旧用の循環線路符号化装置
US5023612A (en) Illegal sequence detection and protection circuit
KR100441822B1 (ko) 압축비디오신호전송장치
US7730387B2 (en) Data transmission method and apparatus using multiple scrambling codes
US20070168835A1 (en) Serial communications system and method
WO2006023996A2 (en) Methods and apparatus for error correction of transparent gfp (generic framing procedure) superblocks
JP2001308712A (ja) パケット化直列データの復号化方法及びデコーダ
US8281207B2 (en) Data transmission equipment and generating method for transmission code
JPH10190695A (ja) 高速フレーミング装置およびデータのバイトシーケンスを高速フレーミングする方法
US6920604B2 (en) Systems and methods for high speed serial encoding and decoding for data and control interfaces
JP3217298B2 (ja) ｎＢ２Ｐ符号および復号装置
US5629983A (en) Parallel transmission through plurality of optical fibers
KR950007977B1 (ko) 디지탈 정보신호의 동기화 방법 및 장치
EP0370291B1 (en) System and devices for transmitting signals consisting of data blocks
JP2001523420A (ja) デジタルデータの符号化、伝送、復号化のための方法および装置
KR100231488B1 (ko) 디에스에스(dss)방식의 샘플값 추출 장치 및 방법
JP2766228B2 (ja) スタッフ同期フレーム制御方式
JP6484409B2 (ja) 送信装置及び受信装置
JP4533111B2 (ja) 送信装置および受信装置
JPH1013406A (ja) ディジタル秘話装置
Gorshe CRC-16 polynomials optimized for applications using self-synchronous scramblers
CN107181563B (zh) 解码装置、信息传输系统和解码方法
JPH10285152A (ja) フレーム同期方式
KR960036687A (ko) 시스템 부호화기를 위한 재생시간정보 발생장치
JPH11145950A (ja) ディジタル秘話装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980109

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080206

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080206

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090206

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090206

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100206

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100206

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110206

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110206

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 15

LAPS Cancellation because of no payment of annual fees