JP3217298B2 - ｎＢ２Ｐ符号および復号装置 - Google Patents
ｎＢ２Ｐ符号および復号装置Info
- Publication number
- JP3217298B2 JP3217298B2 JP18624097A JP18624097A JP3217298B2 JP 3217298 B2 JP3217298 B2 JP 3217298B2 JP 18624097 A JP18624097 A JP 18624097A JP 18624097 A JP18624097 A JP 18624097A JP 3217298 B2 JP3217298 B2 JP 3217298B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- bit
- nibble
- odd
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/04—Control of transmission; Equalising
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/31—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining coding for error detection or correction and efficient use of the spectrum
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/06—Code representation, e.g. transition, for a given bit cell depending only on the information in that bit cell
- H03M5/08—Code representation by pulse width
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、伝送線路におい
て、伝送およびデータ復旧を容易にする線路符号の機能
と、復旧されたデータからエラー検出（error detectio
n)し得るチャンネル符号の機能とを同時に備えるｎＢ２
Ｐ符号および復号装置に関する。
て、伝送およびデータ復旧を容易にする線路符号の機能
と、復旧されたデータからエラー検出（error detectio
n)し得るチャンネル符号の機能とを同時に備えるｎＢ２
Ｐ符号および復号装置に関する。
【０００２】
【従来の技術】一般に、伝送あるいはリンクで用いられ
る符号は線路符号（line code)とチャンネル符号(chann
el code)とをそれぞれ別途に用いる。
る符号は線路符号（line code)とチャンネル符号(chann
el code)とをそれぞれ別途に用いる。
【０００３】高速伝送でよく用いられる線路符号は、遷
移(transition)が多くべきであり、かつ、直流バランス
(Direct Current balance)が良好であるべきであり、伝
送線路ビット速度とソース(source)ビット速度との差が
小さくなければならない。この線路符号の例としてよく
使われる符号は、スクランブルされたＮＲＺ(scrambled
None Return to Zero) 、ＣＭＩ(Code Mark Inversio
n) 、８Ｂ１０Ｂ符号(Peter A.Franaszek、Albert X.Wi
dmer; United States Patent No 4、486 、７３９）等
がある。
移(transition)が多くべきであり、かつ、直流バランス
(Direct Current balance)が良好であるべきであり、伝
送線路ビット速度とソース(source)ビット速度との差が
小さくなければならない。この線路符号の例としてよく
使われる符号は、スクランブルされたＮＲＺ(scrambled
None Return to Zero) 、ＣＭＩ(Code Mark Inversio
n) 、８Ｂ１０Ｂ符号(Peter A.Franaszek、Albert X.Wi
dmer; United States Patent No 4、486 、７３９）等
がある。
【０００４】しかしながら、従来の線路符号中、特にス
クランブルされたＮＲＺは遷移発生の数に制限があり、
ＣＭＩは必要とされる伝送ビット速度が大きく増加し、
スクランブルされたＮＲＺ、ＣＭＩおよび８Ｂ１０Ｂは
線路エラーを検出するために別のチャンネル符号（ｃｈ
ａｎｎｅｌ ｃｏｄｅ）を使用しなければならないとい
う問題点があった。特に、８Ｂ１０Ｂ符号はリンクによ
く使われる符号であって、必要とされる伝送ビット速度
の増加が１０／８で比較的小さく、直流バランスも良好
であるため、コンピューター網に主に使われている。し
かし、この８Ｂ１０Ｂ符号は線路符号であるため、線路
から発生するエラーを検出するためには別のチャンネル
符号を用いるべきであり、かつ、直列に伝送されたビッ
トをバイトに変える時、バイト同期のために必要な信号
の独自性(orthogonality) がないため、バイト同期を合
わせようとすれば複雑なアルゴリズムが必要となったり
ソースデータ(source data) に制限が加わるというもう
他の問題点もあった。
クランブルされたＮＲＺは遷移発生の数に制限があり、
ＣＭＩは必要とされる伝送ビット速度が大きく増加し、
スクランブルされたＮＲＺ、ＣＭＩおよび８Ｂ１０Ｂは
線路エラーを検出するために別のチャンネル符号（ｃｈ
ａｎｎｅｌ ｃｏｄｅ）を使用しなければならないとい
う問題点があった。特に、８Ｂ１０Ｂ符号はリンクによ
く使われる符号であって、必要とされる伝送ビット速度
の増加が１０／８で比較的小さく、直流バランスも良好
であるため、コンピューター網に主に使われている。し
かし、この８Ｂ１０Ｂ符号は線路符号であるため、線路
から発生するエラーを検出するためには別のチャンネル
符号を用いるべきであり、かつ、直列に伝送されたビッ
トをバイトに変える時、バイト同期のために必要な信号
の独自性(orthogonality) がないため、バイト同期を合
わせようとすれば複雑なアルゴリズムが必要となったり
ソースデータ(source data) に制限が加わるというもう
他の問題点もあった。
【０００５】一般に多く用いられるパリティビットをデ
ータビットに加えて符号を生成する方式は、ブロック符
号(block code)のうち循環符号(cyclic code) に一番適
合した方式である。この方式は、データにパリティを加
えてこのブロックが偶数若しくは奇数になるようにする
ことである。
ータビットに加えて符号を生成する方式は、ブロック符
号(block code)のうち循環符号(cyclic code) に一番適
合した方式である。この方式は、データにパリティを加
えてこのブロックが偶数若しくは奇数になるようにする
ことである。
【０００６】この発明は、このようなブロック符号の一
種であるパリティ符号方式に基づいている。ところで、
この方式は、チャンネル符号の一種であるため、データ
のエラー有無は検出できるが、データビットの遷移を一
定に保障することはできず、直列データに伝送されたと
きバイト同期を見付けるためには複雑な方式や装置が要
求されるというさらに他の問題点もあった。
種であるパリティ符号方式に基づいている。ところで、
この方式は、チャンネル符号の一種であるため、データ
のエラー有無は検出できるが、データビットの遷移を一
定に保障することはできず、直列データに伝送されたと
きバイト同期を見付けるためには複雑な方式や装置が要
求されるというさらに他の問題点もあった。
【０００７】
【発明が解決しようとする課題】前記問題点を解決する
ためのこの発明は、伝送ビット速度の増加が少なく、符
号機、復号機および線路等から発生したビットエラーを
検出するために別のチャンネル符号を使わないでバイト
同期のための独自的な信号を生成して簡単にバイト同期
を実現するｎＢ２Ｐ符号および復号装置を提供すること
を目的とする。
ためのこの発明は、伝送ビット速度の増加が少なく、符
号機、復号機および線路等から発生したビットエラーを
検出するために別のチャンネル符号を使わないでバイト
同期のための独自的な信号を生成して簡単にバイト同期
を実現するｎＢ２Ｐ符号および復号装置を提供すること
を目的とする。
【０００８】伝送線路、又はリンクにおいて、データ伝
送および復旧を容易にする線路符号の機能と、この復旧
されたデータからエラーを検出するためのチャンネル符
号の機能とを兼備するためのｎＢ２Ｐ符号および復号装
置は、入力されるｎ個の並列データを一定のデータ単位
に分け奇数パリティを加えたｎ＋２ビットの符号化され
たデータと、この符号化されたデータとは重複しないで
独自性を有するように予め設定されたｎ＋２ビットのブ
ロック同期データとを順次直列伝送するｎＢ２Ｐ符号装
置と、直列伝送されたデータからブロック同期データを
検出し、符号化されたデータのエラーを奇数パリティを
用いて検査し、この奇数パリティを除去して元のｎ個の
並列データに復号するｎＢ２Ｐ復号装置から構成するこ
とを特徴とする。
送および復旧を容易にする線路符号の機能と、この復旧
されたデータからエラーを検出するためのチャンネル符
号の機能とを兼備するためのｎＢ２Ｐ符号および復号装
置は、入力されるｎ個の並列データを一定のデータ単位
に分け奇数パリティを加えたｎ＋２ビットの符号化され
たデータと、この符号化されたデータとは重複しないで
独自性を有するように予め設定されたｎ＋２ビットのブ
ロック同期データとを順次直列伝送するｎＢ２Ｐ符号装
置と、直列伝送されたデータからブロック同期データを
検出し、符号化されたデータのエラーを奇数パリティを
用いて検査し、この奇数パリティを除去して元のｎ個の
並列データに復号するｎＢ２Ｐ復号装置から構成するこ
とを特徴とする。
【０００９】好ましいｎＢ２Ｐ符号装置は、入力される
ｎ個の並列データを奇数ビットになるように二つのニブ
ルに分け、各ニブルことに奇数パリティを１ビットづつ
加えて一つの符号化されたデータを生成する奇数ビット
ニブルおよび奇数パリティ生成部と、データの同期のた
めに予め符号化されたデータに対して符号違反させて設
定されたブロック同期データを生成するブロック同期信
号生成機と、選択信号に応じて奇数ビットニブルおよび
奇数パリティ生成機から生成された、符号化されたデー
タ、あるいはブロック同期信号生成機から生成されたブ
ロック同期データを選択し、この選択された並列データ
を直列データに変換して送出するデータ選択および並列
−直列データ変換機と、符号化されたデータが送出され
るとともにブロック同期データが符号化されたデータの
ブロックごとに送出されるようにするための各選択信号
を、決められたクロックによって並列−直列データ変換
機へ与える選択信号生成機とで構成される。
ｎ個の並列データを奇数ビットになるように二つのニブ
ルに分け、各ニブルことに奇数パリティを１ビットづつ
加えて一つの符号化されたデータを生成する奇数ビット
ニブルおよび奇数パリティ生成部と、データの同期のた
めに予め符号化されたデータに対して符号違反させて設
定されたブロック同期データを生成するブロック同期信
号生成機と、選択信号に応じて奇数ビットニブルおよび
奇数パリティ生成機から生成された、符号化されたデー
タ、あるいはブロック同期信号生成機から生成されたブ
ロック同期データを選択し、この選択された並列データ
を直列データに変換して送出するデータ選択および並列
−直列データ変換機と、符号化されたデータが送出され
るとともにブロック同期データが符号化されたデータの
ブロックごとに送出されるようにするための各選択信号
を、決められたクロックによって並列−直列データ変換
機へ与える選択信号生成機とで構成される。
【００１０】ここで奇数ビットニブルおよび奇数パリテ
ィ生成部は、入力されるｎ個の並列データをｎ／２−１
ビットの上位ニブルとして生成した後で貯蔵し、この上
位ニブルに奇数パリティを１ビット加える第１ニブルデ
ータレジスタおよび奇数パリティ生成機と、入力される
ｎ個の並列データをｎ／２＋１ビットの下位ニブルとし
て生成した後で貯蔵し、この下位ニブルに奇数パリティ
を１ビット加える第２ニブルデータレジスタおよび奇数
パリティ生成機とで構成される。ブロック同期信号生成
機は、二つのニブルのいずれか一つのニブルに対して符
号違反を行なってブロック同期データを生成し、これを
ブロック同期信号に用いる。
ィ生成部は、入力されるｎ個の並列データをｎ／２−１
ビットの上位ニブルとして生成した後で貯蔵し、この上
位ニブルに奇数パリティを１ビット加える第１ニブルデ
ータレジスタおよび奇数パリティ生成機と、入力される
ｎ個の並列データをｎ／２＋１ビットの下位ニブルとし
て生成した後で貯蔵し、この下位ニブルに奇数パリティ
を１ビット加える第２ニブルデータレジスタおよび奇数
パリティ生成機とで構成される。ブロック同期信号生成
機は、二つのニブルのいずれか一つのニブルに対して符
号違反を行なってブロック同期データを生成し、これを
ブロック同期信号に用いる。
【００１１】好ましいｎＢ２Ｐ復号装置は、ｎＢ２Ｐ符
号装置から伝送されたｎ＋２ビットの直列データをビッ
ト間隔にシフトさせるシフトレジスタと、シフトされた
直列データからブロック同期データを予め設定された符
号違反データパターンを用いて検出するブロック同期信
号検出機と、検出されたブロック同期データを受信して
ブロックおよびバイト同期タイミングを再生するブロッ
クおよびバイトタイミング再生機と、再生されたバイト
タイミングを用いてシフトレジスタから入力される符号
化されたデータを並列データに変換する直列−並列デー
タ変換機と、変換された並列データを一定のデータ単位
に分け、符号化されたデータのエラー有無を検出するた
めに各奇数パリティを検査し、この奇数パリティを除去
して元のｎビットに復号するバイト復旧およびパリティ
検査部とで構成される。
号装置から伝送されたｎ＋２ビットの直列データをビッ
ト間隔にシフトさせるシフトレジスタと、シフトされた
直列データからブロック同期データを予め設定された符
号違反データパターンを用いて検出するブロック同期信
号検出機と、検出されたブロック同期データを受信して
ブロックおよびバイト同期タイミングを再生するブロッ
クおよびバイトタイミング再生機と、再生されたバイト
タイミングを用いてシフトレジスタから入力される符号
化されたデータを並列データに変換する直列−並列デー
タ変換機と、変換された並列データを一定のデータ単位
に分け、符号化されたデータのエラー有無を検出するた
めに各奇数パリティを検査し、この奇数パリティを除去
して元のｎビットに復号するバイト復旧およびパリティ
検査部とで構成される。
【００１２】ここで、ブロック同期信号検出機は、伝送
線路から発生されるブロック同期データを予め設定され
た符号違反データパターンに基づいて確認する。バイト
復旧およびパリティ検査部は、入力されるｎ＋２ビット
の並列データを（ｎ＋２）／２−１ビットから構成され
た上位ニブルに復旧した後で貯蔵し、この上位ニブルに
加えた奇数パリティを検査した後で除去する、第１バイ
ト復旧レジスタおよび奇数パリティ検査機と、入力され
るｎ＋２ビットの並列データを（ｎ＋２）／２＋１ビッ
トの下位ニブルで復旧した後で貯蔵し、この下位ニブル
に加えた奇数パリティを検査した後で除去する第２バイ
ト復旧レジスタおよび奇数パリティ検査機とで構成され
る。
線路から発生されるブロック同期データを予め設定され
た符号違反データパターンに基づいて確認する。バイト
復旧およびパリティ検査部は、入力されるｎ＋２ビット
の並列データを（ｎ＋２）／２−１ビットから構成され
た上位ニブルに復旧した後で貯蔵し、この上位ニブルに
加えた奇数パリティを検査した後で除去する、第１バイ
ト復旧レジスタおよび奇数パリティ検査機と、入力され
るｎ＋２ビットの並列データを（ｎ＋２）／２＋１ビッ
トの下位ニブルで復旧した後で貯蔵し、この下位ニブル
に加えた奇数パリティを検査した後で除去する第２バイ
ト復旧レジスタおよび奇数パリティ検査機とで構成され
る。
【００１３】このような本発明は、線路から発生するエ
ラーを別のチャンネル符号を使わないで容易に検出する
ことができ、かつ、直列に伝送されたデータからバイト
の同期を検出するために複雑なアルゴリズムを使わなく
ても符号装置から独自的な(orthogonal)パターンを発生
させてバイトの同期を容易に検出することができる。
ラーを別のチャンネル符号を使わないで容易に検出する
ことができ、かつ、直列に伝送されたデータからバイト
の同期を検出するために複雑なアルゴリズムを使わなく
ても符号装置から独自的な(orthogonal)パターンを発生
させてバイトの同期を容易に検出することができる。
【００１４】また、この発明は、従来のパリティ符号方
式と比較して見れば、符号装置から出力される１バイト
のデータ内に遷移が３度以上存在することによって復号
装置におけるクロック抽出が容易になり、かつ、直列デ
ータが受信される場合のバイト同期を簡単に検出するこ
とができる。
式と比較して見れば、符号装置から出力される１バイト
のデータ内に遷移が３度以上存在することによって復号
装置におけるクロック抽出が容易になり、かつ、直列デ
ータが受信される場合のバイト同期を簡単に検出するこ
とができる。
【００１５】
【発明の実施の形態】この発明のｎＢ２Ｐ符号および復
号装置を説明する。
号装置を説明する。
【００１６】まず、この発明において用いられるｎＢ２
Ｐ符号方式を説明すれば次のようである。
Ｐ符号方式を説明すれば次のようである。
【００１７】入力される１バイトがｎバイトで構成され
た並列データをバイトごとに奇数ビットになるように二
つのニブルに分ける。
た並列データをバイトごとに奇数ビットになるように二
つのニブルに分ける。
【００１８】例えば、ｎが偶数であれば（ｎ／２）＋１
と（ｎ／２）−１とに分ける。二つのニブル(nibble)に
対してそれぞれのニブルごとに奇数(odd) パリティを１
ビットづつ加え、１ビットづつ加えた二つのニブルで構
成されたバイトを新たに形成する奇数ビットニブルおよ
び奇数パリティを生成する。
と（ｎ／２）−１とに分ける。二つのニブル(nibble)に
対してそれぞれのニブルごとに奇数(odd) パリティを１
ビットづつ加え、１ビットづつ加えた二つのニブルで構
成されたバイトを新たに形成する奇数ビットニブルおよ
び奇数パリティを生成する。
【００１９】ブロック（あるいはフレーム）の同期を区
別するために、まえもって符号化されたデータに対して
符号違反(code violation)を行なって設定した独自的な
(orthogonal)ブロック同期信号を生成する。ここで、
「符号違反」とは、符号化されたデータに奇数パリティ
がないように行なう過程を言い、「独自的な」の意味
は、符号化されたデータと重複しないで独立的に存在す
るデータのことを言う。
別するために、まえもって符号化されたデータに対して
符号違反(code violation)を行なって設定した独自的な
(orthogonal)ブロック同期信号を生成する。ここで、
「符号違反」とは、符号化されたデータに奇数パリティ
がないように行なう過程を言い、「独自的な」の意味
は、符号化されたデータと重複しないで独立的に存在す
るデータのことを言う。
【００２０】次に、この発明のｎＢ２Ｐ復号方式を説明
すれば次のようである。
すれば次のようである。
【００２１】この発明の復号方式は、入力されるビット
列(bit stream)、即ち直列データからブロック同期信号
を検出してバイト同期を見付け、この直列データを並列
データに変換した後、前記符号方式と同様にこの並列デ
ータを再び二つのニブルに分けてこのニブルに加えた各
奇数パリティを確認し、各ニブルからパリティを除去し
て元のバイトに復旧する。
列(bit stream)、即ち直列データからブロック同期信号
を検出してバイト同期を見付け、この直列データを並列
データに変換した後、前記符号方式と同様にこの並列デ
ータを再び二つのニブルに分けてこのニブルに加えた各
奇数パリティを確認し、各ニブルからパリティを除去し
て元のバイトに復旧する。
【００２２】ここで二つのニブルに分けるためには、入
力される直列データがｎ＋２ビットに構成された１バイ
トが入力されるため、上位ニブルは（ｎ＋２）／２−１
ビットとなり、下位ニブルは（ｎ＋２）／２＋１ビット
となる。
力される直列データがｎ＋２ビットに構成された１バイ
トが入力されるため、上位ニブルは（ｎ＋２）／２−１
ビットとなり、下位ニブルは（ｎ＋２）／２＋１ビット
となる。
【００２３】上述のこの発明の符号方式をｎ＝８である
データビットの例を挙げてより具体的に説明する。
データビットの例を挙げてより具体的に説明する。
【００２４】ソースデータ１バイトが８ビットであるた
め、１ニブルのビット数は３となるように、他の１ニブ
ルのビット数は５となるように分けることができる。ソ
ースデータの１バイトを最上位からＢ７、Ｂ６、Ｂ５、
Ｂ４、Ｂ３、Ｂ２、Ｂ１、Ｂ０とすれば、３ビットに構
成されたニブルは、Ｂ７、Ｂ６、Ｂ５となり、５ビット
で構成されたニブルは、Ｂ４、Ｂ３、Ｂ２、Ｂ１、Ｂ０
となる。ここでＢ７、Ｂ６、Ｂ５で構成されたニブルを
上位ニブル(Higher nibble) と言い、Ｂ４、Ｂ３、Ｂ
２、Ｂ１、Ｂ０で構成されたニブルを下位ニブル(Lower
nibble)と言えば、上位ニブルと下位ニブルとは奇数個
のビットでそれぞれ構成されることが分かる。この発明
の符号化は、前記上位ニブルに奇数パリティを加えてＢ
７、Ｂ６、Ｂ５、Ｐ１ビットで構成された新たな符号化
された上位ニブルを生成し、前記下位ニブルにも奇数パ
リティを加えてＢ４、Ｂ３、Ｂ２、Ｂ１、Ｂ０、Ｐ０ビ
ットで構成された新たな符号化された下位ニブルを生成
して、符号化された１０ビットのバイトＢ７、Ｂ６、Ｂ
５、Ｂ４、Ｂ３、Ｂ２、Ｂ１、Ｂ０、Ｐ０を生成するよ
うになる。前記符号化されたバイトは、８Ｂ２Ｐと表現
され、次のような特性がある。
め、１ニブルのビット数は３となるように、他の１ニブ
ルのビット数は５となるように分けることができる。ソ
ースデータの１バイトを最上位からＢ７、Ｂ６、Ｂ５、
Ｂ４、Ｂ３、Ｂ２、Ｂ１、Ｂ０とすれば、３ビットに構
成されたニブルは、Ｂ７、Ｂ６、Ｂ５となり、５ビット
で構成されたニブルは、Ｂ４、Ｂ３、Ｂ２、Ｂ１、Ｂ０
となる。ここでＢ７、Ｂ６、Ｂ５で構成されたニブルを
上位ニブル(Higher nibble) と言い、Ｂ４、Ｂ３、Ｂ
２、Ｂ１、Ｂ０で構成されたニブルを下位ニブル(Lower
nibble)と言えば、上位ニブルと下位ニブルとは奇数個
のビットでそれぞれ構成されることが分かる。この発明
の符号化は、前記上位ニブルに奇数パリティを加えてＢ
７、Ｂ６、Ｂ５、Ｐ１ビットで構成された新たな符号化
された上位ニブルを生成し、前記下位ニブルにも奇数パ
リティを加えてＢ４、Ｂ３、Ｂ２、Ｂ１、Ｂ０、Ｐ０ビ
ットで構成された新たな符号化された下位ニブルを生成
して、符号化された１０ビットのバイトＢ７、Ｂ６、Ｂ
５、Ｂ４、Ｂ３、Ｂ２、Ｂ１、Ｂ０、Ｐ０を生成するよ
うになる。前記符号化されたバイトは、８Ｂ２Ｐと表現
され、次のような特性がある。
【００２５】第１番目に、ソースデータ(Source Data)
の１バイトが全部０であるとか全部１である場合にも１
バイト内に遷移が３度存在する（例；0001000001、1110
111110）。
の１バイトが全部０であるとか全部１である場合にも１
バイト内に遷移が３度存在する（例；0001000001、1110
111110）。
【００２６】第２番目に、符号エラーはチャンネル符号
エラーであって、線路および符号／復号機から発生する
エラーを検出することができる。
エラーであって、線路および符号／復号機から発生する
エラーを検出することができる。
【００２７】第３番目に、ビットパターンとして独自的
なパターンを二つのニブルのいずれか一つのニブルから
符号違反(code violation)として生成し、ブロック同期
信号に使うことができ（例えば、1000000000、01111111
11、又は、0000000001、1111111110）、予め設定された
符号で符号違反した符号はエラーと扱わないで周期的な
周期パターンを用いて確認することによって、線路およ
び符号／復号機から発生するエラーをさらに検出するこ
とができる。
なパターンを二つのニブルのいずれか一つのニブルから
符号違反(code violation)として生成し、ブロック同期
信号に使うことができ（例えば、1000000000、01111111
11、又は、0000000001、1111111110）、予め設定された
符号で符号違反した符号はエラーと扱わないで周期的な
周期パターンを用いて確認することによって、線路およ
び符号／復号機から発生するエラーをさらに検出するこ
とができる。
【００２８】第４番目に、０あるいは１が連続する最大
長さ(Maximum runs 1 or 0 length)は符号違反が発生す
るブロック同期信号から発生することができ、この時の
長さは符号違反が発生するブロック同期信号から発生す
ることができる。すなわち、この時の長さは１４［（ｎ
＋１）＋｛（ｎ／２）＋１｝；ｎは偶数］である。
長さ(Maximum runs 1 or 0 length)は符号違反が発生す
るブロック同期信号から発生することができ、この時の
長さは符号違反が発生するブロック同期信号から発生す
ることができる。すなわち、この時の長さは１４［（ｎ
＋１）＋｛（ｎ／２）＋１｝；ｎは偶数］である。
【００２９】次の表１は、前記で説明した符号化された
データを示した表である。
データを示した表である。
【００３０】
【表１】
【００３１】表１ではソースデータの１バイトが８ビッ
トに構成されたデータに対するこの発明の符号方式に対
して詳細な例を示している。
トに構成されたデータに対するこの発明の符号方式に対
して詳細な例を示している。
【００３２】表１において、１番目の列は、ソースデー
タの値を十進数(Decimal) で表示し、２番目の列は、ソ
ースデータを２進数(Binary)で表示し、３番目の列は符
号化された最終のソースデータのＢ７、Ｂ６、Ｂ５、Ｐ
１を表示し、４番目の列は、符号化された最終ソースデ
ータのＢ４、Ｂ３、Ｂ２、Ｂ１、Ｂ０、Ｐ０を示してい
る。
タの値を十進数(Decimal) で表示し、２番目の列は、ソ
ースデータを２進数(Binary)で表示し、３番目の列は符
号化された最終のソースデータのＢ７、Ｂ６、Ｂ５、Ｐ
１を表示し、４番目の列は、符号化された最終ソースデ
ータのＢ４、Ｂ３、Ｂ２、Ｂ１、Ｂ０、Ｐ０を示してい
る。
【００３３】ソースデータの１バイトが８ビットに構成
される場合、この１バイトを、一つのニブルのビット数
は３となり、もう一つのニブルのビット数は５となるよ
うに分ける。
される場合、この１バイトを、一つのニブルのビット数
は３となり、もう一つのニブルのビット数は５となるよ
うに分ける。
【００３４】ソースデータの１バイトを最上位からＢ
７、Ｂ６、Ｂ５、Ｂ４、Ｂ３、Ｂ２、Ｂ１、Ｂ０とすれ
ば、３ビットで構成されたニブルは、Ｂ７、Ｂ６、Ｂ５
となり、５ビットで構成されたニブルは、Ｂ４、Ｂ３、
Ｂ２、Ｂ１、Ｂ０となる。
７、Ｂ６、Ｂ５、Ｂ４、Ｂ３、Ｂ２、Ｂ１、Ｂ０とすれ
ば、３ビットで構成されたニブルは、Ｂ７、Ｂ６、Ｂ５
となり、５ビットで構成されたニブルは、Ｂ４、Ｂ３、
Ｂ２、Ｂ１、Ｂ０となる。
【００３５】この発明の符号化は、前記上位ニブルに奇
数パリティを加えて、Ｂ７、Ｂ６、Ｂ５、Ｐ１ビットで
構成された新たなニブルを生成し、前記下位ニブルに奇
数パリティを加えて、Ｂ４、Ｂ３、Ｂ２、Ｂ１、Ｂ０、
Ｐ０ビットで構成された新たな下位ニブルを生成して符
号化された１０ビットバイトＢ７、Ｂ６、Ｂ５、Ｐ１、
Ｂ４、Ｂ３、Ｂ２、Ｂ１、Ｂ０、Ｐ０を生成することに
なる。
数パリティを加えて、Ｂ７、Ｂ６、Ｂ５、Ｐ１ビットで
構成された新たなニブルを生成し、前記下位ニブルに奇
数パリティを加えて、Ｂ４、Ｂ３、Ｂ２、Ｂ１、Ｂ０、
Ｐ０ビットで構成された新たな下位ニブルを生成して符
号化された１０ビットバイトＢ７、Ｂ６、Ｂ５、Ｐ１、
Ｂ４、Ｂ３、Ｂ２、Ｂ１、Ｂ０、Ｐ０を生成することに
なる。
【００３６】表１において、Ｓｒ Ｂｙｔｅ（ｒ＝１〜
４）は、ソースデータ(Source Data) の１バイトが８ビ
ットで構成されている場合、ブロック同期を検出しうる
ように符号違反を行なうことによって生成したブロック
同期信号である。このブロック同期信号Ｓｒは、独自性
を維持するためにＳ１、Ｓ２を用いるとＳ３、Ｓ４を用
いることができないし、Ｓ３、Ｓ４を用いるとＳ１、Ｓ
２を用いることができない。この理由は、Ｓ１とＳ２を
用いる場合、Ｓ３とＳ４とを同時に用いればＳ３、Ｓ４
とがデータパターンと認識し得るという問題点があるた
めである。以下、この発明の好ましい実施例を添附され
た図面を参照して詳細に説明する。
４）は、ソースデータ(Source Data) の１バイトが８ビ
ットで構成されている場合、ブロック同期を検出しうる
ように符号違反を行なうことによって生成したブロック
同期信号である。このブロック同期信号Ｓｒは、独自性
を維持するためにＳ１、Ｓ２を用いるとＳ３、Ｓ４を用
いることができないし、Ｓ３、Ｓ４を用いるとＳ１、Ｓ
２を用いることができない。この理由は、Ｓ１とＳ２を
用いる場合、Ｓ３とＳ４とを同時に用いればＳ３、Ｓ４
とがデータパターンと認識し得るという問題点があるた
めである。以下、この発明の好ましい実施例を添附され
た図面を参照して詳細に説明する。
【００３７】図１は、この発明による符号化装置の構成
図である。
図である。
【００３８】符号化装置は、図１に示されたように、第
１ニブルデータレジスタおよび奇数パリティ生成機１１
１と、第２ニブルデータレジスタおよび奇数パリティ生
成機１１２を含む奇数ビットニブル生成および奇数パリ
ティ生成部１１０、ブロック同期信号生成機１２０デー
タ選択および並列／直列データ変換機１３０および選択
信号生成機１４０とで構成されている。
１ニブルデータレジスタおよび奇数パリティ生成機１１
１と、第２ニブルデータレジスタおよび奇数パリティ生
成機１１２を含む奇数ビットニブル生成および奇数パリ
ティ生成部１１０、ブロック同期信号生成機１２０デー
タ選択および並列／直列データ変換機１３０および選択
信号生成機１４０とで構成されている。
【００３９】奇数ビットニブル生成および奇数パリティ
生成部１１０は、１バイトがｎビットに構成されて入力
される並列データをそれぞれ奇数個のビットで構成され
た二つのニブルになるように分け、この分けられた各ニ
ブルに１ビットの奇数パリティを加えて１バイトがｎ＋
２ビットになるように生成する。このような作用をする
第１ニブルデータレジスタおよび奇数パリティ生成機１
１１と、第２ニブルデータレジスタおよび奇数パリティ
生成機１１２とをそれぞれ詳細に説明する。
生成部１１０は、１バイトがｎビットに構成されて入力
される並列データをそれぞれ奇数個のビットで構成され
た二つのニブルになるように分け、この分けられた各ニ
ブルに１ビットの奇数パリティを加えて１バイトがｎ＋
２ビットになるように生成する。このような作用をする
第１ニブルデータレジスタおよび奇数パリティ生成機１
１１と、第２ニブルデータレジスタおよび奇数パリティ
生成機１１２とをそれぞれ詳細に説明する。
【００４０】第１ニブルデータレジスタおよび奇数パリ
ティ生成機１１１は、入力されるｎビットの並列データ
を受け奇数ビットにされた上位ニブルをレジスタに臨時
貯蔵し、この上位ニブルに１ビットの奇数パリティを追
加する。ここで上位ニブルは、［ｎ／２−１］によって
奇数ビットとなる。
ティ生成機１１１は、入力されるｎビットの並列データ
を受け奇数ビットにされた上位ニブルをレジスタに臨時
貯蔵し、この上位ニブルに１ビットの奇数パリティを追
加する。ここで上位ニブルは、［ｎ／２−１］によって
奇数ビットとなる。
【００４１】第２ニブルデータレジスタおよび奇数パリ
ティ生成機１１２は、入力されるｎビットの並列データ
を受けて奇数ビットにされた下位ニブルをレジスタに臨
時貯蔵し、この下位ニブルに１ビットの奇数パリティを
加える。ここで下位ニブルは、［ｎ／２＋１］によって
奇数ビットとなる。
ティ生成機１１２は、入力されるｎビットの並列データ
を受けて奇数ビットにされた下位ニブルをレジスタに臨
時貯蔵し、この下位ニブルに１ビットの奇数パリティを
加える。ここで下位ニブルは、［ｎ／２＋１］によって
奇数ビットとなる。
【００４２】従って、第１、第２ニブルデータレジスタ
および奇数パリティ生成機１１１，１１２は、ｎ＝８で
ある場合、３ビットの上位ニブルに奇数パリティ１ビッ
トを加え、５ビットの下位ニブルに奇数パリティ１ビッ
トを加える。結局、奇数ビットニブルおよび奇数パリテ
ィ生成部１１０は、１０ビット（＝ｎ＋２）で構成され
た新たな１バイトを生成する。
および奇数パリティ生成機１１１，１１２は、ｎ＝８で
ある場合、３ビットの上位ニブルに奇数パリティ１ビッ
トを加え、５ビットの下位ニブルに奇数パリティ１ビッ
トを加える。結局、奇数ビットニブルおよび奇数パリテ
ィ生成部１１０は、１０ビット（＝ｎ＋２）で構成され
た新たな１バイトを生成する。
【００４３】ブロック同期信号生成機１２０は、後述す
る復号化装置からブロック（又はフレーム）の同期区別
とバイトタイミングの抽出を容易にすることができるよ
うに、符号化されたデータからビットパターンが独自的
なｎ＋２ビットで構成される符号違反された並列データ
を予め設定して続いて出力する。ここでブロック同期信
号生成機１２０は、入力されるｎビットの並列データが
設計用途によって変わって入力される場合、予めこの入
力されるデータが符号化されて出力される符号化された
データに対して符号違反された独自的なｎ＋２ビットで
構成されたブロック同期信号を設定しておく。
る復号化装置からブロック（又はフレーム）の同期区別
とバイトタイミングの抽出を容易にすることができるよ
うに、符号化されたデータからビットパターンが独自的
なｎ＋２ビットで構成される符号違反された並列データ
を予め設定して続いて出力する。ここでブロック同期信
号生成機１２０は、入力されるｎビットの並列データが
設計用途によって変わって入力される場合、予めこの入
力されるデータが符号化されて出力される符号化された
データに対して符号違反された独自的なｎ＋２ビットで
構成されたブロック同期信号を設定しておく。
【００４４】この際、予め設定されたブロック同期信号
は上述したように、二つのニブルのいずれか一つのニブ
ルに対して符号違反を行なって生成される。上位ニブル
に対して符号違反を行なったブロック同期信号と、下位
ニブルに対して符号違反を行なったブロック同期信号と
を同時に使うことはできない。
は上述したように、二つのニブルのいずれか一つのニブ
ルに対して符号違反を行なって生成される。上位ニブル
に対して符号違反を行なったブロック同期信号と、下位
ニブルに対して符号違反を行なったブロック同期信号と
を同時に使うことはできない。
【００４５】データ選択および並列−直列データ変換機
１３０は、選択信号生成機１４０から出力される選択信
号(Select)に制御され、この選択信号の制御によって奇
数ビットニブルおよび奇数パリティ生成部１１０、ある
いはブロック同期信号生成機１２０から出力される並列
データ（＝ｎ＋２）を選択し、この選択された並列デー
タを直列データに変換させてｎＢ２Ｐ復号装置へ送信す
る。選択信号生成機１４０は、予定されたタイミングス
ロット(Timing Slot) に基づいて、データ選択および並
列−直列データ変換機１３０が、奇数ビットニブルおよ
び奇数パリティ生成部１１０から出力されたデータ（＝
ｎ＋２）と、ブロック同期信号生成機１２０から出力さ
れたブロック同期パターン（即ち、ブロック同期データ
パターンと言う）のうち一方を適切に選択し得るように
選択信号を生成し、この生成された選択信号をデータ選
択および並列−直列データ変換機２０３に与える。
１３０は、選択信号生成機１４０から出力される選択信
号(Select)に制御され、この選択信号の制御によって奇
数ビットニブルおよび奇数パリティ生成部１１０、ある
いはブロック同期信号生成機１２０から出力される並列
データ（＝ｎ＋２）を選択し、この選択された並列デー
タを直列データに変換させてｎＢ２Ｐ復号装置へ送信す
る。選択信号生成機１４０は、予定されたタイミングス
ロット(Timing Slot) に基づいて、データ選択および並
列−直列データ変換機１３０が、奇数ビットニブルおよ
び奇数パリティ生成部１１０から出力されたデータ（＝
ｎ＋２）と、ブロック同期信号生成機１２０から出力さ
れたブロック同期パターン（即ち、ブロック同期データ
パターンと言う）のうち一方を適切に選択し得るように
選択信号を生成し、この生成された選択信号をデータ選
択および並列−直列データ変換機２０３に与える。
【００４６】この時、ソースデータの１ブロック（又
は、フレーム）が６４バイトから構成されていると仮定
すれば、前記選択信号は６５クロックサイクル以上ごと
に発生し、信号の長さは１クロックサイクル(Cycle) 以
上となる。
は、フレーム）が６４バイトから構成されていると仮定
すれば、前記選択信号は６５クロックサイクル以上ごと
に発生し、信号の長さは１クロックサイクル(Cycle) 以
上となる。
【００４７】即ち、選択信号生成機１４０は奇数ビット
ニブルおよび奇数パリティ生成部１１０から出力される
データが６４バイトになるまでは、論理的ロー(low) 信
号（あるいはハイ(high)信号）を連続して出力し、６５
バイトになる時、前記ブロック同期信号生成機１２０か
ら出力されたブロック同期パターンを出力するように論
理的ハイ信号（あるいは、ロー信号）を出力する。勿
論、選択信号生成機１４０から与えられる選択信号は使
用者によって可変されることができる。
ニブルおよび奇数パリティ生成部１１０から出力される
データが６４バイトになるまでは、論理的ロー(low) 信
号（あるいはハイ(high)信号）を連続して出力し、６５
バイトになる時、前記ブロック同期信号生成機１２０か
ら出力されたブロック同期パターンを出力するように論
理的ハイ信号（あるいは、ロー信号）を出力する。勿
論、選択信号生成機１４０から与えられる選択信号は使
用者によって可変されることができる。
【００４８】符号化されたソースデータは、ブロック同
期信号が挿入されるタイミングスロットに前もってダミ
ー(Dummy) バイトを加えることによってソースバイトの
流出がないようにする。
期信号が挿入されるタイミングスロットに前もってダミ
ー(Dummy) バイトを加えることによってソースバイトの
流出がないようにする。
【００４９】このような構成に基づいて、入力されるｎ
ビットが８ビットである場合を例としてｎＢ２Ｐ符号装
置の作用を説明すれば次のようである。
ビットが８ビットである場合を例としてｎＢ２Ｐ符号装
置の作用を説明すれば次のようである。
【００５０】８ビットの並列データが入力されると、奇
数ビットニブルおよび奇数パリティ生成部１１０は、８
ビットを奇数ビット（３ビット、５ビット）になるよう
に分けて上位ニブルと下位ニブルとを生成した後、各ニ
ブルに奇数パリティを１ビットづつ加えることによっ
て、１０ビットで構成された１バイトの新たなデータを
出力する。このような場合、各ニブルに奇数パリティを
加えることによって復号装置が別のチャンネル符号を使
わなくても簡単に線路上から発生するエラーを検出でき
るようにする。
数ビットニブルおよび奇数パリティ生成部１１０は、８
ビットを奇数ビット（３ビット、５ビット）になるよう
に分けて上位ニブルと下位ニブルとを生成した後、各ニ
ブルに奇数パリティを１ビットづつ加えることによっ
て、１０ビットで構成された１バイトの新たなデータを
出力する。このような場合、各ニブルに奇数パリティを
加えることによって復号装置が別のチャンネル符号を使
わなくても簡単に線路上から発生するエラーを検出でき
るようにする。
【００５１】このように出力された１バイトを入力に受
け入れたデータ選択および並列−直列データ変換機１３
０は、選択信号生成機１４０から与えられる選択信号に
応じて１バイトを選択した後、直列データに変換して送
信する。この過程を、１ブロックが６４バイトである場
合、１〜６３番目のバイトが入力されて出力されるまで
繰り返す。
け入れたデータ選択および並列−直列データ変換機１３
０は、選択信号生成機１４０から与えられる選択信号に
応じて１バイトを選択した後、直列データに変換して送
信する。この過程を、１ブロックが６４バイトである場
合、１〜６３番目のバイトが入力されて出力されるまで
繰り返す。
【００５２】このように繰り返してからダミーバイトで
ある６４番目のバイトが入力される前に、選択信号生成
機１４０は予め設定された１０ビットのブロック同期パ
ターンを選択するための選択信号を出力する。これに応
じてデータ選択および並列−直列データ変換機１３０は
ブロック同期パターンを選択した後、直列データに変換
して送信する。
ある６４番目のバイトが入力される前に、選択信号生成
機１４０は予め設定された１０ビットのブロック同期パ
ターンを選択するための選択信号を出力する。これに応
じてデータ選択および並列−直列データ変換機１３０は
ブロック同期パターンを選択した後、直列データに変換
して送信する。
【００５３】このように出力されるブロック同期パター
ンは、ｎＢ２Ｐ復号装置がブロックおよびバイトの同期
を抽出するために、複雑なアルゴリズムを使用する必要
がないようにする。即ち、復号装置が容易にブロックお
よびバイト同期を合わせられるようにする。
ンは、ｎＢ２Ｐ復号装置がブロックおよびバイトの同期
を抽出するために、複雑なアルゴリズムを使用する必要
がないようにする。即ち、復号装置が容易にブロックお
よびバイト同期を合わせられるようにする。
【００５４】図２は、この発明のｎＢ２Ｐ復号装置の構
成図である。図２を参照してこの発明の復号装置の構成
を説明すれば次のようである。
成図である。図２を参照してこの発明の復号装置の構成
を説明すれば次のようである。
【００５５】復号装置は、（ｎ＋ｍ）シフトレジスタ２
１０、ブロック同期信号検出機２２０、ブロックおよび
バイトタイミング再生機２３０、直列−並列データ変換
機２４０、第１バイト復旧レジスタおよび奇数パリティ
検査機２５１と、第２バイト復旧レジスタおよび奇数パ
リティ検査機２５２とを含むバイト復旧および奇数パリ
ティ検査部２５０で構成されている。
１０、ブロック同期信号検出機２２０、ブロックおよび
バイトタイミング再生機２３０、直列−並列データ変換
機２４０、第１バイト復旧レジスタおよび奇数パリティ
検査機２５１と、第２バイト復旧レジスタおよび奇数パ
リティ検査機２５２とを含むバイト復旧および奇数パリ
ティ検査部２５０で構成されている。
【００５６】（ｎ＋ｍ）シフトレジスタ２１０は、ｎ＋
２以上のビットで構成され、上述したｎＢ２Ｐ符号装置
から送信したデータビット列(bit stream)、即ちｎ＋２
ビットの直列データをビット間隔にシフトさせる。
「ｍ」は余裕ビットである。
２以上のビットで構成され、上述したｎＢ２Ｐ符号装置
から送信したデータビット列(bit stream)、即ちｎ＋２
ビットの直列データをビット間隔にシフトさせる。
「ｍ」は余裕ビットである。
【００５７】ブロック同期信号検出機２２０は、シフト
レジスタ２１０からシフトされて出力されるデータビッ
ト列中前記ブロック同期信号生成機１２０から生成され
たブロック同期パターンを各々クロックサイクルごとに
検出する。即ち、ブロック同期信号検出機２２０は、そ
れ自体にこのブロック同期パターンと同様にブロック同
期信号を検出するためのデータパターンが予め設定され
ているため、前記ｎＢ２Ｐ符号装置から出力されたブロ
ック同期パターンを容易に検出することができる。つま
り、この発明は、バイト同期を複雑なアルゴリズムが必
要なく簡単に合わせることができる。
レジスタ２１０からシフトされて出力されるデータビッ
ト列中前記ブロック同期信号生成機１２０から生成され
たブロック同期パターンを各々クロックサイクルごとに
検出する。即ち、ブロック同期信号検出機２２０は、そ
れ自体にこのブロック同期パターンと同様にブロック同
期信号を検出するためのデータパターンが予め設定され
ているため、前記ｎＢ２Ｐ符号装置から出力されたブロ
ック同期パターンを容易に検出することができる。つま
り、この発明は、バイト同期を複雑なアルゴリズムが必
要なく簡単に合わせることができる。
【００５８】従って、ブロック同期信号検出機２２０
は、符号装置から伝送線路を通じて入力されるブロック
同期パターンを予め設定された符号違反パターンを用い
て確認することによって、伝送線路上で発生し得ること
の可能なブロック同期信号のエラーを検出することがで
きる。
は、符号装置から伝送線路を通じて入力されるブロック
同期パターンを予め設定された符号違反パターンを用い
て確認することによって、伝送線路上で発生し得ること
の可能なブロック同期信号のエラーを検出することがで
きる。
【００５９】ブロックおよびバイトタイミング再生機２
３０は、ブロック同期信号検出機２２０から検出された
ブロック同期パターンを受信してブロックおよびバイト
タイミングを再生(extracting)する機能を有する。
３０は、ブロック同期信号検出機２２０から検出された
ブロック同期パターンを受信してブロックおよびバイト
タイミングを再生(extracting)する機能を有する。
【００６０】ここでブロックタイミングは、受信された
データに含まれた前のブロック同期パターンが検出され
た時間から次のブロック同期パターンが検出されるまで
の時間を意味し、バイトタイミングは、符号化されたデ
ータの長さがこの発明で１０ビットであるので、１つの
クロックが１０度発生するまでかかる時間を意味する。
データに含まれた前のブロック同期パターンが検出され
た時間から次のブロック同期パターンが検出されるまで
の時間を意味し、バイトタイミングは、符号化されたデ
ータの長さがこの発明で１０ビットであるので、１つの
クロックが１０度発生するまでかかる時間を意味する。
【００６１】直列−並列データ変換機２４０は、前記か
ら抽出されたバイトタイミングを用いてシフトレジスタ
２１０から入力されるビット列を並列データに変換させ
る。
ら抽出されたバイトタイミングを用いてシフトレジスタ
２１０から入力されるビット列を並列データに変換させ
る。
【００６２】バイト復旧および奇数パリティ検査部２５
０は、ｎＢ２Ｐ符号装置からｎ＋２ビットに符号化され
たデータがこの符号装置で適用した符号化規則によって
符号化されているかを検査した後、元来のｎビットに復
号する。このようなバイト復旧および奇数パリティ検査
部２５０の機能によって符号化されたデータのエラーを
検出することができる。
０は、ｎＢ２Ｐ符号装置からｎ＋２ビットに符号化され
たデータがこの符号装置で適用した符号化規則によって
符号化されているかを検査した後、元来のｎビットに復
号する。このようなバイト復旧および奇数パリティ検査
部２５０の機能によって符号化されたデータのエラーを
検出することができる。
【００６３】これに対して具体的に説明すれば、第１バ
イト復旧レジスタおよび奇数パリティ検査機２５１は、
直列−並列データ変換機２４０から変換されたｎ＋２ビ
ットの並列データの上位ニブルをレジスタに臨時貯蔵
し、この上位ニブルに含まれた奇数パリティを検査する
ことによってエラー有無を検査してこの奇数パリティを
除去する。
イト復旧レジスタおよび奇数パリティ検査機２５１は、
直列−並列データ変換機２４０から変換されたｎ＋２ビ
ットの並列データの上位ニブルをレジスタに臨時貯蔵
し、この上位ニブルに含まれた奇数パリティを検査する
ことによってエラー有無を検査してこの奇数パリティを
除去する。
【００６４】ここで上位ニブルは［（ｎ＋２）／２−
１］ビットである。
１］ビットである。
【００６５】それから、第２バイト復旧レジスタおよび
奇数パリティ検査機２５２は、第１バイト復旧レジスタ
および奇数パリティ検査機２５２と同様に同時に動作し
て奇数パリティが除去される。ここで、下位ニブルは
［（ｎ＋２）／２＋１］ビットである。
奇数パリティ検査機２５２は、第１バイト復旧レジスタ
および奇数パリティ検査機２５２と同様に同時に動作し
て奇数パリティが除去される。ここで、下位ニブルは
［（ｎ＋２）／２＋１］ビットである。
【００６６】結局、ｎＢ２Ｐ符号装置から送信されたデ
ータは、元来のｎビットデータに復号されるのである。
ータは、元来のｎビットデータに復号されるのである。
【００６７】このように構成されたｎＢ２Ｐ復号装置の
作用を前記と同様にｎ＝８である場合を例として説明す
れば次のようである。
作用を前記と同様にｎ＝８である場合を例として説明す
れば次のようである。
【００６８】ｎＢ２Ｐ符号装置から１０ビットの直列デ
ータが入力されると、シフトレジスタ２１０ではビット
間隔でシフトさせる。この際、１０ビットの直列データ
の先頭には、ブロック同期パターンが含まれているた
め、最初にはこのブロック同期パターンをブロック同期
信号検出機２２０が検出する。この検出されたブロック
同期パターンを受信したブロックおよびバイトタイミン
グ再生機２３０は、バイトタイミングを復旧して直列−
並列データ変換機２４０に与える。
ータが入力されると、シフトレジスタ２１０ではビット
間隔でシフトさせる。この際、１０ビットの直列データ
の先頭には、ブロック同期パターンが含まれているた
め、最初にはこのブロック同期パターンをブロック同期
信号検出機２２０が検出する。この検出されたブロック
同期パターンを受信したブロックおよびバイトタイミン
グ再生機２３０は、バイトタイミングを復旧して直列−
並列データ変換機２４０に与える。
【００６９】６４バイトを１ブロックと仮定する場合、
直列−並列データ変換機２４０は、この１ブロックが終
わる前のバイトまでバイトタイミングによって１０ビッ
トの並列データに変換する。ブロックの端のバイトにお
いて、ブロック同期信号検出機２２０は、１ブロックの
端に挿入されたブロック同期信号を予め設定された符号
違反パターンを用いてこのブロック同期信号が周期的で
あるかを検査する。ここで周期的検査という意味は、例
えば、ブロック同期信号が周期的に６５番目ごとに入力
されるべきであるが、このブロック同期信号が３０番目
に入力される場合を検査するという意味である。勿論、
最初に入力されるブロック同期信号のエラー有無も検出
する。
直列−並列データ変換機２４０は、この１ブロックが終
わる前のバイトまでバイトタイミングによって１０ビッ
トの並列データに変換する。ブロックの端のバイトにお
いて、ブロック同期信号検出機２２０は、１ブロックの
端に挿入されたブロック同期信号を予め設定された符号
違反パターンを用いてこのブロック同期信号が周期的で
あるかを検査する。ここで周期的検査という意味は、例
えば、ブロック同期信号が周期的に６５番目ごとに入力
されるべきであるが、このブロック同期信号が３０番目
に入力される場合を検査するという意味である。勿論、
最初に入力されるブロック同期信号のエラー有無も検出
する。
【００７０】このように直列−並列データ変換機２４０
から変換された並列データを受信した第１、第２バイト
復旧レジスタおよび奇数パターン検査機２５１，２５２
は、上位ニブルと下位ニブルとで分けて各ニブルに含ま
れた奇数パリティを検査することによって、伝送線路、
あるいはリンク、符号装置および復号装置から発生され
る符号化されたデータのエラーを検出することができ
る。各検査機２５１，２５２は、奇数パリティをそれぞ
れ検査した後、この奇数パリティを除去することによっ
て、元来のｎビットの並列データに復号することができ
るのである。
から変換された並列データを受信した第１、第２バイト
復旧レジスタおよび奇数パターン検査機２５１，２５２
は、上位ニブルと下位ニブルとで分けて各ニブルに含ま
れた奇数パリティを検査することによって、伝送線路、
あるいはリンク、符号装置および復号装置から発生され
る符号化されたデータのエラーを検出することができ
る。各検査機２５１，２５２は、奇数パリティをそれぞ
れ検査した後、この奇数パリティを除去することによっ
て、元来のｎビットの並列データに復号することができ
るのである。
【００７１】
【発明の効果】以上のようなこの発明は、次のような効
果がある。
果がある。
【００７２】第１番目に、この発明は線路から発生する
エラーを検出するための別のチャンネル符号を使わない
で、簡単な形式でデータにパリティを加えて線路上のエ
ラーを容易に検出することができる。
エラーを検出するための別のチャンネル符号を使わない
で、簡単な形式でデータにパリティを加えて線路上のエ
ラーを容易に検出することができる。
【００７３】第２番目に、この発明は、直列に伝送され
たビット列を受信する復号装置において、バイトの同期
を抽出するための複雑なアルゴリズムが必要なく、符号
装置から簡単に独自的なパターンを発生させることによ
って復号装置が容易にバイト同期を合わせることができ
る。
たビット列を受信する復号装置において、バイトの同期
を抽出するための複雑なアルゴリズムが必要なく、符号
装置から簡単に独自的なパターンを発生させることによ
って復号装置が容易にバイト同期を合わせることができ
る。
【００７４】第３番目に、この発明は、ソースデータの
１バイトが全部０または全部１である場合にも、１バイ
ト内に遷移が３度以上（即ち、001000001 、111011111
0）存在するため、受信されたデータにおけるクロック
抽出が容易である。
１バイトが全部０または全部１である場合にも、１バイ
ト内に遷移が３度以上（即ち、001000001 、111011111
0）存在するため、受信されたデータにおけるクロック
抽出が容易である。
【００７５】第４番目に、従来の公開されたパリティ符
号方式においては、直列データに伝送された場合バイト
同期を見付けるため複雑な方式や装置が追加されるべき
であるが、この発明においては、独自的な信号を生成し
て簡単にバイト同期を合わせることができる。
号方式においては、直列データに伝送された場合バイト
同期を見付けるため複雑な方式や装置が追加されるべき
であるが、この発明においては、独自的な信号を生成し
て簡単にバイト同期を合わせることができる。
【図１】この発明による符号装置の説明である。
【図２】この発明による復号装置の構成図である。
１１０ 奇数ビットニブルおよび奇数パリティ生成部 １１１ 第１ニブルデータレジスタおよび奇数パリテ
ィ生成機 １１２ 第２ニブルデータレジスタおよび奇数パリテ
ィ生成機 １２０ ブロック同期信号生成機 １３０ データ選択および並列−直列データ変換機 １４０ 選択信号生成機 ２１０ ｎ＋ｍシフトレジスタ ２２０ ブロック同期信号検出機 ２３０ ブロックおよびバイトタイミング再生機 ２４０ 直列−並列データ変換機 ２５０ バイト復旧およびパリティ検査部 ２５１ 第１バイト復旧レジスタおよび奇数パリティ
検査機 ２５２ 第２バイト復旧レジスタおよび奇数パリティ
検査機
ィ生成機 １１２ 第２ニブルデータレジスタおよび奇数パリテ
ィ生成機 １２０ ブロック同期信号生成機 １３０ データ選択および並列−直列データ変換機 １４０ 選択信号生成機 ２１０ ｎ＋ｍシフトレジスタ ２２０ ブロック同期信号検出機 ２３０ ブロックおよびバイトタイミング再生機 ２４０ 直列−並列データ変換機 ２５０ バイト復旧およびパリティ検査部 ２５１ 第１バイト復旧レジスタおよび奇数パリティ
検査機 ２５２ 第２バイト復旧レジスタおよび奇数パリティ
検査機
───────────────────────────────────────────────────── フロントページの続き (72)発明者 李 範哲 大韓民国大田廣域市儒城区柯亭洞161 韓国電子通信研究院内 (72)発明者 朴 權▲哲▼ 大韓民国大田廣域市儒城区柯亭洞161 韓国電子通信研究院内 (56)参考文献 特開 昭63−120527（ＪＰ，Ａ) 特開 平１−112836（ＪＰ，Ａ) 特開 平５−284180（ＪＰ，Ａ) 特開 平２−276315（ＪＰ，Ａ) 特開 昭62−180611（ＪＰ，Ａ) 特開 昭62−216444（ＪＰ，Ａ) 特開 平２−227880（ＪＰ，Ａ) 特開 昭59−139749（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 7/14
Claims (8)
- 【請求項１】 伝送線路又はリンクでデータ伝送および
復旧を容易にする線路符号の機能と、この復旧されたデ
ータからエラーを検出するためのチャンネル符号の機能
とを同時に備えるためのｎＢ２Ｐ符号および復号装置で
あって、 入力されるｎ個の並列データを一定のデータ単位に分け
て奇数パリティを加えたｎ＋２ビットの符号化されたデ
ータと、この符号化されたデータとは重複しないで独自
性を有するように予め設定されたｎ＋２ビットのブロッ
ク同期データを順に直列伝送するｎＢ２Ｐ符号装置と、 前記直列伝送されたデータからブロック同期データを検
出し、符号化されたデータのエラーを前記奇数パリティ
を用いて検査し、この奇数パリティを除去して元のｎ個
の並列データに復号するｎＢ２Ｐ復号装置とから構成す
ることを特徴とするｎＢ２Ｐ符号および復号装置。 - 【請求項２】 前記ｎＢ２Ｐ符号装置は、 入力されるｎ個の並列データを奇数ビットとなるように
二つのニブルに分け、各ニブルごとに奇数バリティを１
ビットづつ加えて一つの符号化されたデータを生成する
奇数ビットニブルおよび奇数パリティ生成部と、 データの同期のために、まえもって前記符号化さたデー
タに対して符号違反させて設定されたブロック同期デー
タを生成するブロック同期信号生成機と、 選択信号に応じて前記奇数ビットニブルおよび奇数パリ
ティ生成部から生成された符号化されたデータ、あるい
は前記ブロック同期信号生成部から生成されたブロック
同期データを選択し、この選択された並列データを直列
データに変換して送出するデータ選択および並列−直列
データ変換機と、 前記符号化したデータが送出されるとともに前記ブロッ
ク同期データが前記符号化されたデータのブロックごと
に送出されるようにするための各選択信号を、決められ
たクロックによって前記並列−直列データ変換機に与え
る選択信号生成機から構成することを特徴とする請求項
１記載のｎＢ２Ｐ符号および復号装置。 - 【請求項３】 前記奇数ビットニブルおよび奇数パリテ
ィ生成部は、 入力されるｎ個の並列データのｎビットのうち、ｎ／２
−１ビットを上位ニブルとして生成した後で貯蔵し、こ
の上位ニブルに奇数パリティを１ビット加える第１ニブ
ルデータレジスタおよび奇数パリティ生成機と、 入力されるｎ個の並列データのｎビットのうち、ｎ／２
−１ビットを上位ニブルとして生成した後で貯蔵し、こ
の下位ニブルに奇数パリティを１ビット加える第２ニブ
ルデータレジスタおよび奇数パリティ生成機から構成す
ることを特徴とする請求項２記載のｎＢ２Ｐ符号および
復号装置。 - 【請求項４】 前記ブロック同期信号生成機は前記二つ
のニブルのいずれか一つのニブルに対して符号違反を行
ない、ブロック同期データを生成することを特徴とする
請求項２記載のｎＢ２Ｐ符号および復号装置。 - 【請求項５】 前記ｎＢ２Ｐ復号装置は、 前記ｎＢ２Ｐ符号装置から伝送されたｎ＋２ビットの直
列データをビット間隔にシフトさせるシフトレジスタ
と、 前記シフトされた直列データで、ブロック同期データを
予め設定された符号違反データパターンを用いて検出す
るブロック同期信号検出機と、 前記検出されたブロック同期データを受信してブロック
およびバイト同期タイミングを再生するブロックおよび
バイトタイミング再生機と、 前記再生されたバイトタイミングを用いて前記シフトレ
ジスタから入力される符号化されたデータを並列データ
に変換する直列−並列データ変換機と、 前記変換された並列データを一定のデータ単位に分け、
前記符号化されたデータのエラー有無を検出するために
各奇数パリティを検査し、この奇数パリティを除去して
元のｎビットに復号するバイト復号およびパリティ検査
部から構成することを特徴とする請求項１記載のｎＢ２
Ｐ符号および復号装置。 - 【請求項６】 前記シフトレジスタは、 ｎ＋２ビット以上のビットを臨時貯蔵することを特徴と
する請求項５記載のｎＢ２Ｐ符号および復号装置。 - 【請求項７】 前記ブロック同期信号検出機は、 伝送線路から発生される前記ブロック同期データのエラ
ーを予め設定された符号違反データパターンに基づいて
確認することを特徴とする請求項５記載のｎＢ２Ｐ符号
および復号装置。 - 【請求項８】 前記バイト復号およびパリティ検査部は
入力されるｎ＋２ビットの並列データを（ｎ＋２）／２
−１ビットの上位ニブルに復旧した後で貯蔵し、この上
位ニブルに加えた奇数パリティを検査した後で除去する
第１バイト復旧レジスタおよび奇数パリティ検査機と、 入力されるｎ＋２ビットの並列データを（ｎ＋２）／２
＋１ビットの下位ニブルに復旧した後で貯蔵し、この下
位ニブルに加えた奇数パリティを検査した後で除去する
第２バイト復旧レジスタおよび奇数パリティ検査機から
構成することを特徴とする請求項５記載のｎＢ２Ｐ符号
および復号装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR96-68948 | 1996-12-20 | ||
| KR1019960068948A KR100198448B1 (ko) | 1996-12-20 | 1996-12-20 | Nb2p 부호화 장치 및 nb2p 복호화 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10190469A JPH10190469A (ja) | 1998-07-21 |
| JP3217298B2 true JP3217298B2 (ja) | 2001-10-09 |
Family
ID=19489714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18624097A Expired - Fee Related JP3217298B2 (ja) | 1996-12-20 | 1997-07-11 | ｎＢ２Ｐ符号および復号装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5940018A (ja) |
| JP (1) | JP3217298B2 (ja) |
| KR (1) | KR100198448B1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6263465B1 (en) * | 1998-11-20 | 2001-07-17 | Lucent Technologies, Inc. | Error detection and correction in systems receiving NRZ signals from transmission of RZ signals |
| US6618395B1 (en) * | 1999-05-27 | 2003-09-09 | 3Com Corporation | Physical coding sub-layer for transmission of data over multi-channel media |
| KR100322474B1 (ko) * | 1999-11-29 | 2002-02-07 | 오길록 | 다중화 방식을 이용한 고속신호 선로 부호화회로 |
| US6581114B1 (en) | 2000-07-14 | 2003-06-17 | Texas Instruments Incorporated | Method and system for synchronizing serial data |
| US6687779B1 (en) | 2000-07-14 | 2004-02-03 | Texas Instruments Incorporated | Method and apparatus for transmitting control information across a serialized bus interface |
| US6788222B2 (en) * | 2001-01-16 | 2004-09-07 | Intel Corporation | Low weight data encoding for minimal power delivery impact |
| US7320094B2 (en) * | 2003-07-22 | 2008-01-15 | Intel Corporation | Retraining derived clock receivers |
| JP2007052714A (ja) * | 2005-08-19 | 2007-03-01 | Fuji Xerox Co Ltd | 情報処理システム |
| US8161343B2 (en) | 2007-07-17 | 2012-04-17 | Intel Corporation | Nibble encoding for improved reliability of non-volatile memory |
| US9485056B2 (en) * | 2013-12-02 | 2016-11-01 | Opto Electronics Solutions Co., Ltd. | Optical transceiver and data mapping method using thereof |
| WO2017017972A1 (ja) * | 2015-07-24 | 2017-02-02 | オリンパス株式会社 | 画像データ伝送システム |
| US10469126B1 (en) * | 2018-09-24 | 2019-11-05 | Huawei Technologies Co., Ltd. | Code synchronization for analog spread spectrum systems |
| KR20200134900A (ko) | 2019-05-24 | 2020-12-02 | 국민대학교산학협력단 | 대사질환에 대한 약리활성이 강화된 소나무 수피 추출물 및 이의 제조방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4486739A (en) * | 1982-06-30 | 1984-12-04 | International Business Machines Corporation | Byte oriented DC balanced (0,4) 8B/10B partitioned block transmission code |
| US4975916A (en) * | 1988-07-26 | 1990-12-04 | International Business Machines Corporation | Character snychronization |
| GB8912471D0 (en) * | 1989-05-31 | 1989-07-19 | Int Computers Ltd | Data transmission code |
| US5144304A (en) * | 1989-07-17 | 1992-09-01 | Digital Equipment Corporation | Data and forward error control coding techniques for digital signals |
| US5465262A (en) * | 1994-01-28 | 1995-11-07 | International Business Machines Corporation | Method and structure for providing error correction code and automatic parity sensing |
-
1996
- 1996-12-20 KR KR1019960068948A patent/KR100198448B1/ko not_active IP Right Cessation
-
1997
- 1997-07-11 JP JP18624097A patent/JP3217298B2/ja not_active Expired - Fee Related
- 1997-09-30 US US08/941,214 patent/US5940018A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10190469A (ja) | 1998-07-21 |
| US5940018A (en) | 1999-08-17 |
| KR19980050169A (ko) | 1998-09-15 |
| KR100198448B1 (ko) | 1999-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3217298B2 (ja) | ｎＢ２Ｐ符号および復号装置 | |
| US6425107B1 (en) | Data encoder/decoder for a high speed serial link | |
| JP3722840B2 (ja) | データ通信装置およびその方法 | |
| JPH0744570B2 (ja) | ディジタルデータの伝送方法およびそのための装置 | |
| JPH11500887A (ja) | 遷移制御されたデジタルエンコード及び信号伝送システム | |
| US6333704B1 (en) | Coding/decoding system of bit insertion/manipulation line code for high-speed optical transmission system | |
| JPH06209308A (ja) | 送信データのコード化／復号化方法及びそれを使用したデータ通信方法及びシステム | |
| JP3141011B2 (ja) | 堅固な再同期を使用するランレングス限定コード化／デコード | |
| US20070168835A1 (en) | Serial communications system and method | |
| US20090276683A1 (en) | Data transmission equipment and generating method for transmission code | |
| JP2933872B2 (ja) | データ伝送用の符号化方法および装置 | |
| KR100281738B1 (ko) | 니블 반전 및 블록 반전 부호의 부호화 및 복호화 방법, 그 부호 및 복호장치 | |
| JP2839868B2 (ja) | ５ビット４トリット符号体系 | |
| US6920604B2 (en) | Systems and methods for high speed serial encoding and decoding for data and control interfaces | |
| US7064683B1 (en) | Speed optimized encoder with running disparity constraint | |
| US5938773A (en) | Sideband signaling with parity bit schemes | |
| JP3482212B2 (ja) | （ｎ−１）−ビット情報ワードをｎ−ビットチャネルワードに符号化する符号化装置および方法並びにチャネルワードを情報ワードに復号化する復号化装置および方法 | |
| TW516027B (en) | Method of converting a series of m-bit information words into a modulated signal, method of producing a record carrier, coding device, decoding device, reading device, signal, as well as a record carrier | |
| JP3497435B2 (ja) | データ伝送誤り監視システム、データ送信装置、データ受信装置およびデータ伝送誤り監視方法 | |
| JP3947510B2 (ja) | データ変調方法、データ復調方法及びコード配置方法 | |
| JP2710427B2 (ja) | データブロック信号伝送方法及びその装置 | |
| JP2022173081A (ja) | 符号器および復号器 | |
| JPH06334621A (ja) | スタッフ同期送信または受信装置 | |
| KR100677105B1 (ko) | 데이터 변조 방법과 장치, 데이터 복조 방법 및 장치 | |
| US5963152A (en) | Resolving block method for synchronization correction in run-length limited codes |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010717 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |