JP2737947B2

JP2737947B2 - 撮像装置

Info

Publication number: JP2737947B2
Application number: JP63216496A
Authority: JP
Inventors: 章菅
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1988-08-31
Filing date: 1988-08-31
Publication date: 1998-04-08
Anticipated expiration: 2013-04-08
Also published as: JPH0265380A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は電子シャッタ機能を有する撮像装置に関す
る。

〔従来の技術〕

近年、FGA（フローティング・ゲート・アレイ）型の
エリア・センサが提案されている。第２図はその構成ブ
ロック図を示す。10は多数の光電変換セル10がマトリク
ス状に位置する光電変換部であり、10Vは垂直アドレス
を指定する垂直アドレス線、10Sは、垂直アドレス線10V
で指定される行の光電変換セルの信号を読み出す信号読
出線である。12は、光電変換部10の光電変換信号をリセ
ットするリセット回路、14はクランプ回路、16はライン
・メモリ、18は、ライン・メモリ16の記憶値を水平方向
に順番に読み出すための出力信号線、20はライン・メモ
リ16から読み出すべき記憶位置を指定する水平読出用の
シフト・レジスタ、22は、当該シフト・レジスタ20の出
力により開閉されるスイッチ、24は高入力インピーダン
スの出力バッファ、26は出力端子である。

28は、光電変換部10の垂直アドレス線10Vを選択的に
起動するアドレス・デコーダ、30は、垂直アドレス・デ
ータD_VAに従い、アドレス・デコーダ28が起動する垂直
アドレス線を指定するデコーダ駆動回路である。アドレ
ス・デコーダ28は、読出やリセットを行う行の垂直アド
レス線10Vにφ_Ｈを印加し、他の垂直アドレス線10Vにφ
_Ｌを印加する。32は結合用コンデンサである。

12Tはリセット用FET、14Tはクランプ用FET、16Tはク
ランプ回路14の出力をライン・メモリ16に読み込むため
のスイッチング用FET、16Mはメモリ用コンデンサであ
る。φ_Ｇはリセット回路12のリセット用FET12Tを制御っ
するリセット・パルス、V_Rはクランプ電圧、φ_Ｃはクラ
ンプ・パルス、φ_SHはFET16Tの開閉を制御するサンプル
・ホールド用クロック、STATHはシフト・レジスタ20を
起動する起動パルス、φ_Ｓはシフト・レジスタ20に対す
るシフト・パルスである。

ライン・メモリ16及びクランプ回路14の部分は外光か
ら遮蔽されている。

光電変換セル10Cの構成を第３図に、その動作タイン
グを第４図に示す。34はクロックφ_H,φ_Ｌのパルス源で
あり、第２図のアドレス・デコーダ28に相当する。36は
受光素子としてのＮチャンネルのジャンクションFETで
あり、そのゲートＧはフローティングになっており、コ
ンデンサ38を介して垂直アドレス線10Vに接続する。FET
36のドレインＤは直流電源V_DDに接続し、そのソースＳ
は、リセット回路12のリセット用FET12Tに接続する。FE
T36のソースＳが信号読出線10Sに接続する。第４図に示
す時刻t₁,t₂間にパルス源34により垂直アドレス線10Vが
Ｈになると、FET36のゲート・ドレイン接合が順方向に
バイアスされ、コンデンサ38がプリチャージされる。そ
の後、もしもFET36のゲート領域に光が入射していなけ
れば、第４図のt₂,t₃間ではFET36のゲートはフルに逆バ
イアスされた状態のままとなる（第４図の点線）。ゲー
ト領域に光が入射している場合には、光励起された電荷
により、徐々にコンデンサ38が放電し、ゲート電位が上
昇する（第４図の実線）。FET36のソース電位はゲート
電位に追従して変化するので、信号読出線10Sでは入射
光強度に応じた電圧が得られる。

第５図は第２図の撮像装置の撮像駆動タイミングを示
す。水平ブランキング信号HBLKにより水平ブランキング
期間が始まり、時刻t₁には垂直アドレスD_VAがデコーダ
駆動回路30に印加される。これにより、φ_Ｈが順次指定
の垂直アドレス線10Vに、φ_Ｌが他の垂直アドレス線10V
に印加される。時刻t₁でφ_ＬがＬレベルになると、連係
する光電変換セル10CのFET36は全てオフになるので、指
定の垂直アドレス線10Vに接続する光電変換セル10Cの信
号のみが信号読出線10Sに読み出される。t₁〜t₂間では
クランプ・パルスφ_ＣがＨであり、サンプル・ホールド
・パルスφ_SHがＨになっているので、ライン・メモリ16
のコンデンサ16Mは基準電位V_Rにリセットされる。クラ
ンプ用FET14Tはt₃で開放される。t₄〜t₅間でクロックφ
_ＨがＨになるとコンデンサ38はプリチャージされるが、
その際、結合コンデンサ32に現れる電圧光電変換セル10
Cにおける光励起電圧による電荷量に比例した電圧にな
る。結合コンデンサ32のこの電圧は、t₆〜t₇でφ_SHをＨ
にすることによって、コンデンサ16Mに転送され、記憶
される。

t₉〜t₁₁では、蓄積時間制御のためのリセット動作を
行っている。リセットする垂直ライン・アドレスをt₉に
指定し、t₁₀〜t₁₁で指定ラインの電荷をリセットする。
リセット動作から次にそのラインの信号を読み出すまで
の時間が、電荷蓄積時間になる。時刻t₁₃以後に水平シ
フト・レジスタ20をシフト・パルスφ_Ｓで駆動すること
により、コンデンサ16Mの記憶信号が順次、出力信号線1
8上に転送され、バッファ24を介して出力端子26に出力
される。

〔発明が解決しようとする課題〕

他方、最近、電子スチレ・カメラが商用化されるにい
たり、そのカメラ部にも、上記FGA型エリア・センサの
ような撮像装置が使われるようになってきた。電子スチ
ル・カメラでは、記録画像の画質を高めるために、画像
信号のフレーム記録が可能であるが、上記の如き撮像装
置の出力を奇フィールド及び偶フィールドとして磁気デ
ィスクに記録する場合には、奇フィールドの光電変換時
点と偶フィールドの光電変換時点とが1/60秒ずれている
ので、動く被写体の場合には、画像がフィールド毎にぶ
れてしまい、結局、良好なフレーム画が得られない。

そこで本発明は、動きのある被写体に対してもブレの
少ないフレーム静止画を得ることのできる撮像装置を提
示することを目的とする。

〔課題を解決するための手段〕

本発明に係る撮像装置は、マトリックス状に配置され
た複数の画素からなる光電変換部と、当該光電変換部の
所定のラインの複数画素を選択する第１の垂直アドレス
手段と、マトリックス状に配置された複数の記憶用のセ
ルを有し、当該第１の垂直アドレス手段により選択され
たラインの複数画素の信号を垂直読出し線を介してパラ
レルに入力し記憶する記憶部と、当該光電変換部の所定
のラインの複数画素を当該第１の垂直アドレス手段によ
り選択するのに伴って当該記憶部における記憶用の所定
のラインを選択することによって当該光電変換部の信号
を前記記憶部に転送するための第２の垂直アドレス手段
と、当該光電変換部の複数の画素の信号を当該記憶部の
複数の記憶用のセルに転送開始する前に、当該第１の垂
直アドレス手段を用いて当該光電変換部のライン単位の
蓄積時間制御用クリア動作を開始するように制御する制
御手段とを有することを特徴とする。

〔作用〕

上記手段により、光電変換部の光電変換信号を全部、
一旦上記記憶部に転送することにより、フィールド間の
撮影時刻差が実質的に生じないようにできる。従って、
動きのある被写体に対してもブレの少ないフレーム静止
画を得ることができる。

〔実施例〕

以下、図面を参照して本発明の実施例を説明する。

第１図は本発明の一実施例の構成ブロック図を示す。
第２図と同じ構成要素には同じ符号を付してある。15は
１フレーム分の記憶容量を持つフレーム・メモリであ
り、第２図のライン・メモリ16に代わるものである。15
Tはクランプ回路14の出力をフレーム・メモリ15に読み
込むためのスイッチング用FET、15Mはメモリ用コンデン
サ、15Nはメモリ用コンデンサ15Mの書込及び読出用FET
である。メモリ用コンデンサ15Mは光電変換部10の光電
変換セルに対応して配備されており、垂直シフト・レジ
スタ15Sが書込又は読出を行うコンデンサ15Mを指定す
る。STATVは垂直シフト・レジスタ15Sを起動する起動パ
ルス、φ_Ｖは垂直シフト・レジスタ15Vに対するシフト
・パルスである。フレーム・メモリ15及びクランプ回路
14の部分は外光から遮蔽されている。

第１図の撮像装置では、電源立ち上げ時にSTATVパル
スを垂直シフト・レジスタ15Sに印加し、その後、クロ
ックφ_Ｖを印加しなければ、フレーム・メモリ15の第１
行のみが有効に作用する状態になる。つまり、フレーム
・メモリ15はライン・メモリ16として機能する。この状
態では、光電変換部10からの行単位の光電変換信号はク
ランプ回路14を介して当該フレーム・メモリ15（の第１
行のメモリ・セル）に一時記憶され、水平シフト・レジ
スタ20の作用下に、水平読出線18上に順次読み出され
る。本明細書では、この動作をムービー・モードと呼
ぶ。

第６図は上述のフレーム静止画記録を行う場合の奇フ
ィールド信号及び偶フィールド信号を得る動作のシーケ
ンスを示す。先ず、光電変換セル10Cの電荷をクリアす
るクリア走査が先行して開始される。クリアの終わった
ラインの光電変換セル10Cでは入射光量に基づく電荷の
蓄積が開始され、所定の蓄積時間が経過すると、メモリ
走査が開始される。このメモリ走査では、全光電変換セ
ル10Cの蓄積電荷がフレーム・メモリ15に転送され、そ
して、フレーム・メモリ15から奇フィールドの読出走
査、続いて偶フィールドの読出走査が行われる。この動
作モードでは、各行の蓄積時刻が連続的に変化し、従来
例のように行毎に1/60秒に蓄積時刻差が生じないので、
動きのある被写体についても、ブレの無い静止画像を得
ることができる。この動作モードをスチル・モードと呼
ぶ。

第7A図はクリア走査における第１図の撮像素子の駆動
タイミングを示す。クリア・パルスφ_ＣをＨにしてお
き、クリアするラインのアドレスを垂直アドレスD_VAに
セットし、φ_ＨをＨにすることによって、指定ラインの
全光電変換セル10Cの電荷がクリアされる。

第7B図はメモリ走査開始付近での第１図の撮像素子の
駆動タイミングを示す。なお、図示時点では未だクリア
走査が完了していないので、クリア走査とメモリ走査が
交互して行われる。t₂がSTATVパルスを印加すると、垂
直シフト・レジスタ15Sは、フレーム・メモリ15は第１
行を指す値にリセットされ、垂直アドレス・ライン15A
により第１行目のスイッチ・トランジスタ15Nが閉成さ
れる。これにより、t₄〜t₅間で、光電変換部10の第１行
目の光電変換セル10Cの蓄積電荷が、フレーム・メモリ1
5の第１行目のコンデンサ15Mに転送される。t₅以後、a
_n+2ラインのクリアを行っている間に、垂直シフト・レ
ジスタ15Sに駆動クロックφ_Ｖを印加し、垂直シフト・
レジスタ15Sをシフトさせる。これにより、フレーム・
メモリ15の第２行目のスイッチ・トランジスタ15Nがオ
ンになり、光電変換部10の第２行目のセル10Cの信号が
フレーム・メモリ15の第２行目のコンデンサ15Mに転送
される。このような動作を順次行うことにより、クリア
走査とメモリ走査を交互に行う。

第7C図は、クリア走査が終了し、メモリ走査のみを状
態での駆動タイミングを示す。各ラインの蓄積時間を一
定に保つために、メモリ走査の走査速度は、クリア走査
の走査速度と等しくなっている。t₇でメモリ走査は終了
する。

第7D図は奇（ODD）フィールドの読出走査タイミング
を示す。STATVパルスの印加により、垂直シフト・レジ
スタ15Sがリセットされ、フレーム・メモリ15の第１行
目のコンデンサ15Mの信号が読出可能になり、STATHパル
ス及び駆動パルスφ_Ｓを水平読出シフト・レジスタ20に
印加することにより、出力端子26から順次出力される。
次に垂直シフト・レジスタ15Sに駆動パルスφ_Ｖを２個
印加し、フレーム・メモリ15の第３行目の記憶値を読出
可能にし、水平読出シフト・レジスタ20により順次読み
出す。このようにして、フレーム・メモリ15の奇数行目
の記憶値が読み出され、出力端子26から出力される。

第7E図は偶（EVEN）フィールドの読出の走査タイミン
グを示す。STATVパルスにより垂直シフト・レジスタ15S
をリセットした後に、φ_Ｖを１個印加して、フレーム・
メモリ15の第２行目の記憶値をアドレスするようにす
る。その状態で、STATHパルス及び駆動パルスφ_Ｓを水
平読出シフト・レジスタ20に印加し、水平方向に順次読
出走査し、出力端子26から順次出力する。次に、垂直シ
フト・レジスタ15Sに駆動パルスφ_Ｖを２個印加し、フ
レーム・メモリ15の第４行目の記憶値を読出可能にし、
水平読出シフト・レジスタ20により順次読み出す。この
ようにして、フレーム・メモリ15の偶数行目の記憶値が
読み出され、出力端子26から出力される。

この奇フィールド及び偶フィールドの読出走査の間、
φ_SHをＬにしておくことにより、光電変換部10とフレー
ム・メモリ15とは信号的に切り離されており、従ってフ
レーム・メモリ15の記憶信号は光電変換部10への入射光
の影響を受けない。また、バッファ24は高入力インピー
ダンスであるので、フレーム・メモリ15からは非破壊的
に何回でも読出しを行える。

第８図は第１図の機能を有する固体撮像素子を用いた
画像記録装置の構成ブロック図を示す。110は撮影レン
ズ、112は絞り、113は測光センサ、114は第１図の固体
撮像素子、116は撮像素子114の出力をビデオ信号に変換
するためのビデオ信号処理回路、118はモニタ回路、120
は映像モニタ装置、122はFM変調回路、124は記録アン
プ、126は奇フィールド用スイッチ126Aと偶フィールド
用スイッチ126Bの２系統の信号路を具備する記録ゲート
回路、128は奇フィールドの記録トラックに信号を記録
する磁気ヘッド、130は偶フィールドの記録トラックに
信号を記録する磁気ヘッド、132は画像記録媒体として
の磁気シート、134は磁気シート132を回転させるモー
タ、136はモータ134を制御するモータ駆動回路、138は
システム全体を制御するシステム制御回路、140は電源
スイッチを兼用するスイッチ、142は記録を指示する記
録スイッチ、144は電源回路、146はシステムの各部に必
要なクロック信号を供給するクロック発生回路、148は
撮像素子124を駆動する駆動回路、150は絞り112を駆動
する絞り駆動回路である。シャッー・レリーズの第１ス
トロークでスイッチ140が閉成し、第２ストロークでス
イッチ142が閉成するようになっている。152はモータ13
4の回転が安定したことを示すモータ・サーボ・ロック
信号である。

第９図は第８図の動作タイミングを示す。この実施例
では、モータ134の回転の安定を待たずにシャッタ・レ
リーズ（より具体的には、スイッチ142を閉成）でき
る。シャッター・レリーズにより時刻t₀でスイッチ140
が閉成されると、システムに電源が供給され、撮像素子
114の駆動が開始される。時刻t₁でスイッチ142が閉成さ
れるまでは、撮像素子114はムービー・モードで駆動さ
れ、映像モニタ120は撮像画像が表示されると共に、測
光センサ113により測光が行われる。時刻t₁でスイッチ1
42が閉成されると、その時点で測光値に基づき絞り値及
び撮像素子114の電荷蓄積時間が固定され、撮像素子114
の駆動はスチル・モードに切り換わる。クリア走査及び
メモリ走査が完了した時点でモータ136の回転が安定し
ていない場合、φ_SHはＬのままであり、フレーム・メモ
リ16の読出走査は行われず、待機状態になる。モータ13
6の回転が安定し、モータ・サーボ・ロック信号152がＨ
になると（時刻t₃）、奇フィールドの読出走査が行われ
ると同時に、ゲート・スイッチ126Aが閉成され、磁気シ
ート132に信号が記録される。続いてt₄〜t₅に偶フィー
ルドの読出走査が行われ、これと同時にゲート・スイッ
チ126Bが閉成されて磁気シート132に信号が記録され
る。

この実施例では、クリア走査及びメモリ走査をインタ
ーレースで行っているので、奇フィールドと偶フィール
ドとで隣合うライン間でも、1/60秒の時刻ズレは発生し
ない。即ち、撮像素子114における電荷蓄積時刻が、垂
直方向に連続的にわずかづつずれていき、スチル・カメ
ラにおける縦走りのフォーカル・プレーン・シャッタと
同様の動作を実現できる。従って、動きのある被写体に
対してもブレの無いフレーム静止画像を得ることができ
る。また、撮像した静止画像は遮光されたフレーム・メ
モリ15に記憶され、光電変換部10とは信号的に絶縁され
ているので、モータ134の回転の安定を待たずに、撮り
たい画像を撮影でき、レリーズのタイムラグを短縮でき
る。更には、光電変換部10のクリア走査とメモリ走査の
速度は、従来例と異なり、１水平期間に１ライン・シフ
トする必要はなく、１ライン当たり５μｓ程度にまで速
めることができ、フォーカル・プレーン・シャッタの走
行時間に相当する時間は、５μｓ×500ライン＝2.5ms程
度であり、機械シャッタと同等又はそれ以下になってい
る。従って、動きのある被写体の変形を機械シャッタの
場合と同程度又はそれ以下にすることができる。

第10図はカラー化した場合の本発明の一実施例の構成
ブロック図を示す。本実施例では、各光電変換セル10C
が１水平ライン毎に空間的に180゜位相をずらせた、所
謂補間配置になっており、各光電変換セル10Cには第11
図に示すようにカラー・フィルタが配置されている。Ｒ
が赤フィルタ、Ｇが緑フィルタ、Ｂが青フィルタであ
る。フレーム・メモリ15のメモリ用コンデンサ15Mも光
電変換セル10Cの補間配置に対応して配置されている、1
5Bは垂直シフト・レジスタ15Sの出力を、奇フィールド
（０）又は偶フィールド（Ｅ）走査に応じて切り換える
ためのインターレース回路である。奇フィールドを選択
するときには、インターレース回路15Bの制御端子E/0に
Ｌを入力し、偶フィールドを選択するときにはＨを入力
する。なお、この実施例では、垂直シフト・レジスタ15
Sは第１図の場合に較べ、半分の段数でよい。

また、各色の光電変換信号を読み出すために、３系統
の回路を具備し、18R,18G,18Bは、フレーム・メモリ15
の指定行の記憶値を順番に読み出す出力信号線であり、
それぞれＲ信号用、Ｇ信号用、Ｂ信号用である。20R,20
G,20Bはそれぞれ、フレーム・メモリ15から読み出すべ
き記憶値を指定する水平読出用のシフト・レジスタ、23
は、当該シフト・レジスタ20R,20G,20Bの出力により開
閉されるスイッチ、24R,24G,24Bは出力バッファ、26A,2
6B,26Cは出力端子である。STATHはシフト・レジスタ20
R,20G,20Bを起動する起動パルス、φ_SA,φ_SB,φ_SCは、
シフト・レジスタ20R,20G,20Bに対するシフト・パルス
である。

29は光電変換部10の垂直アドレス線10Vの、隣接する
２本を同時に起動するアドレス・デコーダ、31は、垂直
アドレス・データD_VAに従い、アドレス・デコーダ29が
起動する垂直アドレス線を指定するデコーダ駆動回路で
ある。垂直アドレス・データD_VAは例えば９ビットであ
り、その先頭ビットで奇フィールドか偶フィールドかを
指定し、残りの８ビットで垂直アドレスを指定する。ア
ドレス・デコーダ29は、詳細は後述するが、デコーダ駆
動回路30からの偶／奇信号と上記垂直アドレスとによっ
て決定される２本の垂直アドレス線10Vに読出クロック
をφ_Ｈを印加し、他の垂直アドレス線10Vにクロックφ
_Ｌを印加する。例えば、奇フィールドでは第１行目と第
２行目、第３行目と第４行目、というように、また偶フ
ィールドでは、第２行目と第３行目、第４行目と第５行
目、というように、それぞれ２本の垂直アドレス線10V
に同時に読出クロックを印加する。

なお、インターレース回路15Bは、奇フィールド及び
偶フィールドでのアドレス・デコーダ29と同様に、２本
の垂直アドレス線15Aを同時に起動する。

第12図は第10図の撮像素子をスチル・モードで駆動す
る際のシーケンスを示す。上述の如く、光電変換セル10
Cは隣接する２行が同時にアドレスされるので、クリア
走査及びメモリ走査も２行ずつ行われる。第12図の例で
は、奇フィールドのモードでクリア走査及びメモリ走査
が行われている。クリア走査及びメモリ走査は２行ずつ
行われるので、第６図の場合と比較して1/2の時間で終
了する。メモリ走査終了後、フレーム・メモイ15の読出
走査を行い、奇フィールド及び偶フィールドの順に読み
出す。

第13A図は、クリア走査開始付近の駆動タイミングを
示す。隣接する２行が同時にクリアされること以外は、
第7A図と同様である。アドレスD_VAのライン番号に付加
した（０）は、奇フィールドのモードであることを示
す。

第13B図はメモリ走査の開始付近及びクリア走査の終
了付近の駆動タイミングを示す。フレーム・メモリ15の
走査を奇モードで行うために、インターレース回路15B
の制御端子E/0にＬをセットする。メモリ走査も２行ず
つが同時に行われる。第13C図はメモリ走査終了付近の
駆動タイミングを示し、第13D図は奇フィールドのフレ
ーム・メモリ15の読出走査における駆動タイミングを示
す。第13D図で、フレーム・メモリ15の１行目と２行
目、３行目と４行目、というように２行ずつがR,G,Bに
対応する３出力に振り分けて出力される。φ_Ｖは１水平
走査期間に１個印加される点が、第7D図とは異なる。ま
た、インターレース回路15Bの制御端子E/0にはＬがセッ
トされている。

第13E図は偶フィールドのフレーム・メモリ15の読出
走査における駆動タイミングを示す。インターレース回
路15Bの制御端子E/0にはＨがセットされ、２行目と３行
目、４行目と５行目、というように２行の信号が読み出
される。

第14図は水平走査タイミングの開始付近のタイミング
図である。シフト・レジスタ20R,20G,20Bに始動パルスS
TATHが印加された後、シフト・パルスφ_SA,φ_SB,φ_SCが
120゜位相をずらして各シフト・レジスタ20R,20G,20Bに
印加される。これによりFET23は1/3デューティ・サイク
ルで閉成状態になる。今ｎ行目と（ｎ＋１）行目が読み
出されているとし、ｎ行目のｍ列目の出力を（n,m）で
表現すると、２ライン分の信号は、第14図のタイミング
で出力端子26A,26B,26C（電圧V₀₁,V₀₂,V₀₃）に分けられ
る。尚、V₀₁、V₀₂及びV₀₃を加算すると、補間画素配列
により１ラインの倍の水平解像度を持つ広帯域の輝度信
号を取り出すことができる。第15図は輝度信号における
走査順序を示す。フレーム・メモリ15の記憶情報が非破
壊であることを利用して、奇フィールド及び偶フィール
ド共に、全画素情報を用いて広帯域の輝度信号を形成で
きる。

また、静止画を記録する場合、片方のフィールドだけ
を記録するフィールド記録では、隣接する２行の信号を
撮像素子内で加算して記録する例が多く、両フィールド
を記録するフレーム記録とは感度が異なっていた。従っ
て、従来はフィールド記録とフレーム記録とでは測光の
際のゲインを変更しなければならなかったが、本実施例
では、どちらでも感度が等しくなっているので、そのよ
うな変更操作は不要である。

次に第10図の撮像素子をムービー・モードで駆動する
場合を説明する。電源投入後に、垂直シフト・レジスタ
15Sに始動パルスSTATVを印加してリセットする。これに
よりフレーム・メモリ15の１行目と２行目がアドレスさ
れる。フレーム・メモリ15をライン・メモリとして機能
させるために、駆動クロックφ_Ｖは印加しない。また、
インターレース回路15Bの制御単位E/0にＬをセットすれ
ば、１行目と２行目でライン・メモリを構成し、Ｈをセ
ットすれば２行目と３行目でライン・メモリを構成する
ことになる。どちらでも動作は同じである。この状態で
第５図と同様に動作させることにより、ムービー・モー
ドでの動作になる。但し読出ライン・アドレスD_VAの設
定をフィールド毎に切り換えることにより、フィールド
毎に１行ずれた２行の信号が同時に読み出され、インタ
ーレース画像を得ることができる。

本実施例によれば、比較的少ない画素数、例えば水平
600、垂直500画素程度の撮像素子で、水平480TV本、垂
直350本程度の高解像度のフレーム静止画を得ることが
できる。また、フィールド記録とフレーム記録とで同じ
感度でよいので、測光系のゲインを切り換える必要が無
くなり、回路構成を簡単化できる。更には、クリア走査
及びメモリ走査を２行ずつ行うので、第１図の実施例に
較べ、フォーカル・プレーン・シャッタの走行時間に相
当する時間を更に1/2に短縮でき、動きの速い被写体の
変形が更に小さくなる。

〔発明の効果〕

以上の説明から容易に理解できるように、本発明によ
れば、動きのある被写体に対してもブレの無いフレーム
静止画を得ることができる。また、電子スチル・カメラ
に適用する場合には、記録媒体回転モータの回転の安定
化を待たずに、撮影を行い、撮影画像を撮像装置の記憶
部に保存できるので、レリーズのタイム・ラグを大幅に
短縮できる。

【図面の簡単な説明】

第１図は本発明の一実施例の構成ブロック図、第２図は
従来例の構成ブロック図、第３図は第２図の光電変換セ
ル10Cの詳細図、第４図は光電変換セル10Cの動作波形
図、第５図は第２図の駆動タイミング図、第６図は第１
図の撮像素子のスチル・モードでの動作タイミング図、
第7A図、第7B図、第7C図、第7D図及び第7E図は第６図の
より詳細なタイミング図、第８図は電子スチル・カメラ
の構成ブロック図、第９図は第８図の動作タイミング
図、第10図は本発明の第２の実施例の構成ブロック図、
第11図は第10図の色フィルタの配置図、第12図は第10図
の撮像素子の動作タイミング図、第13A図、第13B図、第
13C図、第13D図及び第13E図は第12図のより詳細な駆動
タイミング図、第14図は第10図の水平走査タイミング
図、第15図は第10図の撮像素子での、輝度信号の走査順
序図である。 10……光電変換部、10C……光電変換セル、10V……垂直
アドレス線、10S……信号読出線、12……リセット回
路、14……クランプ回路、15……フレーム・メモリ、15
S……垂直シフト・レジスタ、18,18R,18G,18B……出力
信号線、20,20R,20G,20B……水平シフト・レジスタ、2
4,24R,24G,24B……出力バッファ、26,26A,26B,26C……
出力端子、32……結合用コンデンサ

Claims

(57)【特許請求の範囲】

【請求項１】マトリックス状に配置された複数の画素か
らなる光電変換部と、当該光電変換部の所定のラインの複数画素を選択する第
１の垂直アドレス手段と、マトリックス状に配置された複数の記憶用のセルを有
し、当該第１の垂直アドレス手段により選択されたライ
ンの複数画素の信号を垂直読出し線を介してパラレルに
入力し記憶する記憶部と、当該光電変換部の所定のラインの複数画素を当該第１の
垂直アドレス手段により選択するのに伴って当該記憶部
における記憶用の所定のラインを選択することによって
当該光電変換部の信号を前記記憶部に転送するための第
２の垂直アドレス手段と、当該光電変換部の複数の画素の信号を当該記憶部の複数
の記憶用のセルに転送開始する前に、当該第１の垂直ア
ドレス手段を用いて当該光電変換部のライン単位の蓄積
時間制御用クリア動作を開始するように制御する制御手
段とを有することを特徴とする撮像装置。