JP2734764B2 - 直流電源装置 - Google Patents
直流電源装置Info
- Publication number
- JP2734764B2 JP2734764B2 JP2249071A JP24907190A JP2734764B2 JP 2734764 B2 JP2734764 B2 JP 2734764B2 JP 2249071 A JP2249071 A JP 2249071A JP 24907190 A JP24907190 A JP 24907190A JP 2734764 B2 JP2734764 B2 JP 2734764B2
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- signal
- switching element
- output
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、太陽電池や燃料電池などの直流電源を電
力系統に連系する際に、直流を交流に変換するインバー
タの入力電圧を高精度に制御するために、前述の直流電
源をいったん方形波の幅が制御される方形波交流に変換
した上で整流器で整流する直流電源装置に関する。
力系統に連系する際に、直流を交流に変換するインバー
タの入力電圧を高精度に制御するために、前述の直流電
源をいったん方形波の幅が制御される方形波交流に変換
した上で整流器で整流する直流電源装置に関する。
太陽電池や燃料電池などの直流電源は種々の原因でそ
の出力電圧が変動する。このような直流電源をインバー
タによって交流に変換して電力系統に接続する際には電
力系統の周波数、波形、波高値及び位相に合わせて高精
度の制御が必要である。前述の直流電源の出力を直接イ
ンバータに入力するとこのような高精度の制御特性を得
ることは困難なために、直流電源とインバータの間に出
力電圧が高精度に制御可能の直交変換装置と整流器との
組合せた直流電源装置が挿入される。
の出力電圧が変動する。このような直流電源をインバー
タによって交流に変換して電力系統に接続する際には電
力系統の周波数、波形、波高値及び位相に合わせて高精
度の制御が必要である。前述の直流電源の出力を直接イ
ンバータに入力するとこのような高精度の制御特性を得
ることは困難なために、直流電源とインバータの間に出
力電圧が高精度に制御可能の直交変換装置と整流器との
組合せた直流電源装置が挿入される。
第11図はこのような直流電源装置を示す回路図であ
る。この図において、直流電源１は前述の太陽電池や燃
料電池などを表しており、この直流電源の出力を直交変
換装置２で方形波交流に変換する。この直交変換装置２
はパワートランジスタなどの半導体スイッチング素子が
使用され、図ではパワートランジスタの一種であるFET
で示してある。コンデンサ21は直交変換装置２内のスイ
ッチング動作によって生ずるサージ電圧を抑制するため
のものである。直交変換装置２は制御信号101で制御さ
れてそれぞれのスイッチング素子のオン、オフの動作が
制御され、結果的に高周波の方形波交流が出力される。
この交流出力の周波数は20kHz程度が採用されるが、こ
の周波数を決定する信号はキャリア、その周波数はキャ
リア周波数とそれぞれ呼ばれている。制御信号101は後
述のように、単に周波数を決めるだけでなく方形波の時
間幅をも制御し、この時間幅を変えることによって直交
変換装置２の出力電圧の平均値を変化させ、結果的に後
述の整流器４が出力する直流電圧を変化させることにな
る。
る。この図において、直流電源１は前述の太陽電池や燃
料電池などを表しており、この直流電源の出力を直交変
換装置２で方形波交流に変換する。この直交変換装置２
はパワートランジスタなどの半導体スイッチング素子が
使用され、図ではパワートランジスタの一種であるFET
で示してある。コンデンサ21は直交変換装置２内のスイ
ッチング動作によって生ずるサージ電圧を抑制するため
のものである。直交変換装置２は制御信号101で制御さ
れてそれぞれのスイッチング素子のオン、オフの動作が
制御され、結果的に高周波の方形波交流が出力される。
この交流出力の周波数は20kHz程度が採用されるが、こ
の周波数を決定する信号はキャリア、その周波数はキャ
リア周波数とそれぞれ呼ばれている。制御信号101は後
述のように、単に周波数を決めるだけでなく方形波の時
間幅をも制御し、この時間幅を変えることによって直交
変換装置２の出力電圧の平均値を変化させ、結果的に後
述の整流器４が出力する直流電圧を変化させることにな
る。
直交変換装置２が出力する方形波交流は変圧器３によ
って適当な値に変圧されるとともに回路的には絶縁され
て整流器４の入力になる。整流器４はダイオードブリッ
ジ回路41、インダクタ42、コンデンサ43及びスナバ回路
５とからなっている。直列に挿入されたインダクタ42と
並列に挿入されたコンデンサ43とは低域通過フィルタを
形成していて、ダイオードブリッジ回路41の出力電圧に
含まれるキャリア周波数以上の高周波成分を減衰させて
脈流成分の小さな良好な直流を得るものである。直流電
圧検出器６は分圧器と直流増幅器とで構成されるのが通
常である。直流電圧検出器６の出力は電圧実際値として
の信号103として後述の制御装置にフィードバックされ
る。
って適当な値に変圧されるとともに回路的には絶縁され
て整流器４の入力になる。整流器４はダイオードブリッ
ジ回路41、インダクタ42、コンデンサ43及びスナバ回路
５とからなっている。直列に挿入されたインダクタ42と
並列に挿入されたコンデンサ43とは低域通過フィルタを
形成していて、ダイオードブリッジ回路41の出力電圧に
含まれるキャリア周波数以上の高周波成分を減衰させて
脈流成分の小さな良好な直流を得るものである。直流電
圧検出器６は分圧器と直流増幅器とで構成されるのが通
常である。直流電圧検出器６の出力は電圧実際値として
の信号103として後述の制御装置にフィードバックされ
る。
スナバ回路５はダイオードブリッジ回路41に並列に接
続されたダイオード51とコンデンサ52との直列回路、こ
れらダイオード51とコンデンサ52の接続点と整流器４の
出力端子との間を接続する回生用スイッチング素子とし
てのFET53とインダクタ54の直列回路及びFET53とインダ
クタ54の接続点とコンデンサ52のもう一方の端子の間に
接続されたダイオード55とからなっている。
続されたダイオード51とコンデンサ52との直列回路、こ
れらダイオード51とコンデンサ52の接続点と整流器４の
出力端子との間を接続する回生用スイッチング素子とし
てのFET53とインダクタ54の直列回路及びFET53とインダ
クタ54の接続点とコンデンサ52のもう一方の端子の間に
接続されたダイオード55とからなっている。
ダイオードブリッジ回路41に接続されている下側の接
続線の電圧を基準にしてダイオードブリッジ回路41のも
う一端の方の電圧瞬時値をvo，コンデンサ52の電圧瞬時
値をvsとすると、コンデンサ52は、電圧瞬時値vsが電圧
瞬時値voより小さいときにダイオード51を介して充電さ
れ、FET53がオンのときにインダクタ54を介して放電さ
れる。この放電電流がエネルギー回生のための回生電流
である。インダクタ54とダイオード55はコンデンサ52を
直流電源とみなしたときの降圧チョッパを構成してい
て、インダクタ54は主回路に回生される回生電流を略一
定に保ち、ダイオード55はFET53がオフのときにインダ
クタ54に流れる電流を貫流させるためのものである。
続線の電圧を基準にしてダイオードブリッジ回路41のも
う一端の方の電圧瞬時値をvo，コンデンサ52の電圧瞬時
値をvsとすると、コンデンサ52は、電圧瞬時値vsが電圧
瞬時値voより小さいときにダイオード51を介して充電さ
れ、FET53がオンのときにインダクタ54を介して放電さ
れる。この放電電流がエネルギー回生のための回生電流
である。インダクタ54とダイオード55はコンデンサ52を
直流電源とみなしたときの降圧チョッパを構成してい
て、インダクタ54は主回路に回生される回生電流を略一
定に保ち、ダイオード55はFET53がオフのときにインダ
クタ54に流れる電流を貫流させるためのものである。
ダイオードブリッジ回路41の転流は出力波形の方形波
の立ち上がり部の生ずるが、この転流の終了時に電圧瞬
時値voに重畳してサージ状の過電圧が発生する。この過
電圧によってコンデンサ52が充電されることによってコ
ンデンサ52の本来の機能である過電圧の抑制作用を行
う。この充電によってコンデンサ52に蓄積された静電エ
ネルギーはキャリア周波数が高いために直流電源装置の
効率の上で無視できるものではないのでこのエネルギー
を回生する方式を採用しているものであり、FET53がオ
ンすることによってコンデンサ52に蓄積された静電エネ
ルギーが主回路に対して放電する形で回生され、その結
果、エネルギー損失の少ない整流器となっている。
の立ち上がり部の生ずるが、この転流の終了時に電圧瞬
時値voに重畳してサージ状の過電圧が発生する。この過
電圧によってコンデンサ52が充電されることによってコ
ンデンサ52の本来の機能である過電圧の抑制作用を行
う。この充電によってコンデンサ52に蓄積された静電エ
ネルギーはキャリア周波数が高いために直流電源装置の
効率の上で無視できるものではないのでこのエネルギー
を回生する方式を採用しているものであり、FET53がオ
ンすることによってコンデンサ52に蓄積された静電エネ
ルギーが主回路に対して放電する形で回生され、その結
果、エネルギー損失の少ない整流器となっている。
このような過電圧の抑制と回生が行われるためには、
コンデンサ電圧瞬時値vsは過電圧が発生したとき以外は
常にダイオードブリッジ回路41の電圧瞬時値voよりも大
きいという条件が成立している必要がある。この条件を
満足するためには次式の成立が必要である。
コンデンサ電圧瞬時値vsは過電圧が発生したとき以外は
常にダイオードブリッジ回路41の電圧瞬時値voよりも大
きいという条件が成立している必要がある。この条件を
満足するためには次式の成立が必要である。
VD＝α×Vo＝αs×Vs ……（１） ここで、 VD；直流電圧 α；電圧瞬時値voの通電率（制御信号101によって決定
される） Vo；電圧瞬時値voの過電圧を含まない波高値（直交変換
装置２の出力電圧波高値の変圧器３の変圧比倍） αs；電圧瞬時値vsの通電率（制御信号102によって決定
される） Vs；電圧瞬時値vsの波高値 通電率α、αsは後述のキャリア信号105の半周期の間
に通電（スイッチング素子がオンの状態）している時間
の半周期に対する比率で表した係数である。
される） Vo；電圧瞬時値voの過電圧を含まない波高値（直交変換
装置２の出力電圧波高値の変圧器３の変圧比倍） αs；電圧瞬時値vsの通電率（制御信号102によって決定
される） Vs；電圧瞬時値vsの波高値 通電率α、αsは後述のキャリア信号105の半周期の間
に通電（スイッチング素子がオンの状態）している時間
の半周期に対する比率で表した係数である。
前述の電圧瞬時値vsが過電圧を含まない電圧瞬時値vo
よりも常に大きいためには、（１）式から結局次式が満
足されていればよいことになる。
よりも常に大きいためには、（１）式から結局次式が満
足されていればよいことになる。
α＞αs ……（２） この式を満足するためには制御信号101に対して制御
信号102によってスイッチング素子がオンとなる範囲を
短く設定すればよい。以下その方法について説明する。
信号102によってスイッチング素子がオンとなる範囲を
短く設定すればよい。以下その方法について説明する。
第12図は信号101,102を生成する従来の制御装置を示
す回路図である。この図において、電圧設定器10で設定
された電圧設定信号と前述の電圧検出器６で検出された
電圧実際値103とが減算器11によって減算され、電圧調
節器12に入力されることによって出力電圧制御信号104
が得られる。一方、発振器８によってキャリア周波数を
持つ高周波交流が発振されてキャリア発生器９に入力さ
れてノコギリ歯状のキャリア信号105が発生される。コ
ンパレータ13によって出力電圧制御信号104とキャリア
信号105とが比較されて出力電圧制御信号104が大きいと
きにHigh、小さいときにLowとなる信号101が出力されこ
れが直交変換装置２のスイッチング素子のオン・オフを
制御する制御信号となる。
す回路図である。この図において、電圧設定器10で設定
された電圧設定信号と前述の電圧検出器６で検出された
電圧実際値103とが減算器11によって減算され、電圧調
節器12に入力されることによって出力電圧制御信号104
が得られる。一方、発振器８によってキャリア周波数を
持つ高周波交流が発振されてキャリア発生器９に入力さ
れてノコギリ歯状のキャリア信号105が発生される。コ
ンパレータ13によって出力電圧制御信号104とキャリア
信号105とが比較されて出力電圧制御信号104が大きいと
きにHigh、小さいときにLowとなる信号101が出力されこ
れが直交変換装置２のスイッチング素子のオン・オフを
制御する制御信号となる。
この制御信号101はオンディレー回路14にも入力され
る。このオンディレー回路14は制御信号101の立ち上が
り時点に対して一定の時間遅れで立ち上がり、制御信号
101の立ち下がり時点に一致して立ち下がる方形波信号
である制御信号102を出力する。この制御信号102はスナ
バ回路５のFET53のオン・オフを制御する制御信号とな
る。
る。このオンディレー回路14は制御信号101の立ち上が
り時点に対して一定の時間遅れで立ち上がり、制御信号
101の立ち下がり時点に一致して立ち下がる方形波信号
である制御信号102を出力する。この制御信号102はスナ
バ回路５のFET53のオン・オフを制御する制御信号とな
る。
遅延時間の半周期間に対する比率をＴとすると、αs
は次式となる。
は次式となる。
αs＝α−Ｔ ……（３） 〔発明が解決しようとする課題〕 （３）式から明らかなように、出力電圧VDを小さくす
るために通電率αを小さくして遅れ時間Ｔに近くなると
通電率αsは極端に小さくなってスナバ回路５の正常な
動作が不可能になってしまうという状態が生ずるので、
このような状態を避けるために通電率αに最小値αmin
が設定されている。しかし、直流電源装置の起動時や低
負荷時に運転状態が断続モードになるため出力電圧の安
定性並びにコンデンサ43の寿命に悪影響を与えてしまう
という問題がある。また、通電率αsが小さくなり過ぎ
ると（１）式から明らかなようにコンデンサ52の電圧波
高値Vsが大きくなりすぎて過電圧抑制作用がなくなると
ともにスナバ回路５を構成する回路素子の寿命を短くし
てしまうという問題もある。
るために通電率αを小さくして遅れ時間Ｔに近くなると
通電率αsは極端に小さくなってスナバ回路５の正常な
動作が不可能になってしまうという状態が生ずるので、
このような状態を避けるために通電率αに最小値αmin
が設定されている。しかし、直流電源装置の起動時や低
負荷時に運転状態が断続モードになるため出力電圧の安
定性並びにコンデンサ43の寿命に悪影響を与えてしまう
という問題がある。また、通電率αsが小さくなり過ぎ
ると（１）式から明らかなようにコンデンサ52の電圧波
高値Vsが大きくなりすぎて過電圧抑制作用がなくなると
ともにスナバ回路５を構成する回路素子の寿命を短くし
てしまうという問題もある。
この発明の目的はこのような問題を解決し、通電率α
の変化に対して常に適切なスナバ回路の回生用スイッチ
ング素子の通電率αsを設定することのできる直流電源
装置を提供することにある。
の変化に対して常に適切なスナバ回路の回生用スイッチ
ング素子の通電率αsを設定することのできる直流電源
装置を提供することにある。
上記課題を解決するためにこの発明によれば、直流電
源と、この直流電源から供給される直流をキャリア発生
器によって生成されるノコギリ歯状波形のキャリア信号
によって定められるキャリア周波数に同期してオン・オ
フが制御されるブリッジ接続されたスイッチング素子に
よって方形波交流電圧に変換し、この方形波の持続時間
幅が前記スイッチング素子によって制御されてなる直交
変換装置と、この直交変換装置の出力電圧を変圧する変
圧器と、この変圧器の出力を全波整流するダイオードブ
リッジ回路と、ダイオードブリッジ回路に並列に接続さ
れ転流時に発生するサージを抑制するとともに回生用ス
イッチング素子によって蓄積された静電エネルギーを回
生するスナバ回路を備えた整流器と、出力電圧設定値と
出力電圧実際値との差信号を入力して出力電圧制御信号
を出力する電圧調節器とこの出力電圧制御信号と前記キ
ャリア信号とを比較することによって前記直交変換装置
の制御信号と、この制御信号に同期する前記回生用スイ
ッチング素子のオン・オフの制御信号とを出力する制御
装置からなり、前記スナバ回路が、前記ダイオードブリ
ッジ回路に並列に持続されたダイオードとコンデンサの
直列回路、このコンデンサと主回路とを接続し前記制御
信号によってオン・オフする回生用スイッチング素子及
びこの回生用スイッチング素子に直列に挿入されたイン
ダクタを備えてなる直流電源装置において、前記回生用
スイッチング素子のオン時間が前記直交変換装置のスイ
ッチング素子のオン時間に１より小さな係数で比例して
なるものとし、また、回生用スイッチング素子のオン・
オフを制御する制御信号が、直交変換装置のスイッチン
グ素子のオン・オフを制御する制御信号を入力信号とし
立ち上がり部の遅れ時間がこの入力信号のパルス幅に比
例してなるオンディレー回路の出力信号であるものと
し、また、回生用スイッチング素子のオン・オフを制御
する制御信号が、キャリア発生器と最低値が同じで傾斜
部の傾斜が大きいのこぎり歯状信号を発する回生用のキ
ャリア発生器の出力信号と出力電圧制御信号との比較に
よって生成されたパルス列からなる制御信号であるもの
とし、また、回生用スイッチング素子のオン・オフを制
御する制御信号が、キャリア発生器の出力信号を入力信
号とする１より大きな増幅率を持つ増幅器の出力信号と
出力電圧制御信号との比較によって生成されたパルス列
からなる制御信号であるものとし、また、回生用スイッ
チング素子のオン・オフを制御する制御信号が、キャリ
ア発生器の出力信号と出力電圧制御信号を入力信号とす
る１より小さな増幅率を持つ増幅器の出力信号との比較
によって生成されたパルス列からなる制御信号であるも
のときする。
源と、この直流電源から供給される直流をキャリア発生
器によって生成されるノコギリ歯状波形のキャリア信号
によって定められるキャリア周波数に同期してオン・オ
フが制御されるブリッジ接続されたスイッチング素子に
よって方形波交流電圧に変換し、この方形波の持続時間
幅が前記スイッチング素子によって制御されてなる直交
変換装置と、この直交変換装置の出力電圧を変圧する変
圧器と、この変圧器の出力を全波整流するダイオードブ
リッジ回路と、ダイオードブリッジ回路に並列に接続さ
れ転流時に発生するサージを抑制するとともに回生用ス
イッチング素子によって蓄積された静電エネルギーを回
生するスナバ回路を備えた整流器と、出力電圧設定値と
出力電圧実際値との差信号を入力して出力電圧制御信号
を出力する電圧調節器とこの出力電圧制御信号と前記キ
ャリア信号とを比較することによって前記直交変換装置
の制御信号と、この制御信号に同期する前記回生用スイ
ッチング素子のオン・オフの制御信号とを出力する制御
装置からなり、前記スナバ回路が、前記ダイオードブリ
ッジ回路に並列に持続されたダイオードとコンデンサの
直列回路、このコンデンサと主回路とを接続し前記制御
信号によってオン・オフする回生用スイッチング素子及
びこの回生用スイッチング素子に直列に挿入されたイン
ダクタを備えてなる直流電源装置において、前記回生用
スイッチング素子のオン時間が前記直交変換装置のスイ
ッチング素子のオン時間に１より小さな係数で比例して
なるものとし、また、回生用スイッチング素子のオン・
オフを制御する制御信号が、直交変換装置のスイッチン
グ素子のオン・オフを制御する制御信号を入力信号とし
立ち上がり部の遅れ時間がこの入力信号のパルス幅に比
例してなるオンディレー回路の出力信号であるものと
し、また、回生用スイッチング素子のオン・オフを制御
する制御信号が、キャリア発生器と最低値が同じで傾斜
部の傾斜が大きいのこぎり歯状信号を発する回生用のキ
ャリア発生器の出力信号と出力電圧制御信号との比較に
よって生成されたパルス列からなる制御信号であるもの
とし、また、回生用スイッチング素子のオン・オフを制
御する制御信号が、キャリア発生器の出力信号を入力信
号とする１より大きな増幅率を持つ増幅器の出力信号と
出力電圧制御信号との比較によって生成されたパルス列
からなる制御信号であるものとし、また、回生用スイッ
チング素子のオン・オフを制御する制御信号が、キャリ
ア発生器の出力信号と出力電圧制御信号を入力信号とす
る１より小さな増幅率を持つ増幅器の出力信号との比較
によって生成されたパルス列からなる制御信号であるも
のときする。
この発明の構成において、回生用スイッチング素子の
オン時間を直交変換装置のスイッチング素子のオン時間
に１より小さな係数で比例する値にすることによって、
出力電圧値が低くしたがって直交変換装置のスイッチン
グ素子のオン時間に比例する通電率αを小さくしても、
回生用スイッチング素子のオン時間に比例する通電率α
sが極端に小さくなることはないので、通電率αの最小
値αminを設定する必要が実質的に不用となる。
オン時間を直交変換装置のスイッチング素子のオン時間
に１より小さな係数で比例する値にすることによって、
出力電圧値が低くしたがって直交変換装置のスイッチン
グ素子のオン時間に比例する通電率αを小さくしても、
回生用スイッチング素子のオン時間に比例する通電率α
sが極端に小さくなることはないので、通電率αの最小
値αminを設定する必要が実質的に不用となる。
また、回生用スイッチング素子のオン・オフを制御す
る制御信号を、直交変換装置のスイッチング素子のオン
・オフを制御する制御信号を入力信号とし立ち上がり部
の遅れ時間がこの入力信号のパルス幅に比例してなるオ
ンディレー回路の出力信号とすることによって、従来の
制御装置の１つ回路要素を変更するだけで容易に前述の
条件を満足させることができる。
る制御信号を、直交変換装置のスイッチング素子のオン
・オフを制御する制御信号を入力信号とし立ち上がり部
の遅れ時間がこの入力信号のパルス幅に比例してなるオ
ンディレー回路の出力信号とすることによって、従来の
制御装置の１つ回路要素を変更するだけで容易に前述の
条件を満足させることができる。
また、回生用スイッチング素子のオン・オフを制御す
る制御信号を、キャリア発生器と最低値が同じで傾斜部
の傾斜が大きい点だけが異なるのこぎり歯状信号を発す
る回生用キャリア発生器を設けこの出力信号と出力電圧
制御信号との比較によって生成されたパルス列からなる
制御信号とすることによって、従来と実質的に同じ回路
要素を使用して前述の条件を容易に満足させることがで
きる。また、回生用スイッチング素子のオン・オフを制
御する制御信号を、キャリア発生器の出力信号を入力信
号とする１より大きな増幅率を持つ増幅器の出力信号と
出力電圧制御信号との比較によって生成されたパルス列
からなる制御信号とするか、キャリア発生器の出力信号
と出力電圧制御信号を入力信号とする１より小さな増幅
率を持つ増幅器の出力信号との比較によって生成された
パルス列からなる制御信号とすることによっても、前述
の条件を容易に満足させることができる。
る制御信号を、キャリア発生器と最低値が同じで傾斜部
の傾斜が大きい点だけが異なるのこぎり歯状信号を発す
る回生用キャリア発生器を設けこの出力信号と出力電圧
制御信号との比較によって生成されたパルス列からなる
制御信号とすることによって、従来と実質的に同じ回路
要素を使用して前述の条件を容易に満足させることがで
きる。また、回生用スイッチング素子のオン・オフを制
御する制御信号を、キャリア発生器の出力信号を入力信
号とする１より大きな増幅率を持つ増幅器の出力信号と
出力電圧制御信号との比較によって生成されたパルス列
からなる制御信号とするか、キャリア発生器の出力信号
と出力電圧制御信号を入力信号とする１より小さな増幅
率を持つ増幅器の出力信号との比較によって生成された
パルス列からなる制御信号とすることによっても、前述
の条件を容易に満足させることができる。
以下この発明を実施例に基づいて説明する。第１図は
この発明の第１の実施例を示す直流電源装置の制御装置
の回路図であり、第12図と異なる点は、第12図のオンデ
ィレー回路14の遅れ時間Ｔが一定であるのに対して、オ
ンディレー回路15の遅れ時間Ｔは可変であり、出力電圧
制御信号104の強度に比例させたという点だけである。
そのために、オンディレー回路15には出力電圧制御信号
104が入力されている。
この発明の第１の実施例を示す直流電源装置の制御装置
の回路図であり、第12図と異なる点は、第12図のオンデ
ィレー回路14の遅れ時間Ｔが一定であるのに対して、オ
ンディレー回路15の遅れ時間Ｔは可変であり、出力電圧
制御信号104の強度に比例させたという点だけである。
そのために、オンディレー回路15には出力電圧制御信号
104が入力されている。
第２図はそれぞれの信号の波形とその関係を示す波形
図である。この図において、キャリア信号105は一定傾
斜で上昇し波高値に達したところで瞬時に最低値にまで
低下する一極性ののこぎり歯状信号である。その反復周
波数は前述のように20kHz程度のキャリア周波数であ
る。電圧調節器12の出力信号である出力電圧制御信号10
4は第11図の直流電源１の電圧変動、あるいは整流器４
の負荷の変動などによる直流電源装置の電圧変動を補正
して所定値に保持するためのものであるからその時間的
変化は緩やかであり、この図で示す時間範囲ではその変
化は殆どない直流とみなして差し支えない。制御信号10
1は、キャリア信号105と出力電圧制御信号104とがコン
パレータ13で比較されて出力電圧制御信号104の方が大
きいときにHigh、小さいときにLowとなる２値信号であ
る。Highの状態を維持する時間の半周期に対する比率が
前述の通電率αである。この通電率αは出力電圧制御信
号104が０のとき、すなわちキャリアの最低値に一致す
るときに０、波高値に一致するときに１になる。ただ、
制御信号101は直交変換装置２の４つのスイッチング素
子を２組にして交互にオン・オフさせるので、実際には
半周期ずつずれて交互にHighとLowを繰り返す２つの信
号なのが実際であり、制御信号101はこれを一つにまと
めて図示したものである。この制御信号101の波形はダ
イオードブリッジ回路41の出力電圧の波形に一致してい
るので、スナバ回路５との関係について考察するときに
は制御信号101としては前述のように実際には２つの制
御信号を１つにまとめて表示した方がスナバ回路５の制
御信号である制御信号102との比較の上では分かりやす
い。
図である。この図において、キャリア信号105は一定傾
斜で上昇し波高値に達したところで瞬時に最低値にまで
低下する一極性ののこぎり歯状信号である。その反復周
波数は前述のように20kHz程度のキャリア周波数であ
る。電圧調節器12の出力信号である出力電圧制御信号10
4は第11図の直流電源１の電圧変動、あるいは整流器４
の負荷の変動などによる直流電源装置の電圧変動を補正
して所定値に保持するためのものであるからその時間的
変化は緩やかであり、この図で示す時間範囲ではその変
化は殆どない直流とみなして差し支えない。制御信号10
1は、キャリア信号105と出力電圧制御信号104とがコン
パレータ13で比較されて出力電圧制御信号104の方が大
きいときにHigh、小さいときにLowとなる２値信号であ
る。Highの状態を維持する時間の半周期に対する比率が
前述の通電率αである。この通電率αは出力電圧制御信
号104が０のとき、すなわちキャリアの最低値に一致す
るときに０、波高値に一致するときに１になる。ただ、
制御信号101は直交変換装置２の４つのスイッチング素
子を２組にして交互にオン・オフさせるので、実際には
半周期ずつずれて交互にHighとLowを繰り返す２つの信
号なのが実際であり、制御信号101はこれを一つにまと
めて図示したものである。この制御信号101の波形はダ
イオードブリッジ回路41の出力電圧の波形に一致してい
るので、スナバ回路５との関係について考察するときに
は制御信号101としては前述のように実際には２つの制
御信号を１つにまとめて表示した方がスナバ回路５の制
御信号である制御信号102との比較の上では分かりやす
い。
遅れ時間Ｔは出力電圧制御信号104の強度、したがっ
て、通電率αに比例するので、その係数をｋとすると次
式が成立する。
て、通電率αに比例するので、その係数をｋとすると次
式が成立する。
αs＝α−Ｔ＝α−ｋα＝（１−ｋ）α ……（４） すなわち、スナバ回路５の通電率αsは直交変換装置２
の通電率αに比例係数（１−ｋ）で比例する。
の通電率αに比例係数（１−ｋ）で比例する。
第３図はオンディレー回路15の一例を示す回路図であ
り、第４図は第３図の動作説明のための波形図である。
第３図において、信号101が演算回路151に入力されその
出力信号が線型の増幅器157で増幅された信号106が出力
電圧制御信号104とコンパレータ158によって比較されて
信号106の方が大きいときにHigh、小さいときにLowとな
る信号として制御信号102を出力する。演算回路151は演
算増幅器156の出力を抵抗152,153、ダイオード154、コ
ンデンサ155からなる回路によって入力側にフィードバ
ックされた構成になっている。入力波形が方形波パルス
の場合に、ダイオード154の非線型特性を利用して、入
力波形の立ち上がり時点から一定電圧までは積分回路と
なり、この電圧を越えると単なる増幅器となる非線型演
算回路となっている。
り、第４図は第３図の動作説明のための波形図である。
第３図において、信号101が演算回路151に入力されその
出力信号が線型の増幅器157で増幅された信号106が出力
電圧制御信号104とコンパレータ158によって比較されて
信号106の方が大きいときにHigh、小さいときにLowとな
る信号として制御信号102を出力する。演算回路151は演
算増幅器156の出力を抵抗152,153、ダイオード154、コ
ンデンサ155からなる回路によって入力側にフィードバ
ックされた構成になっている。入力波形が方形波パルス
の場合に、ダイオード154の非線型特性を利用して、入
力波形の立ち上がり時点から一定電圧までは積分回路と
なり、この電圧を越えると単なる増幅器となる非線型演
算回路となっている。
これらを第４図で説明すると、制御信号101は時点t1
で立ち上がると演算回路151で生成され増幅器157で増幅
された信号106は時点t1でのLowから一定の傾斜でその値
を増加していきHighとなる値に到達するその後は一定を
維持する。制御信号101が立ち下がる時点t3では信号106
も同時にLowに戻る。この信号106はコンパレータ158に
よって出力電圧制御信号104と比較される。時点t1から
立ち上がった信号106は時点t2で出力電圧制御信号104よ
り大きくなるのでコンパレータ158の出力である制御信
号102はこの時点t2で立ち上がり時点t3で立ち下がる。
制御信号102の制御信号101に対する立ち上がり時点の遅
れ時間Ｔは図から明らかなように時点t1からt2の間の信
号106の傾斜と出力電圧制御信号104の強度の積に比例す
るものであり、前述の（４）式が成立している。なお、
オンディレー回路15はその機能が満足される限り第３図
の回路構成にこだわるものではない。
で立ち上がると演算回路151で生成され増幅器157で増幅
された信号106は時点t1でのLowから一定の傾斜でその値
を増加していきHighとなる値に到達するその後は一定を
維持する。制御信号101が立ち下がる時点t3では信号106
も同時にLowに戻る。この信号106はコンパレータ158に
よって出力電圧制御信号104と比較される。時点t1から
立ち上がった信号106は時点t2で出力電圧制御信号104よ
り大きくなるのでコンパレータ158の出力である制御信
号102はこの時点t2で立ち上がり時点t3で立ち下がる。
制御信号102の制御信号101に対する立ち上がり時点の遅
れ時間Ｔは図から明らかなように時点t1からt2の間の信
号106の傾斜と出力電圧制御信号104の強度の積に比例す
るものであり、前述の（４）式が成立している。なお、
オンディレー回路15はその機能が満足される限り第３図
の回路構成にこだわるものではない。
第５図はこの発明の第２の実施例を示す制御装置の回
路図であり、第１図と共通の回路要素に対しては同じ参
照符号を付すことにより詳細な説明を省略する。また、
第６図は第５図の動作説明のための波形図である。第５
図において制御信号102は、発振器８の出力を入力して
キャリア信号105に類似のスナバ回路５に対するキャリ
ア信号107を生成するキャリア発生器17を設け、このキ
ャリア発生器17の出力信号と出力電圧制御信号104とを
コンパレータ18によって比較することによって生成され
る。キャリア信号107はキャリア信号105に対して傾斜部
での傾斜を少しきつく設定した波形であり、キャリア発
生器17はキャリア発生器９に比べて内蔵されている出力
増幅器の増幅率を少し大きくすることによって前述のキ
ャリア信号107が得られる。第６図に示すキャリア信号1
07は波頭部が切れた波形を示しているが、これはキャリ
ア発生器17の電源をキャリア発生器９と同じとしたため
に電源電圧に制限されて波頭部が切れたものであり本質
的な相違を示すものではなくまたキャリア発生器17の機
能に支障が生ずるものではない。
路図であり、第１図と共通の回路要素に対しては同じ参
照符号を付すことにより詳細な説明を省略する。また、
第６図は第５図の動作説明のための波形図である。第５
図において制御信号102は、発振器８の出力を入力して
キャリア信号105に類似のスナバ回路５に対するキャリ
ア信号107を生成するキャリア発生器17を設け、このキ
ャリア発生器17の出力信号と出力電圧制御信号104とを
コンパレータ18によって比較することによって生成され
る。キャリア信号107はキャリア信号105に対して傾斜部
での傾斜を少しきつく設定した波形であり、キャリア発
生器17はキャリア発生器９に比べて内蔵されている出力
増幅器の増幅率を少し大きくすることによって前述のキ
ャリア信号107が得られる。第６図に示すキャリア信号1
07は波頭部が切れた波形を示しているが、これはキャリ
ア発生器17の電源をキャリア発生器９と同じとしたため
に電源電圧に制限されて波頭部が切れたものであり本質
的な相違を示すものではなくまたキャリア発生器17の機
能に支障が生ずるものではない。
キャリア信号105、107とも最低値は同じなので、キャ
リア信号107の方が早く大きくなるために出力電圧制御
信号104の値を越える時点t2はキャリア信号105が出力電
圧制御信号104を越える時点t3よりも早くなるために制
御信号101に比べて制御信号102の立ち下がり時点が早く
なる。一方、双方の信号の立ち上がり時点t1は同じなの
で、結局制御信号102のHighを維持する時間は制御信号1
01のそれよりもＴ＝t3−t2だけ短くなる。この短くなる
時間Ｔはキャリア信号105,107の傾斜の差と出力電圧制
御信号104の値との積に比例することになり、結局前述
の第１の実施例と同様に通電率αsは通電率αに１より
小さな係数で比例することになる。第１の実施例では制
御信号102は制御信号101に対して立ち上がり部が遅れ時
間Ｔだけ遅れたのに対してこの第２の実施例では時間Ｔ
だけ立ち下がり時点が早くなるという点が異なる。しか
し、双方とも通電率αと通電率αsとの関係が同じであ
り、他に支障の生ずることもない。このようにこの実施
例での制御信号102は第１の実施例での制御信号102とは
異なるが、同じ参照符号を付して基本的には同一の機能
を有する信号であることを示すこととし後述の実施例に
おいても同様にスナバ回路５のFET53のオン・オフを制
御する制御信号には参照符号102を付すことにする。な
お、第１の実施例と同じように制御信号102が立ち上が
り部で遅れよるようにするには、図示したキャリア信号
105,107とは反対の傾斜を持つキャリア信号を使用すれ
ばよい。
リア信号107の方が早く大きくなるために出力電圧制御
信号104の値を越える時点t2はキャリア信号105が出力電
圧制御信号104を越える時点t3よりも早くなるために制
御信号101に比べて制御信号102の立ち下がり時点が早く
なる。一方、双方の信号の立ち上がり時点t1は同じなの
で、結局制御信号102のHighを維持する時間は制御信号1
01のそれよりもＴ＝t3−t2だけ短くなる。この短くなる
時間Ｔはキャリア信号105,107の傾斜の差と出力電圧制
御信号104の値との積に比例することになり、結局前述
の第１の実施例と同様に通電率αsは通電率αに１より
小さな係数で比例することになる。第１の実施例では制
御信号102は制御信号101に対して立ち上がり部が遅れ時
間Ｔだけ遅れたのに対してこの第２の実施例では時間Ｔ
だけ立ち下がり時点が早くなるという点が異なる。しか
し、双方とも通電率αと通電率αsとの関係が同じであ
り、他に支障の生ずることもない。このようにこの実施
例での制御信号102は第１の実施例での制御信号102とは
異なるが、同じ参照符号を付して基本的には同一の機能
を有する信号であることを示すこととし後述の実施例に
おいても同様にスナバ回路５のFET53のオン・オフを制
御する制御信号には参照符号102を付すことにする。な
お、第１の実施例と同じように制御信号102が立ち上が
り部で遅れよるようにするには、図示したキャリア信号
105,107とは反対の傾斜を持つキャリア信号を使用すれ
ばよい。
第７図はこの発明の第３の実施例を示す制御装置の回
路図、第８図は第７図の動作説明のための波形図であ
り、第５図、第６図と共通の回路要素や信号については
同じ参照符号を付すことにより詳細な説明を省略する。
第７図において、第５図のキャリア信号107をキャリア
信号105を１より大きな増幅率K1を持つ増幅器109で増幅
して生成するものであり、第８図は基本的には第６図と
同じであるので詳細な説明を省略する。キャリア信号10
7の波頭部が切れていない点が第６図と異なるが前述の
ようにこの違いは単に増幅器19に飽和が生ずるか否かの
違いである。
路図、第８図は第７図の動作説明のための波形図であ
り、第５図、第６図と共通の回路要素や信号については
同じ参照符号を付すことにより詳細な説明を省略する。
第７図において、第５図のキャリア信号107をキャリア
信号105を１より大きな増幅率K1を持つ増幅器109で増幅
して生成するものであり、第８図は基本的には第６図と
同じであるので詳細な説明を省略する。キャリア信号10
7の波頭部が切れていない点が第６図と異なるが前述の
ようにこの違いは単に増幅器19に飽和が生ずるか否かの
違いである。
第９図はこの発明の第４の実施例を示す制御装置の回
路図、第10図は第９図の動作説明のための波形図であ
り、第７図、第８図と共通の回路要素や信号については
同じ参照符号を付すことにより詳細な説明を省略する。
第９図において、制御信号102は、出力電圧制御信号104
を１より小さな増幅率を持つ増幅器20を通して得られる
信号108とキャリア信号105とを比較することによって生
成される。第７図との相違は、コンパレータ18の２つの
入力信号の一方を１より大きくしたのが第３の実施例で
あり、他方を１より小さくしたのが第４の実施例であ
る。
路図、第10図は第９図の動作説明のための波形図であ
り、第７図、第８図と共通の回路要素や信号については
同じ参照符号を付すことにより詳細な説明を省略する。
第９図において、制御信号102は、出力電圧制御信号104
を１より小さな増幅率を持つ増幅器20を通して得られる
信号108とキャリア信号105とを比較することによって生
成される。第７図との相違は、コンパレータ18の２つの
入力信号の一方を１より大きくしたのが第３の実施例で
あり、他方を１より小さくしたのが第４の実施例であ
る。
この発明において、回生用スイッチング素子のオン時
間を直交変換装置のスイッチング素子のオン時間に１よ
り小さな係数で比例する値にすることによって、出力電
圧値が低くしたがって直交変換装置のスイッチング素子
のオン時間に比例する通電率αを小さくしても、回生用
スイッチング素子のオン時間に比例する通電率αsが極
端に小さくなることはないので、通電率αの最小値α
minを設定する必要が実質的に不用となり、起動時の電
圧立ち上げ時、低負荷時など通電率αsが極端に小さく
なることはなくこのような場合でも出力電圧が安定する
という効果が得られる。また、従来このようなときに断
続モードになって出力コンデンサの寿命に悪影響を及ぼ
すというような問題も解消されて直流電源装置の信頼性
が確保できるという効果も得られる。
間を直交変換装置のスイッチング素子のオン時間に１よ
り小さな係数で比例する値にすることによって、出力電
圧値が低くしたがって直交変換装置のスイッチング素子
のオン時間に比例する通電率αを小さくしても、回生用
スイッチング素子のオン時間に比例する通電率αsが極
端に小さくなることはないので、通電率αの最小値α
minを設定する必要が実質的に不用となり、起動時の電
圧立ち上げ時、低負荷時など通電率αsが極端に小さく
なることはなくこのような場合でも出力電圧が安定する
という効果が得られる。また、従来このようなときに断
続モードになって出力コンデンサの寿命に悪影響を及ぼ
すというような問題も解消されて直流電源装置の信頼性
が確保できるという効果も得られる。
また、回生用スイッチング素子のオン・オフを制御す
る制御信号を、直交変換装置のスイッチング素子のオン
・オフを制御する方形波パルス列からなる制御信号を入
力信号とし立ち上がり部の遅れ時間がこの入力信号のパ
ルス幅に比例するオンディレー回路の出力信号とするこ
とによって、従来の制御装置の１つの構成要素を入れ換
えるだけで容易に前述の条件を満足させる回生用の制御
信号を得ることができる。
る制御信号を、直交変換装置のスイッチング素子のオン
・オフを制御する方形波パルス列からなる制御信号を入
力信号とし立ち上がり部の遅れ時間がこの入力信号のパ
ルス幅に比例するオンディレー回路の出力信号とするこ
とによって、従来の制御装置の１つの構成要素を入れ換
えるだけで容易に前述の条件を満足させる回生用の制御
信号を得ることができる。
また、回生用スイッチング素子のオン・オフを制御す
る制御信号を、キャリア発生器と最低値が同じで傾斜部
の傾斜が大きい点だけが異なるのこぎり歯状信号を発す
る回生用のキャリア発生器を設け、この出力信号と出力
電圧制御信号との比較によって生成されたパルス列から
なる制御信号とすることによって、従来と実質的に同じ
回路要素だけを使用した互換性の優れしたがって信頼性
の高い直流電源装置となるという効果が得られる。
る制御信号を、キャリア発生器と最低値が同じで傾斜部
の傾斜が大きい点だけが異なるのこぎり歯状信号を発す
る回生用のキャリア発生器を設け、この出力信号と出力
電圧制御信号との比較によって生成されたパルス列から
なる制御信号とすることによって、従来と実質的に同じ
回路要素だけを使用した互換性の優れしたがって信頼性
の高い直流電源装置となるという効果が得られる。
また、回生用スイッチング素子のオン・オフを制御す
る制御信号を、キャリア発生器の出力信号を入力信号と
する１より大きな増幅率を持つ増幅器の出力信号と出力
電圧制御信号との比較によって生成されたパルス列から
なる制御信号とするか、キャリア発生器の出力信号と出
力電圧制御信号を入力信号とする１より小さな増幅率を
持つ増幅器の出力信号との比較によって生成されたパル
ス列からなる制御信号とすることによっても、前述の条
件を容易に満足させることができ、回路構成上簡素な制
御装置となる。
る制御信号を、キャリア発生器の出力信号を入力信号と
する１より大きな増幅率を持つ増幅器の出力信号と出力
電圧制御信号との比較によって生成されたパルス列から
なる制御信号とするか、キャリア発生器の出力信号と出
力電圧制御信号を入力信号とする１より小さな増幅率を
持つ増幅器の出力信号との比較によって生成されたパル
ス列からなる制御信号とすることによっても、前述の条
件を容易に満足させることができ、回路構成上簡素な制
御装置となる。
第１図はこの発明の第１の実施例を示す直流電源装置の
制御装置の回路図、第２図は第１図の動作発明のための
波形図、第３図は第１図のオンディレー回路の一例を示
す回路図、第４図は第３図の動作説明のための波形図、
第５図はこの発明の第２の実施例を示す制御装置の回路
図、第６図は第５図の動作説明のための波形図、第７図
はこの発明の第３の実施例を示す制御装置の回路図、第
８図は第７図の動作説明のための波形図、第９図はこの
発明の第４の実施例を示す制御装置の回路図、第10図は
第９図の動作説明のための波形図、第11図は直流電源装
置を示す回路図、第12図は従来の制御装置を示す回路図
である。 １…直流電源、２…直交変換装置、３…変圧器、４…整
流器、41…ダイオードブリッジ回路、５…スナバ回路、
51,55…ダイオード、21,43,52…コンデンサ、53…FET
（スイッチング素子）、42,54…インダクタ、６…直流
電圧検出器、８…発振器、9,17…キャリア発生器、10…
電圧設定器、11…減算器、12…電圧調節器、13,18,158
…コンパレータ、14,15…オンディレー回路、101,102,1
04…制御信号、103…直流電圧実際値、104…出力電圧制
御信号、105,107…キャリア信号。
制御装置の回路図、第２図は第１図の動作発明のための
波形図、第３図は第１図のオンディレー回路の一例を示
す回路図、第４図は第３図の動作説明のための波形図、
第５図はこの発明の第２の実施例を示す制御装置の回路
図、第６図は第５図の動作説明のための波形図、第７図
はこの発明の第３の実施例を示す制御装置の回路図、第
８図は第７図の動作説明のための波形図、第９図はこの
発明の第４の実施例を示す制御装置の回路図、第10図は
第９図の動作説明のための波形図、第11図は直流電源装
置を示す回路図、第12図は従来の制御装置を示す回路図
である。 １…直流電源、２…直交変換装置、３…変圧器、４…整
流器、41…ダイオードブリッジ回路、５…スナバ回路、
51,55…ダイオード、21,43,52…コンデンサ、53…FET
（スイッチング素子）、42,54…インダクタ、６…直流
電圧検出器、８…発振器、9,17…キャリア発生器、10…
電圧設定器、11…減算器、12…電圧調節器、13,18,158
…コンパレータ、14,15…オンディレー回路、101,102,1
04…制御信号、103…直流電圧実際値、104…出力電圧制
御信号、105,107…キャリア信号。
Claims (5)
- 【請求項１】直流電源と、この直流電源から供給される
直流をキャリア発生器によって生成されるノコギリ歯状
波形のキャリア信号によって定められるキャリア周波数
に同期してオン・オフが制御されるブリッジ接続された
スイッチング素子によって方形波交流電圧に変換し、こ
の方形波の持続時間幅が前記スイッチング素子によって
制御されてなる直交変換装置と、この直交変換装置の出
力電圧を変圧する変圧器と、この変圧器の出力を全波整
流するダイオードブリッジ回路と、ダイオードブリッジ
回路に並列に接続され転流時に発生するサージを抑制す
るとともに回生用スイッチング素子によって蓄積された
静電エネルギーを回生するスナバ回路を備えた整流器
と、出力電圧設定値と出力電圧実際値との差信号を入力
して出力電圧制御信号を出力する電圧調節器とこの出力
電圧制御信号と前記キャリア信号とを比較することによ
って前記直交変換装置の制御信号と、この制御信号に同
期する前記回生用スイッチング素子のオン・オフの制御
信号とを出力する制御装置からなり、前記スナバ回路
が、前記ダイオードブリッジ回路に並列に接続されたダ
イオードとコンデンサの直列回路、このコンデンサと主
回路とを接続し前記制御信号によってオン・オフする回
生用スイッチング素子及びこの回生用スイッチング素子
に直列に挿入されたインダクタを備えてなる直流電源装
置において、 前記回生用スイッチング素子のオン時間が前記直交変換
装置のスイッチング素子のオン時間に１より小さな係数
で比例してなることを特徴とする直流電源装置。 - 【請求項２】回生用スイッチング素子のオン・オフを制
御する制御信号が、直交変換装置のスイッチング素子の
オン・オフを制御する制御信号を入力信号とし立ち上が
り部の遅れ時間がこの入力信号のパルス幅に比例してな
るオンディレー回路の出力信号であることを特徴とする
請求項１記載の直流電源装置。 - 【請求項３】回生用スイッチング素子のオン・オフを制
御する制御信号が、キャリア発生器と最低値が同じで傾
斜部の傾斜が大きいのこぎり歯状信号を発する回生用の
キャリア発生器の出力信号と出力電圧制御信号との比較
によって生成されたパルス列からなる制御信号であるこ
とを特徴とする請求項１記載の直流電源装置。 - 【請求項４】回生用スイッチング素子のオン・オフを制
御する制御信号が、キャリア発生器の出力信号を入力信
号とする１より大きな増幅率を持つ増幅器の出力信号と
出力電圧制御信号との比較によって生成されたパルス列
からなる制御信号であることを特徴とする請求項１記載
の直流電源装置。 - 【請求項５】回生用スイッチング素子のオン・オフを制
御する制御信号が、キャリア発生器の出力信号と出力電
圧制御信号を入力信号とする１より小さな増幅率を持つ
増幅器の出力信号との比較によって生成されたパルス列
からなる制御信号であることを特徴とする請求項１記載
の直流電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2249071A JP2734764B2 (ja) | 1990-09-19 | 1990-09-19 | 直流電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2249071A JP2734764B2 (ja) | 1990-09-19 | 1990-09-19 | 直流電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04127873A JPH04127873A (ja) | 1992-04-28 |
| JP2734764B2 true JP2734764B2 (ja) | 1998-04-02 |
Family
ID=17187575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2249071A Expired - Fee Related JP2734764B2 (ja) | 1990-09-19 | 1990-09-19 | 直流電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2734764B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6201586B2 (ja) * | 2013-09-30 | 2017-09-27 | 三菱電機株式会社 | Ｄｃ／ｄｃコンバータ |
| JP6437317B2 (ja) * | 2015-01-14 | 2018-12-12 | Ｍｙｗａｙプラス株式会社 | フルブリッジ方式双方向絶縁ｄｃ／ｄｃコンバータ |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61244264A (ja) * | 1985-04-19 | 1986-10-30 | Hitachi Ltd | 多出力直流電圧変換回路 |
| JPH0685632B2 (ja) * | 1988-01-06 | 1994-10-26 | 富士電機株式会社 | Ｄｃ／ｄｃ変換装置 |
-
1990
- 1990-09-19 JP JP2249071A patent/JP2734764B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04127873A (ja) | 1992-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5371667A (en) | Electric power supply | |
| US3989995A (en) | Frequency stabilized single-ended regulated converter circuit | |
| JP2004509587A (ja) | 力率補正制御回路および同回路を含む電源 | |
| JP2002281742A (ja) | カレントモードｄｃ／ｄｃコンバータ | |
| JP2946091B2 (ja) | スイッチング・レギュレーター | |
| US7098631B2 (en) | Method and control circuit for power factor correction | |
| US5698908A (en) | Buffered DC power supply system | |
| JPS602873B2 (ja) | スイツチング安定化電源回路 | |
| US4731722A (en) | Low AC harmonic DC power supply | |
| JP2734764B2 (ja) | 直流電源装置 | |
| US10804813B2 (en) | Power inverter for reducing total harmonic distortion via duty cycle control | |
| JP2958744B2 (ja) | 電力供給装置 | |
| JP2000341957A (ja) | 電源装置 | |
| KR100667844B1 (ko) | 위상차 조정기능을 갖는 다상 펄스폭 변조 제어기 | |
| JP2003125582A (ja) | 電源装置 | |
| JP3572601B2 (ja) | 電圧共振型スイッチング電源及び電圧共振型スイッチング電源の制御方法 | |
| JP3215127B2 (ja) | スイッチング電源の制御回路 | |
| JPH1094266A (ja) | インバータ装置 | |
| JP3211944B2 (ja) | インバータ装置 | |
| CN114006538B (zh) | 反激变换器的控制电路及控制方法以及反激变换器 | |
| JPH037066A (ja) | 直流電源装置 | |
| JPH05333077A (ja) | スイッチング型模擬負荷装置 | |
| JPS60226772A (ja) | スイツチング電源 | |
| JPS6122478Y2 (ja) | ||
| JP2023163359A (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |