JP2716293B2 - レジストパターン形成方法 - Google Patents

レジストパターン形成方法

Info

Publication number
JP2716293B2
JP2716293B2 JP3222929A JP22292991A JP2716293B2 JP 2716293 B2 JP2716293 B2 JP 2716293B2 JP 3222929 A JP3222929 A JP 3222929A JP 22292991 A JP22292991 A JP 22292991A JP 2716293 B2 JP2716293 B2 JP 2716293B2
Authority
JP
Japan
Prior art keywords
resist
film
processed
silylated
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3222929A
Other languages
English (en)
Other versions
JPH0562945A (ja
Inventor
伸之 竹中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP3222929A priority Critical patent/JP2716293B2/ja
Publication of JPH0562945A publication Critical patent/JPH0562945A/ja
Application granted granted Critical
Publication of JP2716293B2 publication Critical patent/JP2716293B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、レジストパターン形成
方法に関し、詳しくはドライエッチングを用いてレジス
ト膜を加工する方法に関する。
【0002】
【従来の技術】レジストを使用して被加工膜をパターニ
ングする場合、レジストと被加工膜とのエッチングの選
択比の問題から、複雑なパターニングにはレジストシリ
ル化プロセスが用いられている。この従来の方法の概要
は次の通りである。まず最初に、図7に示すように、シ
リル化用レジスト12をデバイスウェハー11′に形成
された被加工膜11上に塗布し、所定パターンの紫外線
12′を照射する。次にHMDS(ヘキサメチルジシラ
ザン)等のシリル化剤14を被加工膜に拡散させ、紫外
線照射部分をシリル化し、レジストシリル化層13を形
成する(図8)。次にドライエッチングによって、シリ
ル化された部分以外をエッチングする(図9)。ここで
現像検査を行なう。そして、検査に合格したものについ
て被加工膜11をエッチングし、最後にレジスト膜を除
去する。
【0003】
【発明が解決しようとする課題】上記の方法において
は、現像検査において、パターン不良を発見した場合、
パターン不良のレジストを除去し、同じウエハー等の被
加工膜を使用して再度レジストシリル化を行なうことが
コストの低減化からも好ましい。しかし、シリル化した
レジストをエッチング除去する場合、被加工膜を損傷せ
ずに除去することが難しい。即ち、シリル化したレジス
トと、被加工膜とのエッチング選択比が大きい場合で
も、ある程度の損傷は受けるということである。
【0004】
【課題を解決するための手段】本発明は、このような状
況下でなされたものであり、その特徴とするところはレ
ジストシリル化プロセスにより、被加工膜上にレジスト
パターンを形成するに際し、まず被加工膜上にシリル化
用レジストを塗布し所定パターンで紫外線を照射した後
に照射領域をシリル化し、次いでレジスト膜厚の10%
以上80%以下の厚みを予備ドライエッチングすること
よりシリル化レジスト層を明確化した後、シリル化レジ
スト層の形状検査を実施し、検査に不合格のものについ
てシリル化レジスト層をエッチングした後未反応レジス
トをアッシングによって除去し再び上記工程をくり返
し、検査に合格したものについて、未反応レジストを除
去する点にある。
【0005】ここで、被加工膜とは、レジストを使用し
てエッチング等の加工を施すべき膜であり、例えばデバ
イスウェハー上のポリシリコン膜、Al金属膜、W系金
属膜、SiO2膜、SiN膜等である。シリル化用レジ
ストとは、紫外線により活性化されて、シリル化剤拡散
によりシリル化するレジストをいう。
【0006】予備ドライエッチングによって除去する未
反応(非シリル化)レジストの厚みは、10%以上80
%以下であり、好ましくは30%以上60%以下であ
る。10%以上としているのは、これ以下では現像検査
の精度がでないためであり、80%以下としているの
は,これ以上では被加工膜に損傷を与える可能性がある
ためである。
【0007】本発明における未反応レジストのエッチン
グは、通常のドライエッチングでよく、特別のものは不
要である。シリル化された部分(レジストシリル化層)
をエッチングしない方法であればよい。
【0008】現像検査とは、線幅、アライメント精度等
の通常の検査であり、特別のものである必要はない。例
えば、光学顕微鏡を用いてのアライメント検査、SEM
を用いての線幅検査等の方法である。そして、この現像
検査に合格すれば、再度上記と同様のエッチング又はそ
の他の方法により本ドライエッチングを行い残余の未反
応レジストを除去する。本ドライエッチングは、例えば
2プラズマエッチング等の方法で行われる。
【0009】現像検査が不良の場合には、リアクティブ
イオンエッチングにより、シリル化した部分をエッチン
グ除去する。この場合、通常では被加工膜もある程度エ
ッチングされるが、本発明方法では、未反応レジストが
当初の20〜90%の範囲の厚みで残余し、被加工膜を
保護しているため、被加工膜が損傷することはない。換
言すると、保護としての効果を発揮するように残存厚み
を決定するということである。そして、シリル化してい
る部分が除去できれば、前記被加工膜を損傷しないよう
な方法で、残余のレジストを膜上から除去する。この方
法は、酸素ガスを用いたアッシングが好ましい。
【0010】これで、被加工膜がレジスト塗布前の状態
に戻ったのであり、再度レジストを塗布してパターニン
グできる状態となり、シリコンウエハー等の無駄が軽減
できる。
【0011】
【作用】上記の製造方法をとると、現像検査によって不
良とされた場合でも、基板の再生が可能となり、レジス
トシリル化プロセスがくり返し使用できるようになる。
【0012】
【実施例】以下図面に示す実施例に基づき、本発明をよ
り詳細に説明する。図1は、本発明製造方法の1実施例
を説明する為の工程における部分断面図である。最初
に、デバイスウェハー1′上に被加工膜としてAl・S
i膜( 膜厚9000Å)1をスパッタ法によって形成し
た。この上に、シリル化レジスト2として〔PLASM
ASK200G−C(日本合成ゴム(株)製)〕をスピン
コーターを用いて塗布し、膜厚15000〜25000
Å (センター20000Å) に形成する。このレジスト
膜に、Crマスクを用い、ステッパーを用いて紫外線を
照射した( 図1)。この工程は、通常のネガレジストと
同様でよい。次に、この基板をヘキサメチルジシラザン
雰囲気に、ホットプレートで、約160℃、3〜4分保
持し、上記の露光領域をシリル化した(図2)。
【0013】これによって得られたレジストシリル化層
3をマスクとして、レジスト膜を下記条件のドライエッ
チングに付して、レジスト膜を4000Åエッチングし
た (残膜厚は約17000Å (図3)。 エッチングガス:O2 プラズマ発生出力:200W 圧力 :20mTorr 時間 :30秒 この段階で、光学顕微鏡を用いてアライメント検査、S
EMを用いて線幅検査を行なった。
【0014】現像検査の結果、合格のものは、これに続
いて残余の未反応レジスト2を上記と同条件下でドライ
エッチングにより除去する(図6)。これで、レジスト
のマスキング化が完了である。これに続いて、通常の被
加工膜のエッチングを行なえばよい。
【0015】現像検査で不合格になった場合には、次の
条件のリアクティブイオンエッチングにより、レジスト
シリル化層3を除去した(図4)。 エッチングガス:Cl2 プラズマ発生出力:70W 圧力 :8mTorr 時間 :2分30秒 次に、通常のバレル型アッシャー(O2 ガス)にて、全
ての未反応レジスト2を除去した(図5)。この状態で
は、被加工膜1に損傷はなく、再度図1のようにレジス
トシリル化プロセスが行なえた。
【0016】
【発明の効果】以上説明した通り、本発明によると、未
反応レジストを一部残存させた状態で現像検査を行な
い、合格を確認した上でレジストのパターニングを完了
させるため、現像検査が不合格の場合、リアクティブエ
ッチングでレジストシリル化層を除去する時に被加工膜
が保護されている。これにより、その被加工膜が再度使
用できることとなる。
【図面の簡単な説明】
【図1】本発明方法の1工程を示す部分断面図である。
【図2】本発明方法の1工程を示す部分断面図である。
【図3】本発明方法の1工程を示す部分断面図である。
【図4】再生工程を示す部分断面図である。
【図5】再生工程を示す部分断面図である。
【図6】本発明方法の1工程を示す部分断面図である。
【図7】従来の方法の1工程を示す部分断面図である。
【図8】従来の方法の1工程を示す部分断面図である。
【図9】従来の方法の1工程を示す部分断面図である。
【符号の説明】
1 被加工膜 2 シリル化用レジスト 3 レジストシリル化層 4 シリル化剤
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/30 562 568

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 レジストシリル化プロセスにより、被加
    工膜上にレジストパターンを形成するに際し、まず被加
    工膜上にシリル化用レジストを塗布し所定パターンで紫
    外線を照射した後に照射領域をシリル化し、次いでレジ
    スト膜厚の10%以上80%以下の厚みを予備ドライエ
    ッチングすることよりシリル化レジスト層を明確化した
    後、シリル化レジスト層の形状検査を実施し、検査に不
    合格のものについてシリル化レジスト層をエッチングし
    た後未反応レジストをアッシングによって除去し再び上
    記工程をくり返し、検査に合格したものについて、本ド
    ライエッチングすることにより未反応レジストを除去す
    ることを特徴とする被加工膜上のレジストパターン形成
    方法。
JP3222929A 1991-09-03 1991-09-03 レジストパターン形成方法 Expired - Fee Related JP2716293B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3222929A JP2716293B2 (ja) 1991-09-03 1991-09-03 レジストパターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3222929A JP2716293B2 (ja) 1991-09-03 1991-09-03 レジストパターン形成方法

Publications (2)

Publication Number Publication Date
JPH0562945A JPH0562945A (ja) 1993-03-12
JP2716293B2 true JP2716293B2 (ja) 1998-02-18

Family

ID=16790080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3222929A Expired - Fee Related JP2716293B2 (ja) 1991-09-03 1991-09-03 レジストパターン形成方法

Country Status (1)

Country Link
JP (1) JP2716293B2 (ja)

Also Published As

Publication number Publication date
JPH0562945A (ja) 1993-03-12

Similar Documents

Publication Publication Date Title
US6383952B1 (en) RELACS process to double the frequency or pitch of small feature formation
JP2001343757A (ja) レジストパターンの形成方法
JP3471335B2 (ja) 半導体素子の微細パターンの形成方法
US5160404A (en) Method of removing a patterned multilevel resist from a surface layer on a substrate
EP0940719A2 (en) Photoresist film and method for forming a pattern thereof
JP2716293B2 (ja) レジストパターン形成方法
US5322764A (en) Method for forming a patterned resist
US6090523A (en) Multi-resin material for an antireflection film to be formed on a workpiece disposed on a semiconductor substrate
JP3047832B2 (ja) 半導体装置の製造方法
JPH0620943A (ja) レジストパターンの形成方法
US6371134B2 (en) Ozone cleaning of wafers
JPH06267835A (ja) 薄膜のパターニング方法
US6200886B1 (en) Fabricating process for polysilicon gate
JPH0669118A (ja) レジストパターンの形成方法
JP2854748B2 (ja) レジストパターン形成方法
JP3392231B2 (ja) パターン形成方法
KR100327771B1 (ko) 이온충격공정을견디기위해화학처리된포토레지스트
KR950009291B1 (ko) 시릴화된 레지스트의 박리방법
JP2785752B2 (ja) 半導体装置の製造方法
JP2000347422A (ja) 微細パターンの形成方法
KR19980048845A (ko) 반도체소자의 패턴형성방법
JP3257126B2 (ja) パターン形成方法
JPH10178018A (ja) 半導体装置の製造方法
JP2647011B2 (ja) レジストパターンの形成方法
JP3061037B2 (ja) レジストパターンの形成方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees