JP2707723B2 - Ｆｄｄの状態設定回路 - Google Patents
Ｆｄｄの状態設定回路Info
- Publication number
- JP2707723B2 JP2707723B2 JP1134782A JP13478289A JP2707723B2 JP 2707723 B2 JP2707723 B2 JP 2707723B2 JP 1134782 A JP1134782 A JP 1134782A JP 13478289 A JP13478289 A JP 13478289A JP 2707723 B2 JP2707723 B2 JP 2707723B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- fdd
- circuit
- state setting
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は磁気記憶装置の一種であるフレキシブルディ
スクドライブ（以下「FDD」という）に関し、特にイン
タフェースを含む制御回路に関するものである。
スクドライブ（以下「FDD」という）に関し、特にイン
タフェースを含む制御回路に関するものである。
従来、この種のFDDは簡便かつ安価な補助記憶装置と
して種々のシステムに使用されているが、簡便な構造で
あるために制御上様々な規制がある。このため、上記シ
ステムでは、FDDの制御のためにFDCと呼ばれるディスク
コントロールLSIを用いることが一般的である。
して種々のシステムに使用されているが、簡便な構造で
あるために制御上様々な規制がある。このため、上記シ
ステムでは、FDDの制御のためにFDCと呼ばれるディスク
コントロールLSIを用いることが一般的である。
このため今日では多くのFDDとFDCが存在するが、互換
性の観点からFDDとFDCとの間の信号のタイミングおよび
インタフェースの仕様はかなり統一されてきており、イ
ンタフェースは、複数のFDDを並列に接続し、特定の信
号線を特定のFDDに割り当てることにより、必要とするF
DDを選択する構造になっている。
性の観点からFDDとFDCとの間の信号のタイミングおよび
インタフェースの仕様はかなり統一されてきており、イ
ンタフェースは、複数のFDDを並列に接続し、特定の信
号線を特定のFDDに割り当てることにより、必要とするF
DDを選択する構造になっている。
一方、技術の進歩によりFDDが出現した当初には存在
しなかった仕様のものも開発され、現在でも数種類の記
録方式の媒体が一般に普及しており、それらを１台のFD
Dで使用するために新たな信号線を設け、この信号線に
よりFDDの内部状態を設定することで種々の記録方式に
対応している。
しなかった仕様のものも開発され、現在でも数種類の記
録方式の媒体が一般に普及しており、それらを１台のFD
Dで使用するために新たな信号線を設け、この信号線に
よりFDDの内部状態を設定することで種々の記録方式に
対応している。
上述した従来のFDDにおいては、１つのインタフェー
スに複数のFDDを接続して異なる記録方式の媒体を扱っ
た場合、FDCの機能の制限およびインタフェースの信号
線数の制限により、すべてのFDDが同一の状態に設定さ
れる構造となっている。このため、例えば２種類の異な
った媒体間でデータを交換する場合、トラック密度や媒
体の回転速度等が異なっていた場合、切替えのためには
通常のアクセスに比べて長い待ち時間やシーケンスが必
要となり、結果的にスループットの低いFDDとなってし
まうという欠点があった。
スに複数のFDDを接続して異なる記録方式の媒体を扱っ
た場合、FDCの機能の制限およびインタフェースの信号
線数の制限により、すべてのFDDが同一の状態に設定さ
れる構造となっている。このため、例えば２種類の異な
った媒体間でデータを交換する場合、トラック密度や媒
体の回転速度等が異なっていた場合、切替えのためには
通常のアクセスに比べて長い待ち時間やシーケンスが必
要となり、結果的にスループットの低いFDDとなってし
まうという欠点があった。
このような課題を解決するために本発明は、外部より
状態の設定を行なえるFDDにおいて、FDCから出力された
ドライブ選択信号に従って、各FDDに対応した複数の状
態設定信号を切り替えるセレクタと、上記ドライブ選択
信号とFDCから出力れた、目的のシリンダにヘッドを送
るためのステップ信号とを入力とするゲート回路と、こ
のゲート回路の出力信号をラッチ制御入力信号とし、セ
レクタから出力された状態設定信号をラッチ入力信号と
するラッチ回路とを設けるようにしたものである。
状態の設定を行なえるFDDにおいて、FDCから出力された
ドライブ選択信号に従って、各FDDに対応した複数の状
態設定信号を切り替えるセレクタと、上記ドライブ選択
信号とFDCから出力れた、目的のシリンダにヘッドを送
るためのステップ信号とを入力とするゲート回路と、こ
のゲート回路の出力信号をラッチ制御入力信号とし、セ
レクタから出力された状態設定信号をラッチ入力信号と
するラッチ回路とを設けるようにしたものである。
本発明によるFDDの状態設定回路は、１つのインタフ
ェースに接続された複数のFDDに対して別々の状態を設
定し得る。
ェースに接続された複数のFDDに対して別々の状態を設
定し得る。
第１図は、本発明によるFDDの状態設定回路の一実施
例を示す回路図である。ドライブ選択信号ａおよびステ
ップ信号ｂは、ゲート回路（本実施例ではオア回路）１
に入力され、ゲート回路１の出力信号ｃはラッチ回路２
のラッチ制御入力に入力される。ラッチ回路２はハイレ
ベルにより入力をホールドしているが、Ｄフリップフロ
ップ等によりエッヂを利用するものでも良い。ラッチ入
力には状態設定信号ｄが入力される。なお、ｅはラッチ
回路２の出力信号である。
例を示す回路図である。ドライブ選択信号ａおよびステ
ップ信号ｂは、ゲート回路（本実施例ではオア回路）１
に入力され、ゲート回路１の出力信号ｃはラッチ回路２
のラッチ制御入力に入力される。ラッチ回路２はハイレ
ベルにより入力をホールドしているが、Ｄフリップフロ
ップ等によりエッヂを利用するものでも良い。ラッチ入
力には状態設定信号ｄが入力される。なお、ｅはラッチ
回路２の出力信号である。
第２図は、第１図の回路の動作を説明するためのタイ
ムチャートである。同図（ａ）はドライブ選択信号を示
し、（ｂ）はステップ信号、（ｃ）はゲート回路１の出
力信号、（ｄ）は状態設定信号、（ｅ）はラッチ回路２
の出力信号を示す。
ムチャートである。同図（ａ）はドライブ選択信号を示
し、（ｂ）はステップ信号、（ｃ）はゲート回路１の出
力信号、（ｄ）は状態設定信号、（ｅ）はラッチ回路２
の出力信号を示す。
FDDでは目的のシリンダにヘッドを送るためにステッ
プ信号が用いられるが、一般にこの動作は、上位システ
ムのCPUからFDCに命令を送ることで行なわれる。このと
きFDCは、第２図に示されるように、まず目的のドライ
ブに対応するドライブ選択信号ａをアクティブ（ローレ
ベル）とし、次にステップ信号ｂとしてパルスを与え
る。この操作は一般のFDDおよびFDCに共通している。こ
のため、このパルスを与えるタイミングは予め上位装置
側で判断できるので、まず目的とするドライブに必要な
状態をインタフェースの状態設定信号ｄに設定した後、
目的のドライブに対してステップ動作を行なうことによ
り、同一のインタフェースに接続された複数のFDDに対
して別々の状態を設定できる。
プ信号が用いられるが、一般にこの動作は、上位システ
ムのCPUからFDCに命令を送ることで行なわれる。このと
きFDCは、第２図に示されるように、まず目的のドライ
ブに対応するドライブ選択信号ａをアクティブ（ローレ
ベル）とし、次にステップ信号ｂとしてパルスを与え
る。この操作は一般のFDDおよびFDCに共通している。こ
のため、このパルスを与えるタイミングは予め上位装置
側で判断できるので、まず目的とするドライブに必要な
状態をインタフェースの状態設定信号ｄに設定した後、
目的のドライブに対してステップ動作を行なうことによ
り、同一のインタフェースに接続された複数のFDDに対
して別々の状態を設定できる。
また、上位装置側において第３図に示す回路を付加す
ることにより、一度上位装置が各FDDの状態設定を行な
えば、その後の通常の動作においてステップ動作毎に状
態設定を行なう必要がなくなる。第３図において、ドラ
イブ選択信号ａおよびステップ信号ｂはFDC3より送出さ
れ、ドライブ選択信号ａがローレベルの場合は信号ａの
出力線に接続されたFDDが選択され、ハイレベルの場合
は信号ａ′の出力線に接続されたFDDが選択される。信
号ａで選択されるFDDの状態設定信号ｆおよび信号ａ′
で選択されるFDDの状態設定信号ｇはFDC外のI/O回路よ
り送出され、セレクタ回路４の被選択入力に入力され、
選択制御入力にはドライブ選択信号ａが入力される。
ることにより、一度上位装置が各FDDの状態設定を行な
えば、その後の通常の動作においてステップ動作毎に状
態設定を行なう必要がなくなる。第３図において、ドラ
イブ選択信号ａおよびステップ信号ｂはFDC3より送出さ
れ、ドライブ選択信号ａがローレベルの場合は信号ａの
出力線に接続されたFDDが選択され、ハイレベルの場合
は信号ａ′の出力線に接続されたFDDが選択される。信
号ａで選択されるFDDの状態設定信号ｆおよび信号ａ′
で選択されるFDDの状態設定信号ｇはFDC外のI/O回路よ
り送出され、セレクタ回路４の被選択入力に入力され、
選択制御入力にはドライブ選択信号ａが入力される。
次に、第４図のタイムチャートを用いて第３図の回路
の動作を説明する。まず各FDDの状態設定信号ｆおよび
ｇ（第４図（ａ），（ｂ）を設定した後、ドライブ選択
信号ａ（第４図（ｃ））で選択されるFDDに対しステッ
プ動作を行なうと、前述のようにドライブ選択信号ａは
ローレベルになる。このとき同時にセレクタ回路４は信
号ａで選択されるFDDの状態設定信号ｆを選択し、状態
設定信号ｄ（第４図（ｅ））として出力する。同様に状
態設定信号ａ′（第４図（ｄ））で選択されるFDDに対
してステップ動作を行なう時には信号ｇが選択されて信
号ｄとして出力されるため、２つのFDDには別々の状態
が同時に設定されていることが可能となる。なお、第４
図（ｆ）はステップ信号ｂ、（ｇ）はラッチ回路２の出
力信号ｅを示す。
の動作を説明する。まず各FDDの状態設定信号ｆおよび
ｇ（第４図（ａ），（ｂ）を設定した後、ドライブ選択
信号ａ（第４図（ｃ））で選択されるFDDに対しステッ
プ動作を行なうと、前述のようにドライブ選択信号ａは
ローレベルになる。このとき同時にセレクタ回路４は信
号ａで選択されるFDDの状態設定信号ｆを選択し、状態
設定信号ｄ（第４図（ｅ））として出力する。同様に状
態設定信号ａ′（第４図（ｄ））で選択されるFDDに対
してステップ動作を行なう時には信号ｇが選択されて信
号ｄとして出力されるため、２つのFDDには別々の状態
が同時に設定されていることが可能となる。なお、第４
図（ｆ）はステップ信号ｂ、（ｇ）はラッチ回路２の出
力信号ｅを示す。
以上説明したように本発明は、ドライブ選択信号とス
テップ信号とを入力とするゲート回路と、このゲート回
路の出力信号をラッチ制御入力信号とし、FDDの外部か
らくる状態設定信号をラッチ入力信号とするラッチ回路
とを設けたことにより、１つのインタフェースに接続さ
れた複数のFDDに対して別々の状態を設定できることが
可能となり、従来は必要であった状態切替え時の待ち時
間を省けるので、結果的にスループットの高い高性能な
FDDを提供できる効果がある。
テップ信号とを入力とするゲート回路と、このゲート回
路の出力信号をラッチ制御入力信号とし、FDDの外部か
らくる状態設定信号をラッチ入力信号とするラッチ回路
とを設けたことにより、１つのインタフェースに接続さ
れた複数のFDDに対して別々の状態を設定できることが
可能となり、従来は必要であった状態切替え時の待ち時
間を省けるので、結果的にスループットの高い高性能な
FDDを提供できる効果がある。
第１図は本発明によるFDDの状態設定回路の一実施例を
示す回路図、第２図は第１図の回路の動作を説明するた
めのタイムチャート、第３図は第１図の回路に対応する
上位装置の回路を示す回路図、第４図は第３図の回路の
動作を説明するためのタイムチャートである。 １…ゲート回路、２…ラッチ回路。
示す回路図、第２図は第１図の回路の動作を説明するた
めのタイムチャート、第３図は第１図の回路に対応する
上位装置の回路を示す回路図、第４図は第３図の回路の
動作を説明するためのタイムチャートである。 １…ゲート回路、２…ラッチ回路。
Claims (1)
- 【請求項１】外部より状態の設定を行なえるFDDにおい
て、 FDCから出力されたドライブ選択信号に従って、各FDDに
対応した複数の状態設定信号を切り替えるセレクタと、 前記ドライブ選択信号とFDCから出力された、目的のシ
リンダにヘッドを送るためのステップ信号とを入力とす
るゲート回路と、 このゲート回路の出力信号をラッチ制御入力信号とし、
セレクタから出力された状態設定信号をラッチ入力信号
とするラッチ回路とを備えたことを特徴とするFDDの状
態設定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1134782A JP2707723B2 (ja) | 1989-05-30 | 1989-05-30 | Ｆｄｄの状態設定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1134782A JP2707723B2 (ja) | 1989-05-30 | 1989-05-30 | Ｆｄｄの状態設定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH031364A JPH031364A (ja) | 1991-01-08 |
| JP2707723B2 true JP2707723B2 (ja) | 1998-02-04 |
Family
ID=15136428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1134782A Expired - Lifetime JP2707723B2 (ja) | 1989-05-30 | 1989-05-30 | Ｆｄｄの状態設定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2707723B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58119068A (ja) * | 1982-01-06 | 1983-07-15 | Matsushita Electric Ind Co Ltd | フロツピ−デイスクドライバ−の制御装置 |
| JPS629426A (ja) * | 1985-07-05 | 1987-01-17 | Nec Corp | フロツピ−デイスク装置の制御方式 |
| JPH0752558B2 (ja) * | 1989-03-13 | 1995-06-05 | 群馬日本電気株式会社 | 記録密度切替回路 |
-
1989
- 1989-05-30 JP JP1134782A patent/JP2707723B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH031364A (ja) | 1991-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6054063A (ja) | デ−タ転送システム | |
| US6292852B1 (en) | High-performance multiple-media duplicating system | |
| JP2707723B2 (ja) | Ｆｄｄの状態設定回路 | |
| JPH0769770B2 (ja) | データのストライピングシステム及び方法 | |
| US5459870A (en) | Interface circuit for controlling data transfers | |
| JPS6191740A (ja) | メモリ・アクセス制御方式 | |
| JPH01309117A (ja) | 磁気デイスク装置 | |
| JPS6331806B2 (ja) | ||
| JPH11175261A (ja) | ディスクの制御方法 | |
| WO1989000313A1 (en) | Fast-tag transfer improvement | |
| JPH0621984B2 (ja) | マイクロプログラムロ−ド方式 | |
| JPH04373054A (ja) | ファイル装置制御装置 | |
| JPH0624908Y2 (ja) | デ−タ転送制御装置 | |
| JPH0458669B2 (ja) | ||
| JPH0567022A (ja) | 高速データアクセス方式 | |
| JP2001051804A (ja) | ミラーディスク制御装置 | |
| JPS62154153A (ja) | 外部記憶制御方式 | |
| JPH05134934A (ja) | 記憶装置制御装置 | |
| JPS6047265A (ja) | 記憶ディスク駆動制御装置 | |
| JPH10269138A (ja) | キャッシュメモリ制御及びそれを用いたデータ処理装置 | |
| JPH06103001A (ja) | 磁気ディスクサブシステム | |
| JPH05173720A (ja) | ディスク制御装置、ディスク装置およびディスク制御システム | |
| JPH06236238A (ja) | ディスクアクセス制御方式 | |
| JPH10171670A (ja) | タスク切り替え装置及びタスク切り替えプログラムを記録した媒体 | |
| JPS6358661A (ja) | フロツピ−デイスクのタイプ識別回路 |