JP2705263B2 - Method for manufacturing TAB tape carrier - Google Patents

Method for manufacturing TAB tape carrier

Info

Publication number
JP2705263B2
JP2705263B2 JP2005159A JP515990A JP2705263B2 JP 2705263 B2 JP2705263 B2 JP 2705263B2 JP 2005159 A JP2005159 A JP 2005159A JP 515990 A JP515990 A JP 515990A JP 2705263 B2 JP2705263 B2 JP 2705263B2
Authority
JP
Japan
Prior art keywords
copper
bump
tape carrier
thickness
inner lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2005159A
Other languages
Japanese (ja)
Other versions
JPH03209841A (en
Inventor
護 御田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2005159A priority Critical patent/JP2705263B2/en
Publication of JPH03209841A publication Critical patent/JPH03209841A/en
Application granted granted Critical
Publication of JP2705263B2 publication Critical patent/JP2705263B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体素子の実装を高能率で行うためのTAB
(Tape Automated Bonding)法に用いるテープキャリア
およびその製造方法、特にリード部のキャリアテープと
は反対の面にバンプを設けたTAB用テープキャリアの製
造方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a TAB for mounting semiconductor elements with high efficiency.
The present invention relates to a tape carrier used in a (Tape Automated Bonding) method and a method of manufacturing the same, and more particularly, to a method of manufacturing a TAB tape carrier having bumps on a surface of a lead portion opposite to a carrier tape.

〔従来の技術〕[Conventional technology]

TAB法は半導体素子の実装を能率よく行うために開発
された方式で、テープキャリア上で半導体素子の実装を
行うものである。TAB用テープキャリアは例えば第6図
に示すように、可撓性絶縁フィルム1に、半導体素子
(図示せず)を装着するデバイスホール3および位置合
わせ等のための送り孔(パイロットホール)4を打ち抜
き加工により形成し、絶縁フィルム1に銅箔を接着剤に
より接着した後、フォトエッチングにより所定の配線パ
ターンをもつリード部2aを形成したものである。絶縁フ
ィルム1は一般に、厚さ70ないし125μm、幅35mm(ま
たは70mm、140mm等)の有機ポリイミドフィルム、ガラ
ス強化エポキシフィルム等の絶縁フィルムが用いられ、
銅箔には厚さ18ないし35μmの圧延銅箔、電解銅箔等が
用いられている。
The TAB method is a method developed to efficiently mount semiconductor elements, and mounts semiconductor elements on a tape carrier. In the TAB tape carrier, for example, as shown in FIG. 6, a flexible insulating film 1 is provided with a device hole 3 for mounting a semiconductor element (not shown) and a feed hole (pilot hole) 4 for alignment and the like. It is formed by punching, a copper foil is adhered to the insulating film 1 with an adhesive, and then a lead portion 2a having a predetermined wiring pattern is formed by photoetching. Generally, the insulating film 1 is an insulating film such as an organic polyimide film having a thickness of 70 to 125 μm and a width of 35 mm (or 70 mm, 140 mm or the like), a glass-reinforced epoxy film, or the like.
Rolled copper foil, electrolytic copper foil or the like having a thickness of 18 to 35 μm is used as the copper foil.

TAB法においてギャングボンディングと呼ばれる工程
で、テープキャリアのインナーリード部は半導体素子上
の微小電極に加熱圧着して接続される。この接続のため
には、半導体素子の表面のアルミニウム電極上の一部に
突起電極、いわゆるバンプを形成させておき、これをテ
ープキャリアのインナーリード部に加熱圧着して接合す
る方法と、テープキャリアのインナーリード部の先端に
バンプを形成させる方法がある。従来前者が主に用いら
れたが、最近では後者を用いる傾向にある。
In a process called gang bonding in the TAB method, the inner lead portion of the tape carrier is connected to the microelectrode on the semiconductor element by heating and pressing. For this connection, a projection electrode, a so-called bump, is formed on a part of the aluminum electrode on the surface of the semiconductor element, and this is heated and press-bonded to the inner lead portion of the tape carrier. In this method, a bump is formed at the tip of the inner lead portion. Conventionally, the former was mainly used, but recently the latter has tended to be used.

テープキャリアのインナーリード部の先端にバンプを
形成させるには、別の適当な基板、例えばガラス板上
に、電気めっき等によりバンプを形成し、テープキャリ
アのインナーリード部に転写する方法が、転写バンプ法
としてよく知られている。また別の適当な基板上でイン
ナーリード部とともにバンプを積層形成しておき、テー
プキャリアの絶縁フィルム上に転写する方法が、特開昭
63−291427号によって知られている。バンプは接着性の
ある金属、例えば金で構成される。インナーリード上の
バンプと半導体素子の電極との接合が充分行われるため
には、バンプは所定の厚さをもつことが必要とされる。
In order to form a bump at the tip of the inner lead portion of the tape carrier, a method of forming a bump on another suitable substrate, for example, a glass plate by electroplating, and transferring the bump to the inner lead portion of the tape carrier, is used. It is well known as the bump method. Further, a method is known in which bumps are laminated and formed on another appropriate substrate together with inner lead portions, and the bumps are transferred onto an insulating film of a tape carrier.
No. 63-291427. The bump is made of an adhesive metal, for example, gold. In order for the bumps on the inner leads to be sufficiently bonded to the electrodes of the semiconductor element, the bumps need to have a predetermined thickness.

転写によらないでインナーリード部先端に金属バンプ
を形成させる方法としては、所要の部分に金またはハン
ダの塩の溶液を塗布し、その熱分解によりバンプを形成
させる方法が、特開昭63−34933号に記載されている。
As a method of forming a metal bump on the tip of the inner lead portion without using transfer, a method of applying a solution of a salt of gold or solder to a required portion and forming the bump by thermal decomposition is disclosed in No. 34933.

以上述べたバンプは、インナーリード部のキャリアテ
ープの貼付面とは反対の面に設けられており、貼付面に
設けるものと比較して製造し易いという利点を有する。
The bumps described above are provided on the surface of the inner lead portion opposite to the surface to which the carrier tape is attached, and have the advantage of being easier to manufacture than those provided on the attachment surface.

半導体素子上にバンプを形成させる方法は、素子のめ
っきによる損傷、端子間の短絡が起きるだけでなく、バ
ンプ形成のために工程が複雑化し、半導体素子のコスト
が上昇する欠点がある。このために最近は、上述のよう
にテープキャリアのインナーリード部の先端にバンプを
形成させる方法を多用する傾向にある。
The method of forming a bump on a semiconductor element has disadvantages in that not only damage due to plating of the element and short-circuiting between terminals occur, but also the process for forming the bump becomes complicated and the cost of the semiconductor element increases. For this reason, recently, there has been a tendency to frequently use a method of forming a bump at the tip of the inner lead portion of the tape carrier as described above.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

しかし、テープキャリアのインナーリード部の先端に
バンプを形成させるためのいわゆる転写バンプ法は、別
の基板上にバンプを形成する際と、これをテープキャリ
ア上に転写する際の、二つの工程の位置精度に大きな問
題であり、導体部ピッチP(第6図)が150μm以下の
インナーリードは実現できなかった。これを改良するも
のとして上記特開昭63−291427号の方法が提案された
が、電導性の別の支持体にエッチング等で凹部を作り、
そこにバンプ部を電気めっきで形成させ、仮支持体を介
してテープキャリア上に転写するという、複雑な工程を
必要としている。また所定の厚さのバンプを全部金で形
成しているので、材料費が高い。
However, the so-called transfer bump method for forming a bump at the tip of the inner lead portion of the tape carrier is performed in two steps, that is, forming a bump on another substrate and transferring the bump onto a tape carrier. This is a major problem in positional accuracy, and an inner lead with a conductor pitch P (FIG. 6) of 150 μm or less could not be realized. As a method for improving this, the method of JP-A-63-291427 has been proposed, but a concave portion is formed by etching or the like in another conductive support, and the like.
This requires a complicated process of forming a bump portion by electroplating and transferring the bump portion onto a tape carrier via a temporary support. Further, since the bumps having a predetermined thickness are entirely formed of gold, the material cost is high.

上記特開昭63−34933号の記載の方法は、転写を用い
ない利点があるが、金またはハンダの塩の加熱分解によ
り充分な厚さを持つバンプを形成させるには、高温かつ
長時間の処理を要した。高温の処理はリード間の絶縁を
悪くする原因となる。
The method described in the above-mentioned JP-A-63-34933 has an advantage of not using transfer.However, in order to form a bump having a sufficient thickness by heat decomposition of gold or solder salt, high temperature and long time are required. Processing required. High-temperature processing causes poor insulation between leads.

また、前記貼付面とは反対の面にバンプを設けるTAB
用テープキャリアにおいては、半導体素子がデバイスホ
ールの反対側に位置するのでバンプの重量によってイン
ナーリードが変形すると、ボンディング作業を難しくす
る。
Also, TAB to provide a bump on the surface opposite to the attaching surface
In the tape carrier for use, since the semiconductor element is located on the opposite side of the device hole, if the inner lead is deformed by the weight of the bump, the bonding operation becomes difficult.

従って、本発明の目的は、複雑な工程を要する転写を
用いないで、インナーリードの変形を防ぎ、かつ充分な
接合が得られる所定の厚さをもつバンプを先端に設け
た、微細化された(例えばピッチ150μm以下の)イン
ナーリード部を有するTAB用テープキャリアの製造方法
を提供することである。
Therefore, an object of the present invention is to provide a miniaturized bump having a predetermined thickness which prevents deformation of the inner lead and provides sufficient bonding without using a transfer requiring a complicated process. An object of the present invention is to provide a method for manufacturing a TAB tape carrier having an inner lead portion (for example, a pitch of 150 μm or less).

本発明の他の目的は、バンプを設けるための材料およ
び加工の費用が低廉で、また高温の処理を用いないで、
充分な厚さを持つバンプをインナーリード部の先端部に
形成したTAB用テープキャリアの製造方法を提供するこ
とである。
Another object of the present invention is that the material and processing cost for providing the bumps is low, and high temperature processing is not used.
An object of the present invention is to provide a method for manufacturing a TAB tape carrier in which a bump having a sufficient thickness is formed at the tip of an inner lead portion.

〔課題を解決するための手段〕[Means for solving the problem]

上記目的を達成するため本発明によれば、銅または銅
合金の箔で構成されるインナーリード部の先端部の、キ
ャリアテープに貼付される面とは反対の面にバンプを設
けたTAB用テープキャリアの製造方法において、キャリ
アテープ上に貼付された銅または銅合金の箔上に、厚さ
10ないし50μmのスポット状の銅または銅合金の第1の
めっき層を形成し、前記スポット状の第1のめっき層を
含んだ前記箔の上に厚さ0.1ないし5.0μmのリードパタ
ーンの形状の金またはパラジウムの第2のめっき層を形
成し、前記第2のめっき層をマスクとして前記箔の不要
部を除去することを特徴とするTAB用テープキャリアの
製造方法が提供される。
According to the present invention, in order to achieve the above object, a TAB tape provided with a bump on a surface opposite to a surface to be attached to a carrier tape, at a tip of an inner lead portion made of copper or copper alloy foil In the method of manufacturing the carrier, the thickness of the copper or copper alloy foil attached on the carrier tape,
Forming a spot-shaped first plating layer of copper or copper alloy having a thickness of 10 to 50 μm, and forming a lead pattern having a thickness of 0.1 to 5.0 μm on the foil including the spot-shaped first plating layer; A method for producing a TAB tape carrier is provided, wherein a second plating layer of gold or palladium is formed, and unnecessary portions of the foil are removed using the second plating layer as a mask.

そして、上記本発明によるインナーリード部の先端部
にバンプを設けたTAB用テープキャリアの製造方法は、
下記工程から成る。
And the manufacturing method of the TAB tape carrier provided with a bump at the tip of the inner lead portion according to the present invention,
It comprises the following steps.

(1)銅または銅合金の箔の形成 (2)インナーリード部の先端部に相当する位置に、厚
さ10ないし50μmの銅または銅合金めっき層を形成する
工程 (3)銅または銅合金めっき層の上を厚さ0.1ないし5.0
μmのリードパターンの形状を有する金またはパラジウ
ムめっき層で被覆する工程 (4)金またはパラジウムめっき層をマスクとして箔を
エッチする工程 以下に各工程の詳細を説明する。
(1) Formation of copper or copper alloy foil (2) Step of forming a copper or copper alloy plating layer having a thickness of 10 to 50 μm at a position corresponding to the tip of the inner lead portion (3) Copper or copper alloy plating 0.1 to 5.0 on the layer
Step of coating with a gold or palladium plating layer having a μm lead pattern shape (4) Step of etching foil using gold or palladium plating layer as a mask The details of each step will be described below.

(1)銅または銅合金の箔の形成 一般にTAB用テープキャリアのインナーリード部とな
る銅または銅合金の箔は、ポリイミド等の絶縁フィルム
上に接着剤を介して接続される。公知の材料、方法を用
いて行うことができる。銅または銅合金箔にはバンプ形
成前にエッチングによりパターンの全部または一部を形
成しておいてもよいが、後述のようにバンプ形成後にパ
ターンを形成させる方が好ましい。
(1) Formation of Copper or Copper Alloy Foil Generally, copper or copper alloy foil serving as an inner lead portion of a TAB tape carrier is connected to an insulating film of polyimide or the like via an adhesive. It can be performed using known materials and methods. All or a part of the pattern may be formed on the copper or copper alloy foil by etching before forming the bump, but it is preferable to form the pattern after forming the bump as described later.

(2)インナーリード部の先端部に、厚さ10ないし50μ
mの銅または銅合金めっき層を形成する工程 銅または銅合金箔のインナーリード部の先端部に相当
する位置すなわちバンプ形成部分を残して、ゴム等のマ
スクで覆い、マスク開口部に銅または銅合金のめっきを
施す。銅または銅合金めっきの厚さは10ないし50μmの
範囲から選ばれる。めっきの厚さは、リード部の銅箔の
厚さ、リード部の間隔、テープキャリアで製造される半
導体素子の種類等により決定する。例えば厚さ35μmの
銅箔に対しては20ないし30μmの範囲、厚さ18μmの銅
箔に対しては10ないし20μmの範囲が一般に好適であ
る。10μm以下の厚さでは、半導体素子と結合するとき
の加圧の効果が減少する。厚さが50μmを超えると、イ
ンナーリード先端が重くなるため、リードの変形が生じ
易くなり、また半導体素子を加圧により接合する際にバ
ンプが傾いて、接合が悪くなる。めっきには、無電解め
っきを用いてもよいが、電気めっきが好ましい。
(2) 10 to 50μ thickness at the tip of the inner lead
Step of Forming Copper or Copper Alloy Plating Layer of Copper or Copper Alloy Foil is covered with a mask such as rubber, leaving a position corresponding to the tip of the inner lead portion of the copper or copper alloy foil, that is, a bump forming portion. Apply alloy plating. The thickness of the copper or copper alloy plating is selected from the range of 10 to 50 μm. The thickness of the plating is determined by the thickness of the copper foil in the lead portion, the interval between the lead portions, the type of semiconductor element manufactured by the tape carrier, and the like. For example, a range of 20 to 30 μm for a copper foil having a thickness of 35 μm and a range of 10 to 20 μm for a copper foil having a thickness of 18 μm are generally suitable. At a thickness of 10 μm or less, the effect of pressurization when coupling with a semiconductor element is reduced. If the thickness exceeds 50 μm, the tip of the inner lead becomes heavier, so that the lead is liable to be deformed. Further, when the semiconductor element is joined by pressing, the bump is inclined, and the joining becomes worse. Although electroless plating may be used for plating, electroplating is preferred.

(3)銅または銅合金めっき層の上を厚さ0.1ないし5.0
μmのリードパターンの形状を有する金またはパラジウ
ムめっき層で被覆する工程 銅または銅合金めっき後、前記マスクを取り外し、箔
上にレジストインクの塗布によって予め形成された開口
部を有するフォトレジストを介して、厚さ0.1ないし5.0
μmの金またはパラジウムめっきを施す。当然、バンプ
形成部は金またはパラジウムめっきをされる。
(3) 0.1 to 5.0 thickness on the copper or copper alloy plating layer
Step of coating with a gold or palladium plating layer having the shape of a μm lead pattern After copper or copper alloy plating, the mask is removed, and through a photoresist having an opening formed in advance by applying a resist ink on a foil. , Thickness 0.1 ~ 5.0
Apply gold or palladium plating of μm. Naturally, the bump forming part is plated with gold or palladium.

(4)バンプを形成させた後、インナーリード部以外の
銅または銅合金箔をエッチングにより除去してインナー
リードを形成させる工程 上記(3)のめっき工程で用いたフォトレジスト層を
除去し、金またはパラジウムめっき層をマスクとして、
エッチングにより所定のパターン(前記開口部のパター
ン)に従いインナーリード部をキャリアフィルム上に形
成させる。
(4) Step of forming the inner lead by removing the copper or copper alloy foil other than the inner lead portion by etching after forming the bump, removing the photoresist layer used in the plating step of (3) above, and removing the gold. Or use the palladium plating layer as a mask,
An inner lead portion is formed on the carrier film by etching according to a predetermined pattern (pattern of the opening).

〔作用〕[Action]

本発明では、キャリアテープ上に貼付された銅または
銅合金の箔の上に、厚さ10ないし50μmのスポット状の
銅または銅合金のめっき層を形成し、その層の上をさら
に厚さ0.1ないし5.0μmの金またはパラジウムめっき層
で被覆して、バンプを形成したので、バンプは全体で約
10μmないし55μmの厚さを有し、インナーリードの変
形を防ぐ厚さに構成されている。しかも表面は金または
パラジウムから成るので、半導体素子と加圧により容易
に接合することができる。
In the present invention, a spot-like copper or copper alloy plating layer having a thickness of 10 to 50 μm is formed on a copper or copper alloy foil stuck on a carrier tape, and a further thickness of 0.1 μm is formed on the layer. To 5.0 μm gold or palladium plating layer to form bumps.
It has a thickness of 10 μm to 55 μm and is configured to prevent deformation of the inner leads. Moreover, since the surface is made of gold or palladium, it can be easily joined to the semiconductor element by applying pressure.

金またはパラジウムは厚さ0.1ないし5.0μmを占める
に過ぎないので、バンプ形成に要する材料のコストが大
幅に低減される。銅または銅合金および金またはパラジ
ウムのめっきはいずれも30℃前後の温度、高い場合でも
100℃程度の温度で行われるので、リード部間の絶縁を
悪化させることもない。
Since gold or palladium only occupies a thickness of 0.1-5.0 μm, the cost of the material required for bump formation is greatly reduced. Copper or copper alloy and gold or palladium plating are all around 30 ° C, even at high temperatures
Since the heat treatment is performed at a temperature of about 100 ° C., the insulation between the lead portions does not deteriorate.

〔実施例1〕 厚さ125μm、幅35mmのポリイミド絶縁フィルム上に
エポキシ接着剤を介して厚さ35μmの圧延銅箔が接着さ
れたものに、所要の部分にバンプを形成し、所定のパタ
ーンを有するインナーリード部を形成した。詳細は下記
の通りである。
[Example 1] A bump was formed at a required portion on a rolled copper foil having a thickness of 125 µm and a width of 35 mm, which was bonded to a 35-mm-wide polyimide insulating film via an epoxy adhesive, and a predetermined pattern was formed. The inner lead portion was formed. Details are as follows.

第1図に示すように、絶縁フィルム(図示せず)上に
接着された銅箔の表面のインナーリード部2a(先端部2b
を含む)以外をフォトレジスト5で覆い、インナーリー
ド部先端部2bに開口部6aを有するゴムマスク6で覆っ
て、開口部6aから先端部2b上に厚さ20μmの銅めっきを
行った。ゴムマスク6を外して、銅箔および銅めっき上
にレジスト5の開口部を利用して厚さ5μmの金めっき
を行った。この状態でのキャリアフィルムの第1図X−
Xに沿った拡大断面図を第2図に示す。第2図に示され
る通り、絶縁フィルム1はデバイスオール3の部分を含
め銅箔2で覆われ、銅箔2のインナーリード部先端部分
に相当する位置に銅めっき層22と金めっき層23が形成さ
れている。金めっき層23はバンプ部を含め銅箔2のレジ
スト開口部に相当する部分(2a)全体に形成される。銅
箔2のレジスト開口部以外の部分はフォトレジスト5で
覆われており、この部分は金めっき層23を有しない。
As shown in FIG. 1, an inner lead 2a (tip 2b) on the surface of a copper foil adhered on an insulating film (not shown)
) Was covered with a photoresist 5 and covered with a rubber mask 6 having an opening 6a at the tip 2b of the inner lead, and copper plating with a thickness of 20 μm was performed on the tip 2b from the opening 6a. The rubber mask 6 was removed, and gold plating with a thickness of 5 μm was performed on the copper foil and the copper plating using the opening of the resist 5. The carrier film in this state is shown in FIG.
FIG. 2 shows an enlarged cross-sectional view along X. As shown in FIG. 2, the insulating film 1 is covered with the copper foil 2 including the portion of the device all 3, and a copper plating layer 22 and a gold plating layer 23 are formed at positions corresponding to the tips of the inner leads of the copper foil 2. Is formed. The gold plating layer 23 is formed on the entire portion (2a) corresponding to the resist opening of the copper foil 2 including the bump portion. The portion of the copper foil 2 other than the resist opening is covered with the photoresist 5 and this portion does not have the gold plating layer 23.

金めっき後、フォトレジスト5を剥ぎ取り、金めっき
層23をマスクとして常用の塩化第二鉄エッチング液(塩
化第二銅エッチング液でもよい)で銅箔2をエッチし
た。こうして、所定のパターンを有するインナーリード
部2aを形成した。インナーリード部2aの先端部2bには、
銅めっき層22と金めっき層23より成るバンプ21が形成さ
れている。この状態での平面図を第3図に、断面図を第
4図に示す。第2図においてフォトレジスト5のみで覆
われていた部分は、フォトレジスト5を除いて銅箔2を
エッチしたので、第4図ではこの部分に銅箔2は存在し
ない。
After the gold plating, the photoresist 5 was peeled off, and the copper foil 2 was etched with a conventional ferric chloride etching solution (or a cupric chloride etching solution) using the gold plating layer 23 as a mask. Thus, the inner lead portion 2a having a predetermined pattern was formed. At the tip 2b of the inner lead 2a,
A bump 21 composed of a copper plating layer 22 and a gold plating layer 23 is formed. FIG. 3 shows a plan view in this state, and FIG. 4 shows a cross-sectional view. In FIG. 2, the portion covered with only the photoresist 5 is etched with the copper foil 2 excluding the photoresist 5, so that the copper foil 2 does not exist in this portion in FIG.

このようにして製造されたTAB用テープキャリアのバ
ンプ21に、第5図に示すように半導体素子7の端子部
(図示せず)を接合した。本発明により製造されたTAB
用テープキャリアのバンプ21は、半導体素子7の端子部
と実用的に充分な強度で接合することができた。半導体
素子7は表面に100μm×100μmの端子部を有し、端子
部は厚さ1.5μmのアルミニウム蒸着膜の上に厚さ0.05
μmのチタン層を被覆し、さらに2μmの金めっきが施
されたものである。500℃の加熱器具を用いて半導体素
子7の端子部とバンプ21とを拡散接合した。接合後、半
導体素子7はインナーリード2aとともに、封止レジン8
で封止された。
Terminals (not shown) of the semiconductor element 7 were bonded to the bumps 21 of the TAB tape carrier manufactured as described above, as shown in FIG. TAB produced according to the present invention
The bumps 21 of the tape carrier for practical use could be joined to the terminal portions of the semiconductor element 7 with practically sufficient strength. The semiconductor element 7 has a terminal portion of 100 μm × 100 μm on the surface, and the terminal portion is formed on a 1.5 μm-thick aluminum vapor-deposited film with a thickness of 0.05 μm.
It is coated with a titanium layer of μm and further plated with gold of 2 μm. The terminal portion of the semiconductor element 7 and the bump 21 were diffusion-bonded using a heating device at 500 ° C. After bonding, the semiconductor element 7 is sealed together with the inner lead 2a and the sealing resin 8
Sealed.

本発明の方法を用いると、TAB用テープキャリアの金
めっき加工に要する費用は、金の材料費を含めて、デバ
イスホール1個当たり約30円であった。これに対し、従
来行われた半導体素子にバンプを形成する方法の場合に
は、金めっきによるバンプ形成に素子1個当たり約110
円を要した。
Using the method of the present invention, the cost required for gold plating of the TAB tape carrier was about 30 yen per device hole, including the material cost of gold. On the other hand, in the conventional method of forming a bump on a semiconductor element, the formation of a bump by gold plating requires about 110 / element.
It cost a yen.

〔実施例2〕 実施例1における金めっき(第2図23)の代わりに、
厚さ1.5μmのパラジウムめっきを施した。実施例1と
同様、バンプ部に半導体素子を実用的に充分な強度で接
合することができた。
Example 2 Instead of the gold plating (FIG. 23) in Example 1,
Palladium plating with a thickness of 1.5 μm was performed. As in Example 1, the semiconductor element could be joined to the bump portion with practically sufficient strength.

〔発明の効果〕〔The invention's effect〕

本発明により製造されるTAB用テープキャリアは、イ
ンナーリード部のキャリアテープとは反対の面で設けら
れるバンプ部を所定の厚さにしたので、インナーリード
部の変形がなくなり、ボンディング作業が容易になる。
In the TAB tape carrier manufactured according to the present invention, the bump portion provided on the surface opposite to the carrier tape of the inner lead portion has a predetermined thickness, so that the inner lead portion is not deformed, and the bonding operation is facilitated. Become.

また、本発明によれば、精度や歩留まりに問題を生じ
やすくまた複雑な工程を要する転写を用いないで、充分
な厚さを持つバンプをインナーリード先端に設けたTAB
用テープキャリアを製造することができる。更に、本発
明によると、微細化された(例えばピッチ150μm以下
の)インナーリードの先端にバンプを設けたTAB用テー
プキャリアを製造することができる。
Further, according to the present invention, a TAB in which a bump having a sufficient thickness is provided at the tip of an inner lead without using a transfer that easily causes problems in accuracy and yield and requires a complicated process.
Tape carrier can be manufactured. Further, according to the present invention, it is possible to manufacture a TAB tape carrier in which bumps are provided at the tips of micronized (for example, a pitch of 150 μm or less) inner leads.

本発明により製造されるTAB用テープキャリアは、バ
ンプ部の表面を含むインナーリードの先端部分だけを金
またはパラジュウムで構成するので、貴金属の材料費が
少ない。また、金属化合物の熱分解を利用するものでも
ないので、高温の処理を要しないから、バンプ形成の工
程でリード間の絶縁が悪化することもない。
In the TAB tape carrier manufactured according to the present invention, only the tip portion of the inner lead including the surface of the bump portion is made of gold or palladium, so that the material cost of the noble metal is small. In addition, since the method does not utilize thermal decomposition of a metal compound, high-temperature processing is not required, so that insulation between leads does not deteriorate in a bump forming step.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明のTAB用テープキャリアの製造方法の一
実施例における、銅めっき前のキャリアフィルムの一部
分の平面図、第2図は同実施例における、金めっき後の
キャリアフィルムの一部分の断面図、第3図は同実施例
において製造されたTAB用テープキャリアの一部分の平
面図、第4図はその断面図、第5図はテープキャリアに
半導体素子を接合した後の断面図、第6図は一般的なTA
B用テープキャリアの構造を示す平面図である。 符号の説明 1……絶縁フィルム 2……銅箔 2a……インナーリード部 2b……インナーリード先端部 3……デバイスホール 4……パイロットホール 5……フォトレジスト 6……ゴムマスク 6a……ゴムマスク開口部 7……半導体素子 8……封止レジン 21……バンプ 22……銅めっき層 23……金めっき層
FIG. 1 is a plan view of a part of a carrier film before copper plating in one embodiment of a method for producing a TAB tape carrier of the present invention, and FIG. 2 is a part of a carrier film after gold plating in the embodiment. FIG. 3 is a plan view of a part of the TAB tape carrier manufactured in the embodiment, FIG. 4 is a cross-sectional view thereof, FIG. 5 is a cross-sectional view after a semiconductor element is bonded to the tape carrier, FIG. Figure 6 shows a general TA
It is a top view which shows the structure of the tape carrier for B. DESCRIPTION OF SYMBOLS 1... Insulating film 2... Copper foil 2 a... Inner lead 2 b... Tip of inner lead 3. Device hole 4. Part 7 Semiconductor element 8 Sealing resin 21 Bump 22 Copper plating layer 23 Gold plating layer

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】銅または銅合金の箔で構成されるインナー
リード部の先端部の、キャリアテープに貼付される面と
は反対の面にバンプを設けたTAB用テープキャリアの製
造方法において、 キャリアテープ上に貼付された銅または銅合金の箔上
に、厚さ10ないし50μmのスポット状の銅または銅合金
の第1のめっき層を形成し、 前記スポット状の第1のめっき層を含んだ前記箔の上に
厚さ0.1ないし5.0μmのリードパターンの形状の金また
はパラジウムの第2のめっき層を形成し、 前記第2のめっき層をマスクとして前記箔の不要部を除
去することを特徴とする、TAB用テープキャリアの製造
方法。
1. A method for manufacturing a TAB tape carrier, wherein a bump is provided on a surface of a tip of an inner lead portion made of copper or copper alloy foil, the surface being opposite to a surface adhered to a carrier tape. Forming a spot-shaped first plating layer of copper or copper alloy having a thickness of 10 to 50 μm on a copper or copper alloy foil attached to a tape, including the spot-shaped first plating layer; Forming a second plating layer of gold or palladium in the form of a lead pattern having a thickness of 0.1 to 5.0 μm on the foil, and removing unnecessary portions of the foil using the second plating layer as a mask; A method for producing a TAB tape carrier.
JP2005159A 1990-01-12 1990-01-12 Method for manufacturing TAB tape carrier Expired - Lifetime JP2705263B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005159A JP2705263B2 (en) 1990-01-12 1990-01-12 Method for manufacturing TAB tape carrier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005159A JP2705263B2 (en) 1990-01-12 1990-01-12 Method for manufacturing TAB tape carrier

Publications (2)

Publication Number Publication Date
JPH03209841A JPH03209841A (en) 1991-09-12
JP2705263B2 true JP2705263B2 (en) 1998-01-28

Family

ID=11603474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005159A Expired - Lifetime JP2705263B2 (en) 1990-01-12 1990-01-12 Method for manufacturing TAB tape carrier

Country Status (1)

Country Link
JP (1) JP2705263B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5989935A (en) * 1996-11-19 1999-11-23 Texas Instruments Incorporated Column grid array for semiconductor packaging and method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6015956A (en) * 1983-07-06 1985-01-26 Matsushita Electric Ind Co Ltd Manufacture of lead with protruding electrode
JPH0378235A (en) * 1989-08-22 1991-04-03 Toshiba Corp Lead frame

Also Published As

Publication number Publication date
JPH03209841A (en) 1991-09-12

Similar Documents

Publication Publication Date Title
JP2967697B2 (en) Lead frame manufacturing method and semiconductor device manufacturing method
JP3555502B2 (en) Method of manufacturing TAB tape carrier for COF
JP2705263B2 (en) Method for manufacturing TAB tape carrier
JPH0357617B2 (en)
JP2740977B2 (en) Semiconductor device
JP2974840B2 (en) Semiconductor element mounting method
JP3196758B2 (en) Lead frame, method of manufacturing lead frame, semiconductor device, and method of manufacturing semiconductor device
JP2850579B2 (en) Film carrier for semiconductor device
JPH05129515A (en) Semiconductor device
JP3147189B2 (en) Lead frame and manufacturing method thereof
JPS63185035A (en) Semiconductor device
JP2001053194A (en) Double layer wiring tab tape and manufacturing method thereof
JP3105994B2 (en) Manufacturing method of TAB
JP2002176267A (en) Electronic parts, circuit device, manufacturing method therefor and semiconductor device
JPS6029228B2 (en) Tape for connecting semiconductor devices
JPH05144882A (en) Film carrier for semiconductor device
JPH05129514A (en) Lead frame and manufacture thereof
JP3036455B2 (en) Method for manufacturing semiconductor device
JPH05855B2 (en)
JP2609709B2 (en) Semiconductor chip mounting method
JPH031832B2 (en)
JPH10326849A (en) Production of bga-type semiconductor device
JPH0260228B2 (en)
JP2962149B2 (en) Transfer bump forming substrate
JPH04254344A (en) Manufacture of tape carrier for tab having reinforcing tape at inner lead tip

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081009

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081009

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091009

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101009

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101009

Year of fee payment: 13