JP2704952B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2704952B2
JP2704952B2 JP6154790A JP6154790A JP2704952B2 JP 2704952 B2 JP2704952 B2 JP 2704952B2 JP 6154790 A JP6154790 A JP 6154790A JP 6154790 A JP6154790 A JP 6154790A JP 2704952 B2 JP2704952 B2 JP 2704952B2
Authority
JP
Japan
Prior art keywords
lead
eutectic
olb
ilb
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6154790A
Other languages
English (en)
Other versions
JPH03262139A (ja
Inventor
進 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6154790A priority Critical patent/JP2704952B2/ja
Publication of JPH03262139A publication Critical patent/JPH03262139A/ja
Application granted granted Critical
Publication of JP2704952B2 publication Critical patent/JP2704952B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 〔概 要〕 半導体装置に係わり、特にTAB(Tape Au−tomated Bo
nding)接続に用いられるリードの構成に関し、 OLBの際に、ILBの共晶が再溶融しないことを目的と
し、 チップと、リードと、パッケージを有し、前記チップ
は、表面の周縁に金属材料からなる複数個のバンプを有
するものであって、半導体素子からなり、前記リード
は、TABテープのサポートリングの上に固着されている
ものであって、金属材料からなり、前記リードは、一端
部にサポートリングの内縁から突出したインナリード
と、他端部にサポートリングの外縁から突出したアウタ
リードを有するものであり、前記パッケージは、表面に
金属材料からなる複数個の導体パターンを有するもので
あって、絶縁材料からなり、前記リードは、インナリー
ドにバンプが、アウタリードに導体パターンが、それぞ
れ共晶ボンディングされるものであり、前記リードは、
アウタリードに、リードとバンプとの構成金属材料から
なる共晶が被着されているものであるように構成する。
〔産業上の利用分野〕
本発明は、半導体装置に係わり、特にTAB(Tape Auto
mated Bonding、タブ)接続におけるOLBの際に、ILBの
共晶が再溶融しないリードの構成に関する。
近年、半導体装置の高性能化、高密度化に伴い、1つ
のチップから導出する端子の数がますます増大する傾向
にあり、それにつれて、端子の形状の小型化も目ざまし
い。
それに伴って、TABテープに設けられるリードも数が
増え、ピッチの微細になっている。
このような多数のしかも微細に配置されたリードは、
わずかに位置ずれを起こしても接続の信頼性に大きな影
響を及ぼし、如何に効率よくかつ高い信頼性を保ちなが
らTAB接続を行うかは、半導体装置の製造プロセスにお
いて重要な課題となっている。
〔従来の技術〕
半導体チップから端子を取り出すボンディング方式
は、ワイヤボンディング方式と、ワイヤを用いないワイ
ヤレスボンディング方式とに大別することができる。
ワイヤボンディングの場合には、前工程としてチップ
をパッケージの所定の位置に固定するダイボンディング
(マウント)工程が必要である。
それに対して、ワイヤレス方式には、バンプが設けら
れたチップをフェースダウンして直接基板に接続するフ
リップチップ方式、ビーム状リードが設けられたチップ
をフェースダウンして直接基板に接続するビームリード
方式、および送り穴付きで長尺のテープにリードが設け
られたキャリアにチップのバンプを接続するテープキャ
リア方式などがよく知られている。
これらの中で、テープキャリア方式は自動組み込みを
目的として開発された方式であり、TAB(Tape Automate
d Bonding、タブ)とも呼ばれている。
第4図はTABテープの一例の斜視である。
図中、2はリード、2aはインナリード、2bはアウタリ
ード、4はTABテープある。
同図において、TABテープ4は上で述べたテープキャ
リアの別名で、キャリアテープとかフィルムキャリアと
も呼ばれる。
このTABテープ4のベースフィルム4bは、例えば幅が3
5mmのポリイミドフィルムによって構成され、送り孔4c
がパンチされた長尺のテープとなっており、図示してな
いが、例えばリールに巻いた形態で取り扱われる。
こTABテープ4のベースフィルム4bには、例えばホト
エッチングとか型抜きなどによって設けられたデバイス
孔4dとそれを取り囲む環状のサポートリング4aがあり、
そのサポートリング4aの上には、例えばホトエッチング
によって細かく細分されたTABリードとも呼ばれる複数
本のリード2が固着されている。
そして、リード2は、デバイス孔4dに突出した一端部
をインナリード2aと呼び、サポートリング4aの外側に突
出した他端部をアウタリード2bと呼んでいる。
このTABテープ4を用いてTAB接続が行われる。
ところで、このTAB接続は、テープに設けられたリー
ドとチップに設けられたバンプとを接続するインナリー
ドボンディング(以下、ILBと省略)と、テープに設け
られたリードを外部のパッケージの導体パターンなどに
接続するアウタリードボンディング(以下、OLBと略
称)との2つの工程に分けられる。
第5図はILBの一例を示す側面図、第6図は第5図はI
LB後の斜視図、第7図はOLBの一例を示す側面図であ
る。
図中、1はチップ、1aはバンプ、2はリード、2aはイ
ンナリード、2bはアウタリード、3はパッケージ、3aは
導体パターン、4はTABテープ、5はILB治具、6はOLB
治具である。
まず、ILBについてみると、第5図〜第6図におい
て、チップ1の上面に設けられたバンプ1aは、例えばAu
バンプである。
一方、TABテープ4に設けられたインナリード2aは、
例えばCuのフィンガにSnメッキが施された構成になって
いる。そして、インナリード2aは、チップ1に設けられ
たバンプ1aと同じピッチになるように整形されている。
ILBを行うに際しては、チップ1をひっくり返してい
わゆるフェースダウンし、バンプ1aの上にインナリード
2aを重ねてILB治具5によって加熱される。そうする
と、Au−Snの共晶合金(共融合金)が生成されて接合が
なされる。
このような接合の方法は、接合する両者の共晶が生成
して行われるので、共晶ボンディングと呼ばれる所以で
ある。
ILBが終わった後、TABテープ4は取り除かれるが、リ
ード2が細くて弱々しい場合には、第6図に示したよう
に、例えばTABテープ4のサポートリング4aを残して外
枠が切断される。
つぎに、OLBについてみると、第7図において、パッ
ケージ3は、例えばAlNなどのセラミックからなり、そ
の上に設けられた導体パターン3aは、例えばNiの下地に
Auめっきが施された薄模構成になっている。
そして、この導体パターン3aは、TABテープ4に設け
られたアウタリード2bと同じピッチになるように整形さ
れている。
OLBを行うに際しては、アウタリード2bをTABTテープ
4のサポートリング4aから突出した状態で切断した後、
パッケージ3の導体パターン3aの上に重ねてOLB治具6
によって加熱される。
そうすると、ILBのときと同様にAu−Snの共晶ボンデ
ィングがなされる。
一方、TABテープ4のサポートリング4aは、OLBが終わ
った後、リード2を保持したまゝ封止される場合もある
し、OLBの前に除去されたりする場合もある。何れにし
ても、まず、ILBが行われた後OLBが行われる。
ところで、こゝで例示されたAu−Sn共晶の場合、単体
金属のAuの融点が1,063℃、Snの融点が232℃であるのに
対して、Au−Sn共晶の共融点は280℃である。
共晶の生成時間を考慮しなければ、Au−Sn共晶の共融
点の280℃に加熱すれば共晶は生成される。しかし、ボ
ンディング工程の生産性を考慮すると、高々3〜4秒間
でボンディングを終わらせたい。
そこで、加熱した治具を接合部分に接触させて行う共
晶ボンディングにおいては、熱伝導の効率や熱放散など
も加味して、ILB治具5にしてもOLB治具6にしても、例
えば500℃程度の高い温度に加熱して行われる。
つまり、ボンディングの効率を上げるために、ILBもO
LBも、Au−Sn共晶の共融点280℃よりもかなり高い温度
に加熱して行われる。
ILBに際しては、ILB治具5からインナリード2aとバン
プ1aの重なった接合部分に印加された熱は、リード2を
伝わって放熱されながら共晶ボンディングがなされる。
ところが、OLBに際しては、作業効率を上げるため
に、熱伝導がよく熱容量も大きなパッケージ3は予熱し
て行われる。
従って、OLB治具6からアウタリード2bと導体パター
ン3aの重なった接合部分に印加された熱は、パッケージ
3は放熱するよりむしろリード2を通ってインナリード
2aへ伝わり、すでにILB接続されたインナリード2aとバ
ンプ1aの接続部分のAu−Sn共晶を再溶融してしまうこと
が間々起こる。
〔発明が解決しようとする課題〕
以上述べたように、従来のTAB接続においては、チッ
プに設けられたバンプとインナリードとのILBや、アウ
タリードとパッケージの導体パターンとのOLBに対し
て、例えばAu−Sn共晶ボンディングが行われると、OLB
の際、ILBの加熱によってすでに接合されたAu−Sn共晶
の再溶融が間々起こってしまう。
その結果、バンプからインナリードが浮き上がった
り、剥離してしまったり、位置ずれを起こしたりして障
害となる問題があった。
そこで、本発明においては、OLBに際して、ILBの共晶
が再溶融しないリードからなる半導体装置を提供するこ
とを目的としている。
〔課題を解決するための手段〕
上で述べた課題は、 チップと、リードと、パッケージを有し、 前記チップは、表面の周縁に金属材料からなる複数個
のバンプを有するものであって、半導体素子からなり、 前記リードは、TABテープのサポートリングの上に固
着されているものであって、金属材料からなり、 前記リードは、一端部にサポートリングの内縁から突
出したインナリードと、他端部にサポートリングの外縁
から突出したアウタリードを有するものであり、 前記パッケージは、表面に金属材料からなる複数個の
導体パターンを有するものであって、絶縁材料からな
り、 前記リードは、インナリードにバンプが、アウタリー
ドに導体パターンが、それぞれ共晶ボンディングされる
ものであり、 前記リードは、アウタリードに、リードとバンプとの
構成金属材料からなる共晶が被着されているものである
ように構成された半導体装置によって解決される。
〔作 用〕
以上述べたように、例えばAu−Sn共晶を用いたTAB接
続においては、ILBを行った後OLBを行う際に、ILBの共
晶が再溶融することが間々あったのに対して、本発明に
おいては、ILBの共晶が再溶融する程の高い温度を印加
しなくても従来と同様の作業時間でOLBができるように
している。
すなわち、Au−Sn共晶の共融点は280℃、Snの融点は2
32℃なので、280℃に加熱すれば共晶は生成されるが、
ボンディング時間を短くするために、ILB治具やOLB治具
を500℃といった高い温度に加熱して行われるのに対し
て、本発明において、アウタリードにAu−Sn共晶を予め
被着するようにしている。そして、OLB治具を従来の加
熱温度よりも低い温度に設定しても、従来と同じ時間内
でOLBができるようにしている。
一方、OLB治具から印加された熱は、アウタリードか
らリードを通ってインナリードに達するまでに熱放散が
ある。従って、インナリードの温度上昇に時間遅れがあ
り、そのわずかな時間内にOLBを信頼性よく終わらせる
ことができる。その結果、ILBの接合部分の共晶が再溶
融することが防止できる。
また、インナリードにも、Au−Sn共晶を予め被着する
ようにしている。
そうすると、ILBの際にもILB治具を従来の加熱温度よ
りも低い温度に設定できて、しかも信頼性のよいILBが
できる。
〔実施例〕
第1図は本発明の実施例の斜視図、第2図は第1図の
ILBの斜視図、第3図は第1図のOLBの斜視図である。
図中、1はチップ、1aはバンプ、2はリード、2aはイ
ンナリード、2bはアウタリード、3はパッケージ、3aは
導体パターン、4はTABテープ、4aはサポートリング、
5はILB治具、6はOLB治具、7はペレットである。
第1図において、TABテープ4は第4図で詳述したの
でこゝでは省略するが、複数本のリード2はTABテープ
4のサポートリング4aに支持されている。
そして、TABテープ4のデバイス孔4dの周縁部から
は、図示してないチップに設けられたバンプと同じピッ
チに狭められたインナリード2aが突出している。また、
サポートリング4aの外周縁からは、図示しないパッケー
ジの導体パターンに合わせて扇状に広がったアウタリー
ド2bが突出している。
実施例:1 アウタリード2bのOLBされる面には、厚さ8μmのSn
あるいはAu−Snからなるペレット7を載せて300℃の炉
の中で1分間加熱する。
こうして、アウタリード2bにAu−Snの共晶膜7aが被着
される。
まず、第2図において、チップ1は、例えば4方の周
縁部に数十個から多いものでは数百個のバンプ1aを有す
るような半導体素子からなる。
ILBに際しては、チップ1をフェースダウンしてTABテ
ープ4のデバイス孔4dに配設し、複数個のバンプ1aの上
にサポートリング4aに支持されたインナリード2aをそれ
ぞれ位置合わせする。
そして、従来どおり、例えば500℃に加熱された角筒
状のILB治具5を、例えば1本のリード当たり、100gの
押圧で押し付けると4秒間で安定したILBが行われる。
次いで、第3図において、パッケージ3には、例えば
Al2O3やAlNといったセラミック基板が用いられる。
そして、このパッケージ3の上には、例えば下地のNi
導体にAu薄膜が被着された導体パターン3aが設けられて
いる。
OLBは、チップ1を上向きにして、アウタリード2bを
パッケージ3の導体パターン3aの上に位置合わせする。
そして、例えば360℃に加熱された角筒状のOLB治具6
を、例えば1本のリード当たり100gの押圧で押し付ける
と4秒間で安定したOLBが行われる。
また、OLB治具6を420℃に加熱すると3秒間で安定し
たOLBが行われる。
たゞし、無闇にOLB治具6の温度を高くしても、安定
したOLBが行われる時間は3秒間程度が下限である。
こうして、OLBの際に、ILB部分の共晶の再溶融は皆無
であった。
実施例:2 実施例1と同様にして、インナリード2aのILBされる
面とアウタリード2bのOLBされる面に、厚さ8μmのSn
あるいはAu−Snからなるペレット7を載せて300℃の炉
の中で1分間加熱すると、インナリード2aとアウタリー
ド2bの両方にAu−Snの共晶膜7aが被着される。
ILBもOLBも、実施例1のOLBと同一の条件で安定した
ボンディングを行うことができ、OLBの際に、ILB部分の
共晶の再溶融は皆無であった。
こゝでは、OLBやILBに共晶の薄膜を被着するのに、Sn
やAu−Snのペレットをそれぞれのリードの上に載せて加
熱したが、リードが細くピッチが細かい場合には、Snや
Au−Snの箔を櫛歯状のインナリードやアウタリードの上
に被せて加熱してもよく、加熱条件などにも種々の変形
が可能である。
また、チップはTABテープにフェースダウンボンディ
ングされるが、TABテープのどちらの面のリードにILBす
るかは、その後の実装形態との兼ね合いによって決めら
れる。
さらに、ILBやOLBのボンディング条件は、リードやバ
ンプ、導体パターンなどの形状や寸法などによって、種
々の変形が可能である。
〔発明の効果〕
以上述べたように、共晶ボンディングを用いたILBやO
LBにおいて、単体の金属同士で共晶を生成させる従来の
構成に対して、本発明によれば、インナリードやアウタ
リードに共晶の薄膜を被着することによって、従来と変
わらない作業時間内でより低い温度で安定な共晶ボンデ
ィングができる。
従って、OLBの際にILBの共晶が再溶融して障害の原因
となることを防ぐことができ、本発明は、TABテープを
用いた半導体装置の製造工程における歩留りの向上と信
頼性の向上に寄与するところが大である。
【図面の簡単な説明】
第1図は本発明の実施例の斜視図、 第2図は第1図のILBの斜視図、 第3図は第1図のOLBの斜視図、 第4図はTABテープを説明する斜視図、 第5図はILBの一例を示す側面図、 第6図は第5図はILB後の斜視図、 第7図はOLBの一例を示す側面図、 である。 図において、 1はチップ、1aはバンプ、 2はリード、2aはインナリード、 2bはアンウタリード、 3はパッケージ、3aは導体パターン、 4はTABテープ、4aはサポートリング、

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】チップ(1)と、リード(2)と、パッケ
    ージ(3)を有し、 前記チップ(1)は、表面の周縁に金属材料からなる複
    数個のバンプ(1a)を有するものであって、半導体素子
    からなり、 前記リード(2)は、TABテープ(4)のサポートリン
    グ(4a)の上に固着されているものであって、金属材料
    からなり、 前記リード(2)は、一端部に前記サポートリング(4
    a)の内縁から突出したインナリード(2a)と、他端部
    に該サポートリング(4a)の外縁から突出したアウタリ
    ード(2b)を有するものであり、 前記パッケージ(3)は、表面に金属材料からなる複数
    個の導体パターン(3a)を有するものであって、絶縁材
    料からなり、 前記リード(2)は、インナリード(2a)に前記バンプ
    (1a)が、アウタリード(2b)に前記導体パターン(3
    a)が、それぞれ共晶ボンディングされるものであり、 前記リード(2)は、前記アウタリード(2b)に、該リ
    ード(2)と前記バンプ(1a)との構成金属材料からな
    る共晶が被着されているものである ことを特徴とする半導体装置。
  2. 【請求項2】チップ(1)と、リード(2)と、パッケ
    ージ(3)を有し、 前記リード(2)は、前記インナリード(2a)と前記ア
    ウタリード(2b)のそれぞれに、該リード(2)と前記
    バンプ(1a)との構成金属材料からなる共晶が被着され
    ているものである ことを特徴とする請求項1記載の半導体装置。
JP6154790A 1990-03-13 1990-03-13 半導体装置 Expired - Fee Related JP2704952B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6154790A JP2704952B2 (ja) 1990-03-13 1990-03-13 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6154790A JP2704952B2 (ja) 1990-03-13 1990-03-13 半導体装置

Publications (2)

Publication Number Publication Date
JPH03262139A JPH03262139A (ja) 1991-11-21
JP2704952B2 true JP2704952B2 (ja) 1998-01-26

Family

ID=13174260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6154790A Expired - Fee Related JP2704952B2 (ja) 1990-03-13 1990-03-13 半導体装置

Country Status (1)

Country Link
JP (1) JP2704952B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299475A (ja) * 1992-04-20 1993-11-12 Matsushita Electron Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JPH03262139A (ja) 1991-11-21

Similar Documents

Publication Publication Date Title
JP3087709B2 (ja) 半導体装置およびその製造方法
KR940001149B1 (ko) 반도체 장치의 칩 본딩 방법
US5073817A (en) Resin encapsulated semiconductor device with heat radiator
US4809135A (en) Chip carrier and method of fabrication
JP2002151626A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US20040150083A1 (en) Method for manufacturing digital micro-mirror device (DMD)
JP2002009108A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2704952B2 (ja) 半導体装置
JPH0817870A (ja) 半導体装置
JP2682496B2 (ja) フレキシブルフィルム及び半導体装置
JP2822506B2 (ja) 半導体装置の製造方法
JPH10261735A (ja) 半導体装置およびその製造方法
JP2983229B2 (ja) 半導体装置
JPH0437137A (ja) 半導体チップ又は半導体装置及びその製造方法
JPS5854499B2 (ja) 半導体装置の製造方法
JP2882130B2 (ja) 半導体装置の製造方法
JPS61117845A (ja) 半導体装置
JP2002270629A (ja) 電子部品およびその製造方法
JPH0563025A (ja) 半導体装置の製造方法
JPH05235108A (ja) フィルムキャリアテープの製造方法
JP2002016102A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH0645396A (ja) フィルムキャリア半導体装置
JP2000012608A (ja) 半導体装置の製造方法
JPS58184B2 (ja) ハンドウタイソウチノ セイゾウホウ
JPH0492460A (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071009

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20081009

LAPS Cancellation because of no payment of annual fees