JP2983229B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2983229B2 JP2983229B2 JP1209174A JP20917489A JP2983229B2 JP 2983229 B2 JP2983229 B2 JP 2983229B2 JP 1209174 A JP1209174 A JP 1209174A JP 20917489 A JP20917489 A JP 20917489A JP 2983229 B2 JP2983229 B2 JP 2983229B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- tab
- pads
- lead
- support ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
【発明の詳細な説明】 〔概 要〕 半導体装置に関し、 TABテープによって保持されるチップの保持強度と熱
放散とを改善することを目的とし、 枠状のベースフィルムと、前記ベースフィルムによっ
て囲まれた中に形成され、電気的に接続が必要な複数の
パッドと電気的に接続が不要な複数の空きパッドとを有
するチップが位置するデバイス孔と、前記デバイス孔の
周囲を取り囲み、かつ前記ベースフィルムによって囲ま
れたサポートリングと、前記サポートリングの上面に固
着されており、インナリード部とアウタリード部とのそ
れぞれが、該サポートリングの内側と外側とのそれぞれ
の縁部から突出し、かつ該インナリード部が前記パッド
に接続される複数のTABリードとを有するTABテープに、
前記チップが搭載された半導体装置において、複数のサ
ポートリードを有し、前記サポートリードは、前記空き
パッドに対応した位置に前記TABリードと並んで前記サ
ポートリングの上面に固着されており、前記サポートリ
ングの内側の縁部から突出した前記サポートリードのイ
ンナリード部は前記空きパッドに接続されており、前記
サポートリングの外側の縁部から突出する前記サポート
リードのアウタリード部は欠落しているものであるよう
に構成する。
放散とを改善することを目的とし、 枠状のベースフィルムと、前記ベースフィルムによっ
て囲まれた中に形成され、電気的に接続が必要な複数の
パッドと電気的に接続が不要な複数の空きパッドとを有
するチップが位置するデバイス孔と、前記デバイス孔の
周囲を取り囲み、かつ前記ベースフィルムによって囲ま
れたサポートリングと、前記サポートリングの上面に固
着されており、インナリード部とアウタリード部とのそ
れぞれが、該サポートリングの内側と外側とのそれぞれ
の縁部から突出し、かつ該インナリード部が前記パッド
に接続される複数のTABリードとを有するTABテープに、
前記チップが搭載された半導体装置において、複数のサ
ポートリードを有し、前記サポートリードは、前記空き
パッドに対応した位置に前記TABリードと並んで前記サ
ポートリングの上面に固着されており、前記サポートリ
ングの内側の縁部から突出した前記サポートリードのイ
ンナリード部は前記空きパッドに接続されており、前記
サポートリングの外側の縁部から突出する前記サポート
リードのアウタリード部は欠落しているものであるよう
に構成する。
本発明は、半導体装置のうち、特に半導体チップが、
TAB（Tape Automated Bonding）と呼ばれる方式によっ
てボンディングされる接合部の強度増大に関する。
TAB（Tape Automated Bonding）と呼ばれる方式によっ
てボンディングされる接合部の強度増大に関する。
近年、半導体装置の高密度化に伴い、１つの半導体チ
ップから導出する端子の数が増大しており、従ってその
端子とTABテープを介して接続されるTABリードの数も非
常に多くなっており、今や数百本から千本に及ぶ物もあ
る。
ップから導出する端子の数が増大しており、従ってその
端子とTABテープを介して接続されるTABリードの数も非
常に多くなっており、今や数百本から千本に及ぶ物もあ
る。
このような多数の端子を、如何に効率よく、しかも高
い信頼性を保持しながら、チップとTABテープとの間、
あるいはTABテープとパッケージや基板のパッドとの
間、をそれぞれ接続して外部に導出するかは、半導体装
置そのもののコストにも影響する重要な課題となってい
る。
い信頼性を保持しながら、チップとTABテープとの間、
あるいはTABテープとパッケージや基板のパッドとの
間、をそれぞれ接続して外部に導出するかは、半導体装
置そのもののコストにも影響する重要な課題となってい
る。
半導体チップから端子を取り出すボンディング工程
は、ワイヤボンディングと、ワイヤを用いないワイヤレ
スボンディングとに大別できる。
は、ワイヤボンディングと、ワイヤを用いないワイヤレ
スボンディングとに大別できる。
そして、ワイヤボンディングの場合には、前工程にダ
イボンディング（マウント）工程があり、その工程にお
いて、チップをバッケージの所定の位置に固着している
ので、ワイヤ自体によってチップを保持するようなこと
は行われない。
イボンディング（マウント）工程があり、その工程にお
いて、チップをバッケージの所定の位置に固着している
ので、ワイヤ自体によってチップを保持するようなこと
は行われない。
それに対して、ワイヤレス方式には、パッドにはんだ
バンプを形成したチップをフェースダウンして直接基板
に固着するフリップチップ方式とか、ビーム状リードを
設けたチップをフェースダウンして直接基板に固着する
ビームリード方式とか、送り穴（パーフォレーション）
付きで長尺テープ状のキャリアに設けられたリード片
に、チップのパッドに設けられたAuバンプなどを固着す
るテープキャリア方式などがよく知られている。
バンプを形成したチップをフェースダウンして直接基板
に固着するフリップチップ方式とか、ビーム状リードを
設けたチップをフェースダウンして直接基板に固着する
ビームリード方式とか、送り穴（パーフォレーション）
付きで長尺テープ状のキャリアに設けられたリード片
に、チップのパッドに設けられたAuバンプなどを固着す
るテープキャリア方式などがよく知られている。
これらの中で、テープキャリア方式は自動組み込みを
目的として開発された方式であり、TAB（タブ、Tape Au
tomated Bonding）とも呼ばれている。
目的として開発された方式であり、TAB（タブ、Tape Au
tomated Bonding）とも呼ばれている。
そして、テープキャリアはTABテープ、TABテープに設
けられたリード片はTABリードなどと呼ばれている。
けられたリード片はTABリードなどと呼ばれている。
第３図は、TABテープの説明図である。
同図において、TABテープ４は、長尺のテープ状をな
しており、一般に、図示してないリールに巻いた形態で
取り扱われる。
しており、一般に、図示してないリールに巻いた形態で
取り扱われる。
このTABテープ４のベースフィルム５は、通常は、幅
が35mmのポリイミドフィルムによって構成され、送り孔
10が穿孔された長尺のテープとなっている。
が35mmのポリイミドフィルムによって構成され、送り孔
10が穿孔された長尺のテープとなっている。
このベースフィルム５に、デバイス孔６とそれを取り
囲む環状のサポートリング７とを、ホトエッチングとか
型抜きなどによって設ける。
囲む環状のサポートリング７とを、ホトエッチングとか
型抜きなどによって設ける。
そして、このベースフィルム５の上の全面に固着した
銅箔をホトエッチングしてTABリード８を構成する。
銅箔をホトエッチングしてTABリード８を構成する。
このTABリード８は、図示してないが、チップに設け
られたパッドと接続できるように、例えば、Snめっきな
どが施されて、完成したTABテープ４となる。
られたパッドと接続できるように、例えば、Snめっきな
どが施されて、完成したTABテープ４となる。
こうして、TABリード８は、サポートリング７の上に
固着して支持されている。
固着して支持されている。
そして、このTABリード８は、サポートリング７より
内側のデバイス孔６に突出している部分をインナリード
部81、また、サポートリング７から外側に突出している
部分をアウタリード部82と呼び分けられている。
内側のデバイス孔６に突出している部分をインナリード
部81、また、サポートリング７から外側に突出している
部分をアウタリード部82と呼び分けられている。
こゝで、アウタリード部82は、形状を末広がりに構成
できるので、インナリード部81よりもリード幅を広くす
ることができ、従って、接続強度も強くできる。
できるので、インナリード部81よりもリード幅を広くす
ることができ、従って、接続強度も強くできる。
TAB接続は、TABテープに設けられたリードとチップの
パッドに設けられたバンプとを接続するインナリードボ
ンディング（以下、ILBと略称）と、TABテープに設けら
れたTABリードを外部のパッケージなどの端子に接続す
るアウタリードボンディング（以下、OLBと略称）との
２つの工程に分けられる。
パッドに設けられたバンプとを接続するインナリードボ
ンディング（以下、ILBと略称）と、TABテープに設けら
れたTABリードを外部のパッケージなどの端子に接続す
るアウタリードボンディング（以下、OLBと略称）との
２つの工程に分けられる。
そして、まず、ILBが行われた後にOLBが行われる。
従って、TABテープは、ILBとOLBとの間に介在して、
チップとそれを搭載する基板などとの接続の中継ぎをす
る部材だということができる。
チップとそれを搭載する基板などとの接続の中継ぎをす
る部材だということができる。
第２図は従来のTABテープによるILBの説明図である。
同図において、インナリード部81は、チップ３のフェ
ースに設けられた、例えば、Auバンプからなるパッド１
と、Au−Snの共晶ボンディングによって接続される端子
である。
ースに設けられた、例えば、Auバンプからなるパッド１
と、Au−Snの共晶ボンディングによって接続される端子
である。
このインナリード部81をパッド１に接続するプロセス
が、上で述べたILBである。
が、上で述べたILBである。
因みに、アウタリード部82は、例えば、熱圧着によっ
て、図示してないが、リードパターンと呼ばれる端子が
設けられた基板と接続され、このアウタリード部82を基
板に接続するプロセスが、上で述べたOLBである。
て、図示してないが、リードパターンと呼ばれる端子が
設けられた基板と接続され、このアウタリード部82を基
板に接続するプロセスが、上で述べたOLBである。
そして、そのOLB工程の前や後に、チップ３にTABテー
プ４が接続したまゝ残っている状態とか、あるいは、サ
スペンダ11を切断したり、サポートリング７を溶解して
取り除いたりしてチップ３をTABテープ４から分離した
状態とかの、封止前の組立半完成品となる。
プ４が接続したまゝ残っている状態とか、あるいは、サ
スペンダ11を切断したり、サポートリング７を溶解して
取り除いたりしてチップ３をTABテープ４から分離した
状態とかの、封止前の組立半完成品となる。
ところで、TAB接続においては、チップが如何に強く
保持されているかは、ILBの善し悪しによって決まる。
保持されているかは、ILBの善し悪しによって決まる。
しかし、チップに設けられる回路素子の微細化、高密
度化に伴って、チップから導出しなければならない端子
の数、つまり、パッドの数は益々増える傾向にある。
度化に伴って、チップから導出しなければならない端子
の数、つまり、パッドの数は益々増える傾向にある。
従って、パッドと基板とのILBの仲立ちをするTABリー
ドは、本数がどんどん増えていることはもちろんである
が、益々細くなり、強度的にも弱くなってきている。
ドは、本数がどんどん増えていることはもちろんである
が、益々細くなり、強度的にも弱くなってきている。
一方、チップに設けられたパッドの配置や配列は、チ
ップに設けられる回路素子の構成や規模が異なっても、
何種類かに標準化された構成となっている。
ップに設けられる回路素子の構成や規模が異なっても、
何種類かに標準化された構成となっている。
従って、全てのパッドが使われるのではなく、ILBは
電気的に接続の必要なパッドのみによって行われ、第２
図に示したように、かなりの数のパッドが空きパッド２
となっている。
電気的に接続の必要なパッドのみによって行われ、第２
図に示したように、かなりの数のパッドが空きパッド２
となっている。
それで、例えば、ASICのような顧客の要望に応じて設
計される半導体装置のチップの場合には、回路素子の構
成や規模によって、ILBされるTABリードの数が種々異な
り、チップの保持強度を保証し難いことが間々起こる。
計される半導体装置のチップの場合には、回路素子の構
成や規模によって、ILBされるTABリードの数が種々異な
り、チップの保持強度を保証し難いことが間々起こる。
以上述べたように、チップに設けられる回路素子の構
成や規模などによって、チップから導出する端子の数が
異なると、チップのフェースに標準的に配置され配列さ
れたパッドの中で、どのパッドが電気的に接続されるか
は、個々の半導体装置によってまちまちになる。
成や規模などによって、チップから導出する端子の数が
異なると、チップのフェースに標準的に配置され配列さ
れたパッドの中で、どのパッドが電気的に接続されるか
は、個々の半導体装置によってまちまちになる。
そして、従来のTAB接続の中のILBにおいては、電気的
に接続されるパッドに設けられたバンプに対応したTAB
リードのみが準備され、接続される。
に接続されるパッドに設けられたバンプに対応したTAB
リードのみが準備され、接続される。
つまり、例えば、ASICのような顧客の要望に応じて設
計される半導体装置のチップの場合には、回路素子の構
成や規模によって、チップから導出する端子の数が種々
雑多となり、かなりの数の空きパッドが残る。
計される半導体装置のチップの場合には、回路素子の構
成や規模によって、チップから導出する端子の数が種々
雑多となり、かなりの数の空きパッドが残る。
そして、ILBするTABリードの数や位置が種々異なり、
チップの保持強度が保証し難い問題があった。
チップの保持強度が保証し難い問題があった。
本発明においては、TABテープに対して、チップの空
きパッドに対応するサポートリードを設けて、サポート
リードを空きパッドに対して接続することにより、チッ
プのTAB接続における保持強度を増大させ、放熱性も改
善された半導体装置を提供することを目的としている。
きパッドに対応するサポートリードを設けて、サポート
リードを空きパッドに対して接続することにより、チッ
プのTAB接続における保持強度を増大させ、放熱性も改
善された半導体装置を提供することを目的としている。
上で述べた課題は、枠状のベースフィルムと、前記ベ
ースフィルムによって囲まれた中に形成され、電気的に
接続が必要な複数のパッドと電気的に接続が不要な複数
の空きパッドとを有するチップが位置するデバイス孔
と、前記デバイス孔の周囲を取り囲み、かつ前記ベース
フィルムによって囲まれたサポートリングと、前記サポ
ートリングの上面に固着されており、インナリード部と
アウタリード部とのそれぞれが、該サポートリングの内
側と外側とのそれぞれの縁部から突出し、かつ該インナ
リード部が前記パッドに接続される複数のTABリードと
を有するTABテープに、前記チップが搭載された半導体
装置において、 複数のサポートリードを有し、 前記サポートリードは、前記空きパッドに対応した位
置に前記TABリードと並んで前記サポートリングの上面
に固着されており、前記サポートリングの内側の縁部か
ら突出した前記サポートリードのインナリード部は前記
空きパッドに接続されており、前記サポートリングの外
側の縁部から突出する前記サポートリードのアウタリー
ド部は欠落しているものであるように構成された半導体
装置によって解決される。
ースフィルムによって囲まれた中に形成され、電気的に
接続が必要な複数のパッドと電気的に接続が不要な複数
の空きパッドとを有するチップが位置するデバイス孔
と、前記デバイス孔の周囲を取り囲み、かつ前記ベース
フィルムによって囲まれたサポートリングと、前記サポ
ートリングの上面に固着されており、インナリード部と
アウタリード部とのそれぞれが、該サポートリングの内
側と外側とのそれぞれの縁部から突出し、かつ該インナ
リード部が前記パッドに接続される複数のTABリードと
を有するTABテープに、前記チップが搭載された半導体
装置において、 複数のサポートリードを有し、 前記サポートリードは、前記空きパッドに対応した位
置に前記TABリードと並んで前記サポートリングの上面
に固着されており、前記サポートリングの内側の縁部か
ら突出した前記サポートリードのインナリード部は前記
空きパッドに接続されており、前記サポートリングの外
側の縁部から突出する前記サポートリードのアウタリー
ド部は欠落しているものであるように構成された半導体
装置によって解決される。
上で述べたように、従来のTABテープにおいては、チ
ップに設けられたパッドの中で、電気的に接続不要のパ
ッドに対しては、TABリードを設けない構成にしていた
のに替えて、本発明においては、この電気的に接続不要
のパッドに対しても、リードをILB接続するようにして
いる。
ップに設けられたパッドの中で、電気的に接続不要のパ
ッドに対しては、TABリードを設けない構成にしていた
のに替えて、本発明においては、この電気的に接続不要
のパッドに対しても、リードをILB接続するようにして
いる。
すなわち、電気的に接続不要のパッドに対応するリー
ドは、サポートリードと呼び、このサポートリードは、
ILB接続は行うがOLB接続は行わないので、TABリードの
アウタリード部がないリード構成にし、TABリードのチ
ップ保持強度とチップのパッドからの放熱性をよくする
ようにしている。
ドは、サポートリードと呼び、このサポートリードは、
ILB接続は行うがOLB接続は行わないので、TABリードの
アウタリード部がないリード構成にし、TABリードのチ
ップ保持強度とチップのパッドからの放熱性をよくする
ようにしている。
こうして、チップの中に構成される回路素子の高密
度、高集積度に伴って、導出される端子の数が益々増大
し、その結果、TABテープに設けられるTABリードの本数
が増加するのは当然であるが、一方、TABリードの寸法
が、例えば、リード幅で100μｍを割るような細いもの
となったり、あるいは、回路構成や規模によって、電気
的に接続不要なパッドの数が増減したりするために、TA
Bテープによるチップの保持強度がまちまちになってし
まう従来のTAB接続の欠点が、本発明によって改善で
き、また、サポートリングを含めたリードの数が増加し
た分だけ、チップの放熱性も改善できる。
度、高集積度に伴って、導出される端子の数が益々増大
し、その結果、TABテープに設けられるTABリードの本数
が増加するのは当然であるが、一方、TABリードの寸法
が、例えば、リード幅で100μｍを割るような細いもの
となったり、あるいは、回路構成や規模によって、電気
的に接続不要なパッドの数が増減したりするために、TA
Bテープによるチップの保持強度がまちまちになってし
まう従来のTAB接続の欠点が、本発明によって改善で
き、また、サポートリングを含めたリードの数が増加し
た分だけ、チップの放熱性も改善できる。
第１図は本発明の実施例説明図である。
同図において、チップ３のフェースの４辺には、パッ
ド１が100ピン、そのパッド１の中に混在する空きパッ
ド２が60ピン、合計160ピンのゲートアレイを試料とし
て用いた。
ド１が100ピン、そのパッド１の中に混在する空きパッ
ド２が60ピン、合計160ピンのゲートアレイを試料とし
て用いた。
TABリード８は、厚さを35μｍのCu箔をホトエッチン
グして製作したリード片にSnめっきを施したものであ
る。
グして製作したリード片にSnめっきを施したものであ
る。
そして、パッド１と空きパッド２を合わせた合計160
ピンのインナリード部81は、幅を70μｍとした。
ピンのインナリード部81は、幅を70μｍとした。
一方、TABリード８のアウタリード部82は、幅を140μ
ｍの末広がりの形状にし、図示してない基板との接続強
度、つまりOLBの接続強度が大きくなるようにした。
ｍの末広がりの形状にし、図示してない基板との接続強
度、つまりOLBの接続強度が大きくなるようにした。
こうして製作したTABテープ４のインナリード部81に
チップ３のパッド１と空きパッド２とをギャングボンデ
ィングによって熱圧着した。
チップ３のパッド１と空きパッド２とをギャングボンデ
ィングによって熱圧着した。
そして、チップ３の保持強度および熱放散性につい
て、従来のパッド１のみを熱圧着した試料と比較した。
て、従来のパッド１のみを熱圧着した試料と比較した。
その結果、インナリード部81の本数が60％増加した本
発明になる試料の保持強度は、チップ３のTABテープ４
からの引き剥がし強度によって評価を行ったところ、従
来品に比べてほゞ60％の強度の増大が確認できた。
発明になる試料の保持強度は、チップ３のTABテープ４
からの引き剥がし強度によって評価を行ったところ、従
来品に比べてほゞ60％の強度の増大が確認できた。
次に、熱放散性は、10％の過負荷の状態における温度
上昇の程度によって評価を行ったところ、本発明になる
試料は、従来品に比べて87％の温度上昇に抑えられるこ
とが確認できた。
上昇の程度によって評価を行ったところ、本発明になる
試料は、従来品に比べて87％の温度上昇に抑えられるこ
とが確認できた。
こゝでは、160パッドの中で60パッドが空きパッドに
なっているチップに対応する試料によって評価を行った
が、全体のパッド数は1,000パッドを超えるものもあ
る。
なっているチップに対応する試料によって評価を行った
が、全体のパッド数は1,000パッドを超えるものもあ
る。
このようなパッド数が多くなると、全てのパッドをIL
B接続するのは、経済性を損なう。
B接続するのは、経済性を損なう。
空きパッドを含めて最低何個のパッドまでILB接続す
るかは、回路の構成や規模によって空きパッドの数も多
種多用なので、種々の変形が可能である。
るかは、回路の構成や規模によって空きパッドの数も多
種多用なので、種々の変形が可能である。
〔発明の効果〕 以上述べたように、TAB接続に際して、従来、空きパ
ッドを遊ばせていたために、接続されるパッドの数が定
まらず、チップの保持強度が保証し難かったのに対し
て、本発明においては、空きパッドに対してもインナリ
ード部を接続する。
ッドを遊ばせていたために、接続されるパッドの数が定
まらず、チップの保持強度が保証し難かったのに対し
て、本発明においては、空きパッドに対してもインナリ
ード部を接続する。
従って、チップに構成された回路の構成や規模に関係
なく、パッドの数が等しいチップに対しては、同一の高
い保持強度が得られ、リードの数が増加した分だけ熱の
放散性も改善される。
なく、パッドの数が等しいチップに対しては、同一の高
い保持強度が得られ、リードの数が増加した分だけ熱の
放散性も改善される。
その結果、本発明は、TAB接続される半導体装置の信
頼性の向上に大きく寄与できる。
頼性の向上に大きく寄与できる。
第１図は本発明の実施例説明図、 第２図は従来のTABテープによるILBの説明図、 第３図はTABテープの説明図、 である。 図において、 １はパッド、２は空きパッド、 ３はチップ、４はTABテープ、 ５はベースフィルム、６はデバイス孔、 ７はサポートリング、８はTABリード、 81はインナリード部、82はアウタリード部、 ９はサポートリード、
───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹中 正司 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 尾堂 隆治 鹿児島県薩摩郡入来町副田5950番地 株 式会社九州富士通エレクトロニクス内 (56)参考文献 特開 昭62−113459（ＪＰ，Ａ) 特開 昭62−5652（ＪＰ，Ａ) 特開 昭55−24478（ＪＰ，Ａ) 実開 昭55−2107（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】枠状のベースフィルムと、前記ベースフィ
ルムによって囲まれた中に形成され、電気的に接続が必
要な複数のパッドと電気的に接続が不要な複数の空きパ
ッドとを有するチップが位置するデバイス孔と、前記デ
バイス孔の周囲を取り囲み、かつ前記ベースフィルムに
よって囲まれたサポートリングと、前記サポートリング
の上面に固着されており、インナリード部とアウタリー
ド部とのそれぞれが、該サポートリングの内側と外側と
のそれぞれの縁部から突出し、かつ該インナリード部が
前記パッドに接続される複数のTABリードとを有するTAB
テープに、前記チップが搭載された半導体装置におい
て、 複数のサポートリードを有し、 前記サポートリードは、前記空きパッドに対応した位置
に前記TABリードと並んで前記サポートリングの上面に
固着されており、前記サポートリングの内側の縁部から
突出した前記サポートリードのインナリード部は前記空
きパッドに接続されており、前記サポートリングの外側
の縁部から突出する前記サポートリードのアウタリード
部は欠落していることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1209174A JP2983229B2 (ja) | 1989-08-11 | 1989-08-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1209174A JP2983229B2 (ja) | 1989-08-11 | 1989-08-11 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0372643A JPH0372643A (ja) | 1991-03-27 |
| JP2983229B2 true JP2983229B2 (ja) | 1999-11-29 |
Family
ID=16568558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1209174A Expired - Fee Related JP2983229B2 (ja) | 1989-08-11 | 1989-08-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2983229B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5925926A (en) * | 1997-03-19 | 1999-07-20 | Nec Corporation | Semiconductor device including an inner lead reinforcing pattern |
| JP5312108B2 (ja) * | 2009-03-12 | 2013-10-09 | キヤノン株式会社 | 通信装置及びその制御方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62113459A (ja) * | 1985-11-13 | 1987-05-25 | Matsushita Electric Ind Co Ltd | フイルムキヤリア |
-
1989
- 1989-08-11 JP JP1209174A patent/JP2983229B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0372643A (ja) | 1991-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6362532B1 (en) | Semiconductor device having ball-bonded pads | |
| EP1235272B1 (en) | Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device | |
| TW201626473A (zh) | 具有改良接觸引腳之平坦無引腳封裝 | |
| US7846775B1 (en) | Universal lead frame for micro-array packages | |
| EP1856738A1 (en) | An integrated circuit device package with an additional contact pad, a lead frame and an electronic device | |
| JPH08279591A (ja) | 半導体装置とその製造方法 | |
| JP3074264B2 (ja) | 半導体装置及びその製造方法及びリードフレーム及びその製造方法 | |
| US20040126910A1 (en) | Method for manufacturing a stack arrangement of a memory module | |
| JP2983229B2 (ja) | 半導体装置 | |
| JPH04233244A (ja) | 集積回路アセンブリ | |
| JPH04123448A (ja) | 半導体実装装置 | |
| US7960213B2 (en) | Electronic package structure and method | |
| JP2674536B2 (ja) | チップキャリア半導体装置及びその製造方法 | |
| WO2017203928A1 (ja) | リードフレームの製造方法、電子装置の製造方法、および電子装置 | |
| JP2000183218A (ja) | Ｉｃパッケージの製造方法 | |
| JPS6246537A (ja) | フィルムキャリヤ半導体装置の電気試験方法 | |
| EP3982405A1 (en) | Semiconductor package with improved board level reliability | |
| JP2001077275A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JPS58134450A (ja) | 半導体装置およびその製造方法 | |
| JPH022289B2 (ja) | ||
| JP2704952B2 (ja) | 半導体装置 | |
| JP2626081B2 (ja) | フィルムキャリヤ半導体装置 | |
| JPS59152656A (ja) | 半導体装置 | |
| JPH01245534A (ja) | 半導体装置 | |
| JP2005142284A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |