JP2702223B2 - Integrated circuit with metal substrate - Google Patents

Integrated circuit with metal substrate

Info

Publication number
JP2702223B2
JP2702223B2 JP12671589A JP12671589A JP2702223B2 JP 2702223 B2 JP2702223 B2 JP 2702223B2 JP 12671589 A JP12671589 A JP 12671589A JP 12671589 A JP12671589 A JP 12671589A JP 2702223 B2 JP2702223 B2 JP 2702223B2
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit
signal line
line group
metal substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12671589A
Other languages
Japanese (ja)
Other versions
JPH02306683A (en
Inventor
裕一 伊藤
知示 和泉
永久 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mazda Motor Corp
Original Assignee
Mazda Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mazda Motor Corp filed Critical Mazda Motor Corp
Priority to JP12671589A priority Critical patent/JP2702223B2/en
Publication of JPH02306683A publication Critical patent/JPH02306683A/en
Application granted granted Critical
Publication of JP2702223B2 publication Critical patent/JP2702223B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Landscapes

  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、金属基板上に絶縁層を介して所望形状の
導電層が形成され、互いに対向された一対の回路基板
と、これら回路基板を電気的に互いに接続する接続ケー
ブルとを具備する集積回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a pair of circuit boards in which a conductive layer of a desired shape is formed on a metal substrate via an insulating layer, and is opposed to each other. And a connection cable electrically connected to each other.

[従来の技術] 従来より、絶縁層を介して導電層が夫々貼着され、各
導電層に回路素子が固定され、両導電層を接続基板を介
して互いに接続した上で、両導電層を互いに対向した状
態で備えた所の一対の金属基板を有する集積回路とし
て、特公昭46-13234号公報に示される技術が知られてい
る。この従来技術に開示された集積回路の製造方法にお
いては、アンモニウム基板の少なくとも一主面を陽極酸
化して該基板表面に酸化アンモニウム薄層を形成する工
程と、該酸化アンモニウム薄層上に抵抗体物質及び良導
電体物質を選択的に付着形成して複数個の回路素子を構
成する工程と、良導電体を選択的に付着して形成したリ
ード部上にトランジスタ・ペレットを固着する工程と、
少なくとも前記回路素子の全てを絶縁性樹脂で封止する
工程を有することを特徴としている。
[Prior art] Conventionally, conductive layers are bonded to each other via an insulating layer, circuit elements are fixed to each conductive layer, and both conductive layers are connected to each other via a connection substrate. As an integrated circuit having a pair of metal substrates provided so as to face each other, a technique disclosed in Japanese Patent Publication No. 46-13234 is known. In the integrated circuit manufacturing method disclosed in this prior art, at least one principal surface of an ammonium substrate is anodized to form an ammonium oxide thin layer on the substrate surface, and a resistor is formed on the ammonium oxide thin layer. A step of selectively adhering and forming a substance and a good conductor substance to form a plurality of circuit elements; and a step of fixing a transistor pellet on a lead portion formed by selectively adhering a good conductor.
The method includes a step of sealing at least all of the circuit elements with an insulating resin.

このようにして形成された集積回路においては、金属
基板上に絶縁層を介して所望形状の導電層が形成された
回路基板において、この絶縁層上に少なくとも1つの記
憶素子が所謂ベアチツプとして取り外し不能に取り付け
られているものである。
In an integrated circuit formed in this manner, in a circuit board having a conductive layer of a desired shape formed on a metal substrate via an insulating layer, at least one storage element cannot be removed as a so-called bare chip on the insulating layer. It is attached to.

[発明が解決しようとする課題] 以上のように形成される集積回路は、その小型・低コ
ストの観点から、車載用として採用することが考えられ
る。しかしながら、このような金属基板を有する集積回
路を実際に車載用として用いる場合には、開発段階にお
いて、種々の試験を行ない、必要に応じて、この記憶素
子に記憶されたデータを書き換えたり、制御プログラム
の変更を行なわなければならないことになる。
[Problem to be Solved by the Invention] The integrated circuit formed as described above may be adopted for use in a vehicle from the viewpoint of its small size and low cost. However, when an integrated circuit having such a metal substrate is actually used for a vehicle, various tests are performed in a development stage, and data stored in the storage element is rewritten or controlled as necessary. You will have to make changes to the program.

しかしながら、この記憶素子は、上述したように、ベ
アチツプとして、回路に直接取り付けられるものであ
り、一旦取り付けられると取り外し作業が不可能である
ため、データの書き換え、制御プログラムの変更、記憶
内容のモニタ等の作業が困難であり、開発における自由
度が大幅に制限される問題点が指摘されている。
However, as described above, this storage element is directly attached to a circuit as a bare chip, and once attached, it is not possible to remove the storage element. However, it is pointed out that such a task is difficult and the degree of freedom in development is greatly restricted.

特に、本願出願人による先顔においては、金属基板上
に絶縁層を介して所望形状の導電層が形成された一対の
回路基板を互いに平行になるように対向させた上で枠体
等で固定しているので、開発途中において、内部を見た
い場合や、上述したように、データの書き換え、制御プ
ログラムの変更、記憶内容のモニタ等の作業を行ないた
い場合に、一旦、この構造を強制的に分解しなければな
らず、制御内容等の改造が構成上困難である問題点も指
摘されている。
In particular, in the forefront of the present applicant, a pair of circuit boards each having a conductive layer of a desired shape formed on a metal substrate via an insulating layer are opposed to each other so as to be parallel to each other, and fixed with a frame or the like. If you want to look inside during development or if you want to rewrite data, change control programs, or monitor stored contents, as described above, It has been pointed out that it is difficult to modify the control contents and the like in terms of configuration.

この発明は上述した課題に鑑みてなされたもので、こ
の発明の目的は、集積回路の開発段階において、構成を
分解しなくとも、外部からデータの書き換え、制御プロ
グラムの変更、記憶内容のモニタ等の作業を出来るよう
にして、開発の自由度を大きくすることの出来る金属基
板を有する集積回路を提供する事である。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems, and an object of the present invention is to rewrite data externally, change a control program, monitor storage contents, and the like without externally disassembling a configuration in an integrated circuit development stage. It is an object of the present invention to provide an integrated circuit having a metal substrate capable of increasing the degree of freedom of development by performing the above operations.

[課題を解決するための手段] 上述した課題を解決し、目的を達成するため、この発
明に係わる金属基板を有する集積回路は、金属基板上に
絶縁層を介して所望形状の導電層が形成され、互いに対
向された一対の回路基板と、これら回路基板を電気的に
互いに接続する接続ケーブルとを具備する集積回路にお
いて、一方の回路基板の絶縁層上に取り外し不能に実装
される電子部品と前記接続ケーブルを接続するよう、こ
の一方の回路基板上に形成された第1の信号線群と、こ
の第1の信号線群ンと切り離し可能に前記一方の回路基
板上に形成され、前記電子部品を外部処理部に接続可能
な第2の信号線群とを具備することを特徴としている。
[Means for Solving the Problems] In order to solve the above problems and achieve the object, an integrated circuit having a metal substrate according to the present invention has a conductive layer of a desired shape formed on a metal substrate via an insulating layer. In an integrated circuit comprising a pair of circuit boards facing each other and a connection cable for electrically connecting these circuit boards to each other, an electronic component that is irremovably mounted on an insulating layer of one of the circuit boards. A first signal line group formed on the one circuit board so as to connect the connection cable, and a first signal line group formed on the one circuit board so as to be separated from the first signal line group; And a second signal line group capable of connecting the component to the external processing unit.

また、この発明に係わる金属基板を有する集積回路に
おいては、前記第1及び第2の信号線群が互いに接続さ
れた状態において、第2の信号線群は、外部信号ケーブ
ルを介して外部処理部に接続され、この外部処理部によ
りエミュレートまたはチューニングされる事を特徴とし
ている。
In the integrated circuit having a metal substrate according to the present invention, when the first and second signal line groups are connected to each other, the second signal line group is connected to an external processing unit via an external signal cable. And is emulated or tuned by this external processing unit.

また、この発明に係わる金属基板を有する集積回路に
おいては、前記第1及び第2の信号線群が互いに切り離
され、第2の信号機群は、外部処理部から切り離された
状態で、前記一方の回路基板上に、前記電子部品が実装
される事を特徴としている。
Further, in the integrated circuit having the metal substrate according to the present invention, the first and second signal line groups are separated from each other, and the second signal group is separated from the external processing unit by the one of the one signal line group. The electronic component is mounted on a circuit board.

更に、この発明に係わる金属基板を有する集積回路
は、金属基板上に絶縁層を介して所望形状の導電層が形
成され、互いに対向された一対の回路基板と、これら回
路基板を電気的に互いに接続する接続ケーブルとを具備
する集積回路において、一方の回路基板の絶縁層上に取
り外し不能に実装された電子部品と前記接続ケーブルを
接続するよう、この一方の回路基板上に形成された第1
の信号線群と、この第1の信号線群から電気的に接続さ
れた状態で分岐され、前記電子部品を外部モニタ部に接
続可能な第2の信号線群とを具備することを特徴として
いる。
Further, in the integrated circuit having a metal substrate according to the present invention, a conductive layer having a desired shape is formed on the metal substrate via an insulating layer, and a pair of circuit boards facing each other are electrically connected to each other. An integrated circuit including a connection cable to be connected; a first component formed on the one circuit board so as to connect the electronic component unremovably mounted on an insulating layer of the one circuit board to the connection cable;
And a second signal line group which is branched from the first signal line group while being electrically connected thereto and which can connect the electronic component to an external monitor unit. I have.

また、この発明に係わる金属基板を有する集積回路に
おいて、前記第2の信号線群は、外部信号ケーブルを介
して前記外部モニタ部に接続され、この外部信号ケーブ
ルは、モニタ動作の終了後、取り外される事を特徴とし
ている。
Further, in the integrated circuit having the metal substrate according to the present invention, the second signal line group is connected to the external monitor unit via an external signal cable, and the external signal cable is removed after the monitor operation is completed. Is characterized by

[作用] 以上のように構成される金属基板を有する集積回路に
おいては、データの書き換え、制御プログラムの変更等
の作業に関しては、開発の段階では、これらを担当する
回路素子を実装せずに、専用の信号線群(第2の信号線
群)と外部信号ケーブルとを介して外部処理装置に接続
し、この外部処理装置により、データの書き換え、制御
プログラムの変更等の作業が外部から出来るようにし
て、開発の上での自由度を増すようしている。そして、
開発が終了した段階で、この開発段階で用いた回路網パ
ターンをそのまま利用した状態で、回路素子を実装する
ように設定されている。
[Operation] In an integrated circuit having a metal substrate configured as described above, with respect to operations such as data rewriting and control program change, at the stage of development, a circuit element in charge of these is not mounted, It is connected to an external processing device via a dedicated signal line group (second signal line group) and an external signal cable, and the external processing device enables operations such as data rewriting and control program change from the outside. To increase the degree of freedom in development. And
When the development is completed, the circuit elements are set to be mounted while the circuit network pattern used in the development stage is used as it is.

一方、記憶内容のモニタに関しては、開発の段階で、
回路素子を実装し、専用の信号線群(第2の信号線群)
と外部信号ケーブルとを介して、外部処理装置に接続
し、この外部処理装置により、記憶内容のモニタ作業を
出来るようにして、開発の上での自由度を増すようにし
ている。そして、開発が終了した段階で、この開発段階
で用いた回路網パターンをそのまま利用した状態で、集
積回路を構成するように設定されている。
On the other hand, regarding the monitoring of stored contents,
A dedicated signal line group (second signal line group) on which circuit elements are mounted
And an external signal cable to connect to an external processing device, and the external processing device enables a monitor operation of the stored contents, thereby increasing the degree of freedom in development. Then, at the stage when the development is completed, the setting is made so as to configure the integrated circuit while using the circuit network pattern used in this development stage as it is.

[実施例] 以下に、この発明に係わる金属基板を有する集積回路
の一実施例を、ケース状の混成集積回路に適用した場合
につき、添付図面の第1図乃至第11B図を参照して、詳
細に説明する。
[Embodiment] Hereinafter, a case where an embodiment of an integrated circuit having a metal substrate according to the present invention is applied to a case-shaped hybrid integrated circuit will be described with reference to FIGS. 1 to 11B of the accompanying drawings. This will be described in detail.

第1図には、この一実施例の混成集積回路10が示され
ている。この混成集積回路10は、独立した車載用機能部
品としての制御ユニットとして構成されているものであ
り、具体的には、例えば、エンジン制御ユニットとして
の機能を独立して有する混成集積回路として構成されて
いる。
FIG. 1 shows a hybrid integrated circuit 10 of this embodiment. The hybrid integrated circuit 10 is configured as a control unit as an independent in-vehicle functional component, and specifically, for example, is configured as a hybrid integrated circuit having an independent function as an engine control unit. ing.

この混成集積回路10は、図示するように、内部を閉塞
された箱型のケースとして形成されており、一端(後方
端)には、接続機器としての雄型コネクタ12が一体的に
取り付けられている。この雄型コネクタ12に関しては後
に詳述するが、通常使用されている形式の雌型コネクタ
14が接続されるよう構成されている。
As shown, the hybrid integrated circuit 10 is formed as a box-shaped case whose inside is closed, and a male connector 12 as a connection device is integrally attached to one end (rear end). I have. The male connector 12 will be described later in detail, but a commonly used female connector
14 are configured to be connected.

ここで、この混成集積回路10は、第2図乃至第3B図に
示すように、上下に離間された一対の第1及び第2の回
路基板16a,16bと、第1及び第2の回路基板16a,16bを所
定間隔だけ離間すると共に、側面を閉塞するための側板
18と、これら第1及び第2の回路基板16a,16bと側板18
とを一体的に固定する枠体20とから構成されている。
Here, as shown in FIGS. 2 to 3B, the hybrid integrated circuit 10 includes a pair of first and second circuit boards 16a and 16b that are vertically separated from each other, and a first and second circuit board. A side plate for separating 16a and 16b by a predetermined distance and closing the side surface
18, the first and second circuit boards 16a and 16b and the side plate 18
And a frame body 20 that integrally fixes them.

具体的には、第1及び第2の回路基板16a,16bには、
エンジン制御ユニットとしての機能を発揮するに必要な
CPUとして機能するICチツプ、記憶素子として機能するI
Cチツプ、抵抗体、コンデンサ等の回路素子が取り付け
られている。詳細には、下方に位置する第1の回路基板
16aには、所謂ロジツク用の回路素子が接続され、上方
に位置する第2の回路基板16bには、所謂パワー用の回
路素子が接続されるよう設定されている。尚、上述した
ICチツプは、この一実施例においては、後述するよう
に、ベアチツプとして、絶縁層22b上に直接実装(固
着)されている。
Specifically, the first and second circuit boards 16a and 16b include:
Necessary to fulfill the function of the engine control unit.
IC chip functioning as CPU, I functioning as storage element
Circuit elements such as C chips, resistors and capacitors are attached. Specifically, a first circuit board located below
A so-called logic circuit element is connected to 16a, and a so-called power circuit element is connected to the upper second circuit board 16b. In addition, as mentioned above
In this embodiment, the IC chip is directly mounted (fixed) as a bare chip on the insulating layer 22b as described later.

尚、第1の回路基板16a上への回路素子の実装状態
は、この発明の要旨を構成するものであり、後に詳細に
説明する。
The mounting state of the circuit elements on the first circuit board 16a constitutes a gist of the present invention, and will be described later in detail.

ここで、第1及び第2の回路基板16a,16bは、第4A図
に示すように、1枚の共通基板22を2枚に分割すること
により形成されるよう設定されている。即ち、この共通
基板22は、第4B図に示すように、導電性材料、例えばア
ルミニウムから形成された基板本体22aと、この基板本
体22a上に前面に渡つて貼着された絶縁層22bと、この絶
縁層22b上に、所定の回路パターンで形成され、回路網
を規定する導電層22cと、この導電層22c上に固着され、
電気的に接続された回路素子22dとから形成されてい
る。
Here, the first and second circuit boards 16a and 16b are set to be formed by dividing one common board 22 into two, as shown in FIG. 4A. That is, as shown in FIG.4B, the common substrate 22 includes a substrate body 22a formed of a conductive material, for example, aluminum, and an insulating layer 22b adhered over the front surface of the substrate body 22a. On the insulating layer 22b, a conductive layer 22c formed in a predetermined circuit pattern and defining a circuit network, and fixed on the conductive layer 22c,
It is formed from a circuit element 22d that is electrically connected.

この共通基板22には、第4A図に示すように、その中央
部に、上下方向に沿つて延出する開口部22eが予め形成
されている。ここで、開口部22eを境として左右両部分
の回路網は、この開口部22eを渡つて設けられたフレキ
シブル基板22fを介して、互いに接続されている。尚、
このフレキシブル基板22fの図中左端は、開口部22eの左
側縁よりも所定距離だけ左方に入り込んだ位置に接続さ
れている。即ち、この所定距離の範囲において、後述す
る外部バスケーブルが接続される接続部16cが第1の回
路基板16の他端に一体的に規定されることになる。そし
て、この開口部22eの上下両端を含む上下両端縁(符号
X及びYで示す領域)を切り取ることにより、上述した
一対の回路基板16a,16bがフレキシブル基板22fを介して
互いに接続された状態で形成されるよう設定されてい
る。
As shown in FIG. 4A, an opening 22e extending in the vertical direction is formed in the center of the common substrate 22 in advance. Here, the circuit networks on both the left and right sides of the opening 22e are connected to each other via a flexible substrate 22f provided across the opening 22e. still,
The left end of the flexible substrate 22f in the figure is connected to a position where it enters the left side of the left edge of the opening 22e by a predetermined distance. That is, in the range of the predetermined distance, the connection portion 16c to which the external bus cable described later is connected is integrally defined at the other end of the first circuit board 16. By cutting off the upper and lower edges (regions indicated by reference symbols X and Y) including the upper and lower ends of the opening 22e, the pair of circuit boards 16a and 16b is connected to each other via the flexible board 22f. It is set to be formed.

尚、共通基板22において両方の回路基板16a,16bの互
いの外方端部に相当する部分の上面、即ち、上下に離間
して対向した状態で、ケースの一端を規定する端部の互
いに対向する内面には、複数の接続端子22g,22hが、端
縁に沿つて横一列状に形成されている。また、これら接
続端子22g,22hには、後述する雄型コネクタ12の接続ピ
ン24a,24bが、外方に向けて突出するように夫々固着さ
れると共に、電気的に接続されている。
In the common substrate 22, the upper surfaces of the portions corresponding to the outer ends of the two circuit boards 16a and 16b, that is, the upper and lower ends that define one end of the case are opposed to each other. A plurality of connection terminals 22g and 22h are formed in a horizontal line along the edge on the inner surface. In addition, connection pins 24a and 24b of the male connector 12, which will be described later, are fixed to these connection terminals 22g and 22h, respectively, so as to protrude outward, and are electrically connected.

一方、共通基板22において、上述した接続部分には、
外部バスケーブルの一端が半田付け等により接続される
複数の接続端子22iが、端縁に沿つて横一列上に形成さ
れている。
On the other hand, on the common board 22,
A plurality of connection terminals 22i to which one end of the external bus cable is connected by soldering or the like are formed in a horizontal row along the edge.

また、上述した側板18は、第2図に示すように、一側
が開放された上面コの字状に形成されており、この開放
された側部がケースの一端となるよう設定されている。
この側板18の上下両端面における内側縁には、対応する
回路基板16a,16bの3方の縁部を受けるための段部18a,1
8bが夫々形成されている。
As shown in FIG. 2, the above-mentioned side plate 18 is formed in a U-shape with one side open, and the open side is set to be one end of the case.
Stepped portions 18a, 1 for receiving the three edges of the corresponding circuit boards 16a, 16b are provided on the inner edges of the upper and lower end surfaces of the side plate 18.
8b are formed respectively.

ここで、各回路基板16a,16bは、第3A図に示すよう
に、対応する段部18a,18bにシールラバー26を介して嵌
入されている。このシールラバー26を介設することによ
り、これらの間から、ケース内に塵埃が侵入することが
防止されている。
Here, as shown in FIG. 3A, the circuit boards 16a and 16b are fitted into the corresponding step portions 18a and 18b via the seal rubber 26. By providing the seal rubber 26, dust is prevented from entering the case from between them.

一方、上述した枠体20は、第2図に示すように、絶縁
部材として合成樹脂から形成され、側板18により閉塞さ
れる側面を上下から挟持するようにして取り囲むように
構成されている。即ち、この枠体20は、側板18と対向す
る本体20aと、この本体20aの上下両端から、所定距離
(具体的には、上下各回路基板16a,16bの開放されてい
ない3方の縁部を夫々挟持するに充分な距離)だけ内方
に延出したフランジ部20b,20cとから一体に形成されて
いる。
On the other hand, as shown in FIG. 2, the above-mentioned frame body 20 is formed of a synthetic resin as an insulating member, and is configured to sandwich the side surface closed by the side plate 18 from above and below. That is, the frame body 20 is provided with a main body 20a facing the side plate 18 and a predetermined distance from the upper and lower ends of the main body 20a (specifically, the three open edges of the upper and lower circuit boards 16a and 16b). Are formed integrally with the flange portions 20b and 20c which extend inward by a distance sufficient to hold the respective members.

この枠体20は、第3B図に示すように、側板18の上下両
段部18a,18bに夫々嵌入された上下第1及び第2の回路
基板16a,16bを、上下から挟持することにより、ケース
が一体的に構成されるよう形成されている。尚、図示す
るように、上下第1及び第2の回路基板16a,16bの回路
素子22dを互いに接続するフレキシブル基板22fは、側板
18の他端部分よりも内方に位置するよう設定されてい
る。
As shown in FIG.3B, the frame body 20 holds the upper and lower first and second circuit boards 16a and 16b fitted respectively to the upper and lower step portions 18a and 18b of the side plate 18 from above and below, The case is formed so as to be integrally formed. As shown in the figure, a flexible board 22f for connecting the circuit elements 22d of the upper and lower first and second circuit boards 16a and 16b to each other is a side plate.
It is set so as to be located more inward than the other end of 18.

このように枠体20が形成されているので、間に側板18
を介在した状態で、第1及び第2の基板回路16a,16b
は、上下に所定距離離間しつつ、組み立てられた状態を
維持されることになる。
Since the frame body 20 is formed in this way, the side plate 18
And the first and second substrate circuits 16a, 16b
Will be maintained in an assembled state while being separated vertically by a predetermined distance.

即ち、この一実施例においては、混成集積回路10は、
ケース状に形成されると共に、このケースの上下両面
を、回路基板16a,16bから直接に規定されることにな
る。この結果、第1及び第2の回路基板16a,16bを、別
途用意したケース内に収納する場合と比較して、小型・
軽量化が達成されることになる。
That is, in this embodiment, the hybrid integrated circuit 10
The case is formed, and both upper and lower surfaces of the case are directly defined by the circuit boards 16a and 16b. As a result, compared to the case where the first and second circuit boards 16a and 16b are housed in a separately prepared case, the size and size are reduced.
Weight reduction will be achieved.

次に、このような構成されたケース状の混成集積回路
10を、車両の被制御部分と接続するための、接続機器の
構成を、第5図乃至第8図を参照して説明する。
Next, a case-like hybrid integrated circuit configured as described above
Referring to FIGS. 5 to 8, a description will be given of a configuration of a connection device for connecting the device 10 to a controlled portion of the vehicle.

この接続機器は、ケース状の混成集積回路10の一端開
口部に、所謂内付け状態で取り付けられた雄型コネクタ
12と、この雄型コネクタ12に着脱自在に接続される雌型
コネクタ14とから構成されている。この雄型コネクタ12
は、第5図に示すように、前後両面が貫通された状態で
開放された箱形筺体から形成されたコネクタハウジング
28と、上側の接続ピン24aが横一列状に配設された状態
で取り付けられた上側の接続ピン支持体30aと、下側の
接続ピン24bが横一列状に配設された状態で取り付けら
れた下側の接続ピン支持体30bとから、所謂3ピース状
に構成されている。
This connection device is a male connector attached in a so-called internal state to one end opening of the case-shaped hybrid integrated circuit 10.
And a female connector 14 detachably connected to the male connector 12. This male connector 12
Is a connector housing formed from a box-shaped housing which is opened with both front and rear surfaces penetrated as shown in FIG.
28, an upper connection pin support 30a mounted with the upper connection pins 24a arranged in a horizontal line, and an upper connection pin support 30a mounted with the lower connection pins 24b arranged in a horizontal line. The lower connection pin support 30b is formed in a so-called three-piece shape.

ここで、上側の接続ピン支持体30aと下側の接続ピン
支持体30bとは、上下方向中央部を板いにして上下対称
に形成されており、上側の接続ピン支持体30aは、略L
字状に、起立片30a1と、この起立片30a1の下端から外方
に突出する突出片30a2とから一体に形成されている。一
方、下型の接続ピン支持体30bは、略逆L字状に、起立
片30b1と、この起立片30b1の上端かた外方に突出する突
出片30b2とから一体に形成されている。
Here, the upper connection pin support 30a and the lower connection pin support 30b are formed symmetrically in the vertical direction with a plate in the center in the vertical direction, and the upper connection pin support 30a is substantially L-shaped.
The shape, the standing piece 30a 1, are integrally formed from the protruding piece 30a 2 Metropolitan projecting outwardly from the lower end of the upright pieces 30a 1. On the other hand, the lower mold of the connecting pin support 30b is in a substantially inverted L-shape, the standing piece 30b 1, is integrally formed from the protruding piece 30b 2 Metropolitan protruding upper end how outside of the standing piece 30b 1 I have.

そして、上側の接続ピン24aは、突出片30a2を水平に
貫通して前後に突出する水平部24a1と、この水平部24a1
の内方端から起立片30a1の内面に沿つて垂直に立ち上が
る垂直部24a2と、この垂直部24a2の上端から内方に折れ
曲つた折曲部24a3とから一体に形成されている。この折
曲部24a3が、上述した上側の第2の回路基板16bに形成
された接続端子22hにハンダ付けにより接続される接続
部として規定されている。また、外方に突出する水平部
24a1の部分が、雌型コネクタ14に挿通・接続される接続
部として規定されている。
Then, the upper connecting pins 24a includes a horizontal portion 24a 1 projecting forward and backward protruding piece 30a 2 and extends horizontally through, the horizontal portion 24a 1
A vertical portion 24a 2 which rises along connexion perpendicular to the inner surface of the standing pieces 30a 1 from the inner end of, and is formed integrally from the song broken from an upper end of the vertical portion 24a 2 inwardly ivy bent portion 24a 3 Metropolitan . The bent portion 24a 3, are defined as a connection portion to be connected by soldering to form connection terminals 22h to the second circuit board 16b of the upper described above. Also, a horizontal part protruding outward
Portion of 24a 1 has been specified as the connection portion to be inserted, connected to the female connector 14.

また、下側の接続ピン24bは、突出片30b2を水平に貫
通して前後に突出する水平部24b1と、この水平部24b1
内方端から起立片30b1の内面に沿つて垂直に立ち下がる
垂直部24b2と、この垂直部24b2の下端から内方に折れ曲
つた折曲部24b3とから一体に形成されている。この折曲
部24b3が、上述した下側の第1の回路基板16aに形成さ
れた接続端子22gにハンダ付けにより接続される接続部
として規定されている。また、外方に突出する水平部24
b1の部分が、雌型コネクタ14に挿通・接続される接続部
として規定されている。
The lower connecting pin 24b is provided with a horizontal portion 24b 1 which projects back and forth projecting piece 30b 2 and extends horizontally through, along connexion perpendicularly from inner end of the horizontal portion 24b 1 on the inner surface of the standing piece 30b 1 are formed integrally falling vertical portion 24b 2, from the broken from the lower end of the vertical portion 24b 2 inwardly song ivy bent part 24b 3 Prefecture in. The bent portion 24b 3, are defined as a connection portion to be connected by soldering to the connecting terminal 22g formed on the first circuit board 16a of the lower described above. In addition, the horizontal part 24 protruding outward
b 1 a portion is defined as a connecting portion to be inserted, connected to the female connector 14.

尚、両接続ピン支持体30a,30bは、互いに上下に接合
された状態で、ケース状の混成集積回路10の一端開口部
内に丁度嵌入される大きさに設定されている。換言すれ
ば、上下に接合された状態で、両起立片30a1,30b1とに
渡る範囲(外周)が、丁度、混成集積回路10の一端開口
部の内周を規定するよう設定されている。
The two connection pin supports 30a and 30b are set to a size that can be just fitted into one end opening of the case-shaped hybrid integrated circuit 10 in a state where they are vertically joined to each other. In other words, the range (outer circumference) extending between the two upright pieces 30a 1 and 30b 1 in the state of being joined up and down is set to exactly define the inner circumference of the one-end opening of the hybrid integrated circuit 10. .

ここで、両接続ピン支持体30a,30bの上下両端縁の中
央部には、第6図に示すように、夫々凹所32a,32bが形
成されている。これら凹所32a,32bは、雄型コネクタ12
が混成集積回路10に一体的に組み込まれた状態で、後述
するように、注入されるエポキシ樹脂の注入孔として規
定されている。
Here, as shown in FIG. 6, recesses 32a and 32b are formed in the center of both upper and lower edges of both connection pin supports 30a and 30b, respectively. These recesses 32a and 32b are for male connector 12
Are integrated into the hybrid integrated circuit 10, and are defined as injection holes for epoxy resin to be injected, as described later.

また、上述した上下両接続ピン24a,24bは、上下対称
形状、即ち、同一形状に形成され、且つ、上下両接続ピ
ン支持体30a,30bも上下対称形状の同一形状の形成され
ている。このように、夫々接続ピン24a,24bが取り付け
られた接続ピン支持体30a,30bは、同一形状であるた
め、部品の共通化が図られ、コストの低廉化を達成する
ことが出来るものである。
The upper and lower connection pins 24a and 24b are formed in a vertically symmetric shape, that is, the same shape, and the upper and lower connection pin supports 30a and 30b are also formed in the same shape in a vertically symmetric shape. As described above, since the connection pin supports 30a and 30b to which the connection pins 24a and 24b are respectively attached have the same shape, parts can be shared and cost can be reduced. .

一方、上述したコネクタハウジング28は、内部に前後
方向に沿つて貫通した状態で形成された嵌合穴34が形成
されている。この嵌合穴34は、第7図に示すように、上
下両接続ピン支持体30a,30bが接合された状態におい
て、互いに重ね合わされた両突出片30a2,30b2が丁度嵌
入されるに充分な大きさに設定されている。
On the other hand, the above-described connector housing 28 has a fitting hole 34 formed therein in a state penetrating along the front-rear direction. As shown in FIG. 7, this fitting hole 34 is sufficient for the two projecting pieces 30a 2 and 30b 2 that are overlapped with each other to be just fitted in the state where the upper and lower connection pin supports 30a and 30b are joined. Is set to a reasonable size.

また、コネクタハウジング28の両側部には、取り付け
用フランジ部40a,40bが一体的に形成されている。これ
らフランジ部40a,40bは、この雄型コネクタ12が混成集
積回路10にに取り付け・固定された状態において、図示
しない車両の車体に固定するために設けられている。こ
のようにして、混成集積回路10を取り付けるためのフラ
ンジ部を混成集積回路10自体に設ける必要が無いので、
この混成集積回路10構成を簡単化することが出来るもの
である。
Further, mounting flange portions 40a and 40b are integrally formed on both side portions of the connector housing 28. The flange portions 40a and 40b are provided for fixing the male connector 12 to a vehicle body (not shown) in a state where the male connector 12 is attached and fixed to the hybrid integrated circuit 10. In this manner, since it is not necessary to provide a flange portion for mounting the hybrid integrated circuit 10 on the hybrid integrated circuit 10 itself,
The configuration of the hybrid integrated circuit 10 can be simplified.

尚、この一実施例においては、これら接続ピン24a,24
bの上下離間距離l及び左右の配設ピツチpは、従来よ
り用いられているピン配列の仕様に基づいて規定されて
いる。この結果、この雄型コネクタ12に接続される雌型
コネクタ14は、従来より通常使用されているタイプが採
用され得ることになり、経済性が向上する。
In this embodiment, these connection pins 24a, 24
The vertical distance l and the left and right pitches p of b are defined based on the specifications of the pin arrangement conventionally used. As a result, as the female connector 14 connected to the male connector 12, a type conventionally used conventionally can be adopted, and the economy is improved.

また、雄型コネクタとして、従来より用いられている
タイプは重く、大型であるので、これを採用することな
く、この小型・軽量化されたケース状の混成集積回路10
に対応して、専用の雄型コネクタ12を形成している。従
つて、この一実施例によれば、上述した混成集積回路10
の小型・軽量化を損なうことが確実に防止されることに
なる。
Also, since the type conventionally used as a male connector is heavy and large, without adopting this type, the case-shaped hybrid integrated circuit 10 is reduced in size and weight.
, A dedicated male connector 12 is formed. Therefore, according to this embodiment, the hybrid integrated circuit 10 described above is
It is possible to reliably prevent the reduction in size and weight of the device.

次に、第8図を参照して、第5図に組み付け終了後の
状態を示す雄型コネクタ12の組み付け動作と共に、混成
集積回路10の組み立て動作を説明する。
Next, with reference to FIG. 8, the assembling operation of the hybrid integrated circuit 10 together with the assembling operation of the male connector 12 shown in FIG. 5 after the completion of the assembling will be described.

先ず、第4A図及び第4B図を参照して上述したように、
所定の回路素子22dが取り付けられた状態の共通基板22
から上下両端縁X,Yを切り取ることにより、第1及び第
2の回路基板16a,16bが同一平面上で開かれた状態で形
成されることになる。このような開かれた状態の第1及
び第2の回路基板16a,16bに、第5図に示すように、対
応する接続ピン支持体30a,30bが接着剤を介して夫々固
着される。
First, as described above with reference to FIGS. 4A and 4B,
Common board 22 with a predetermined circuit element 22d attached
The first and second circuit boards 16a, 16b are formed open on the same plane by cutting the upper and lower edges X, Y from the top. As shown in FIG. 5, the corresponding connection pin supports 30a and 30b are fixed to the first and second circuit boards 16a and 16b in the opened state via an adhesive, respectively.

ここで、上述したように、これら接続ピン支持体30a,
30bには、対応する接続ピン24a,24bが既に取り付けられ
ている。このようにして、これら接続ピン24a,24bは、
第1及び第2の回路基板16a,16bが開かれた状態におい
て、対応する接続端子22g,22hに夫々ハンダ付けされる
ことになる。特に、このハンダ付け作業は、接続端子22
g,22hの数が多いため、細かい作業が要求されるもので
あるが、この一実施例においては、このように、第1及
び第2の回路基板116a,16bが夫々同一平面上において開
かれているので、その作業は確実に実行され、作業性が
向上すると共に、その組立性が良好に維持されるもので
ある。
Here, as described above, these connection pin supports 30a,
The corresponding connection pins 24a and 24b are already attached to 30b. In this way, these connection pins 24a, 24b
When the first and second circuit boards 16a and 16b are opened, they are soldered to the corresponding connection terminals 22g and 22h, respectively. In particular, this soldering work requires the connection terminals 22
Since the numbers of g and 22h are large, fine work is required. In this embodiment, the first and second circuit boards 116a and 16b are opened on the same plane, respectively. As a result, the work is reliably performed, the workability is improved, and the assemblability is well maintained.

この後、第1の回路基板16aをそのままの位置に保持
した状態で、第2の回路基板16bを持ち上げて、下方に
位置する第1の回路基板16aの上方で、これに平行とな
るように移動する。そして、第8図に示すように、両方
の接続ピン支持体30a,30bを互いに上下に接合させる。
ここで、このように両接続ピン支持体30a,30bが上下に
接合された時点で、第1及び第2の回路基板16a,16bは
互いに平行に設定されることになる。
Thereafter, with the first circuit board 16a held in the same position, the second circuit board 16b is lifted up so as to be parallel to and above the lower first circuit board 16a. Moving. Then, as shown in FIG. 8, both connection pin supports 30a and 30b are joined to each other up and down.
Here, the first and second circuit boards 16a and 16b are set to be parallel to each other when the two connection pin supports 30a and 30b are joined vertically.

一方、このような接合動作に先立ち、下方に位置する
第1の回路基板16aの前方部分及び後方部分上には、第
5図に示すように、第1及び第2の回路基板16a,16bの
間隔を所定の値に一定に保つと共に、混成集積回路10の
強度を担保しつつ、内部空間を外部から遮蔽するための
フレーム部材36a,36bが起立した状態で取り付けられ
る。ここで、一方のフレーム部材36aは、フレキシブル
基板22fより僅かに内方に位置するように、また、他方
のフレーム部材36bは、接続端子22g,22hよりも僅かに内
方に位置するよう、夫々の配設位置を設定されている。
On the other hand, prior to such a bonding operation, as shown in FIG. 5, the first and second circuit boards 16a and 16b are provided on the front and rear portions of the first circuit board 16a located below. The frame members 36a and 36b for shielding the internal space from the outside are mounted while keeping the interval constant at a predetermined value and securing the strength of the hybrid integrated circuit 10. Here, one frame member 36a is located slightly inside the flexible substrate 22f, and the other frame member 36b is located slightly inside the connection terminals 22g and 22h, respectively. Has been set.

そして、この接合した状態を維持したままで、これら
をコネクタハウジング28の嵌合穴34に嵌入させ、この嵌
入した状態において、雄型コネクタ12は混成集積回路10
に一体的に取り付けられることになる。この後、上述し
たように、混成集積回路10に側板18を取り付け、枠体20
を嵌め込む。このようにして、第1図に示すような混成
集積回路10が雄型コネクタ12を一体に備えた状態で形成
されることになる。
Then, while maintaining the joined state, they are fitted into the fitting holes 34 of the connector housing 28, and in this fitted state, the male connector 12 is
Will be attached integrally to the Thereafter, the side plate 18 is attached to the hybrid integrated circuit 10 as described above, and the frame 20
Fit. Thus, the hybrid integrated circuit 10 as shown in FIG. 1 is formed with the male connector 12 integrally provided.

このような組み立て動作が終了した後において、この
組み付けられた雄型コネクタ12を混成集積回路10に確実
に接着すると共に、混成集積回路10の内部を完全に遮蔽
しつつ、各接続ピン24a,24bと対応する接続端子22g,22h
とのハンダ付け部を確実に固定するために、雄型コネク
タ12とフレーム部材36bとの間に、エポキシ系樹脂38
が、上述した凹所32a,32bを夫々介して注入され、両者
の間は、このエポキシ系樹脂38により満杯状態となされ
る。
After such an assembling operation is completed, the assembled male connector 12 is securely bonded to the hybrid integrated circuit 10, and the connection pins 24a, 24b are completely shielded from inside the hybrid integrated circuit 10. And corresponding connection terminals 22g, 22h
Between the male connector 12 and the frame member 36b in order to securely fix the soldered portion with the epoxy resin 38.
Is injected through the recesses 32a and 32b, respectively, and the space between the two is filled with the epoxy resin 38.

また、フレキシブル基板22fを保護すると共に、混成
集積回路10の内部を遮蔽するために、フレーム部材36a
より前方部分は、枠体20が装着される前の段階で、同様
なエポキシ系樹脂38により埋め尽されるよう設定されて
いる。
Further, in order to protect the flexible substrate 22f and shield the inside of the hybrid integrated circuit 10, the frame member 36a
The front portion is set so as to be filled with a similar epoxy resin 38 before the frame 20 is mounted.

一方、上述した所の、下方に位置する第1の回路基板
16aにおける、種々の電子部品の実装状態は、第9図に
示すように設定されている。
On the other hand, the first circuit board located below,
The mounting state of various electronic components in 16a is set as shown in FIG.

詳細には、先ず、第9図に示すように、第1の回路基
板16aにおける絶縁層22b上には、所定のパターンで、回
路網、換言すれば、導電層22cから規定される信号線群
としての複数のバスラインが形成されている。そして、
この第1の回路基板16aの絶縁層22b上には、エンジン制
御ユニットとしての機能を発揮するに必要なCPUとして
機能するICパツケージ(例えば、モトローラ社製のMC68
01)と同等の機能を有するICチツプ22d1が、ベアチツプ
として固着され、ボンデイングワイヤを介して、上述し
たバスラインの所定群に実装されている。尚、このICチ
ツプ22d1には、図示していないが、所定の制御プログラ
ムが内蔵されたROMが接続されている。
Specifically, first, as shown in FIG. 9, a signal line group defined by a circuit network, in other words, a conductive layer 22c, is formed on the insulating layer 22b of the first circuit board 16a in a predetermined pattern. Are formed as a plurality of bus lines. And
On the insulating layer 22b of the first circuit board 16a, there is provided an IC package (for example, Motorola MC68) which functions as a CPU necessary for exhibiting a function as an engine control unit.
01) and an IC chip 22 d 1 having the same function are fixed as Beachitsupu, via a bonding wire, is mounted in a predetermined group of the above-mentioned bus line. Incidentally, this is IC chip 22 d 1, although not shown, a predetermined control program is built ROM is connected.

また、この第1の回路基板16aの絶縁層22b上には、製
品として完成させる段階においては、このCPU22d1が制
御手順を実行する上で必要となる種々のデータが書き込
まれるICパツケージ(例えば、NEC製のμPD28C64)と同
等の機能を有するICチツプ22d2が、不揮発性の書き換え
可能な記憶素子として、ICチツプ22d1と同様に、第10A
図及び第10B図に示すように、ボンデイングワイヤ22d3
を介して、上述したバスラインの中の所定群に直に実装
されるよう設定されているが、開発段階においては、こ
の記憶素子22d2は実装されておらず、この記憶素子22d2
が実装されるエリアEのみが規定されている。
Further, on the insulating layer 22b of the first circuit board 16a, at the stage of completing as a product, IC bobbin which various data this CPU22d 1 is required in performing the control procedure is written (for example, IC chip 22 d 2 having the same functions as MyuPD28C64) made by NEC, a rewritable nonvolatile memory element, similarly to the IC chip 22 d 1, the 10A
As shown in FIG. 10 and FIG. 10B, the bonding wire 22d 3
Through, has been set to be directly mounted to a predetermined group among the above-mentioned bus line, in the development stage, the memory element 22 d 2 is not implemented, the storage element 22 d 2
Is defined only in the area E in which is mounted.

尚、この記憶素子22d2内には、所定のマツプや、デフ
オルト値や、閾値を規定する定数等が設定・記憶されて
いる。また、第2の回路基板16b上には、その他に、パ
ワートランジスタ、ゲート回路素子、電圧レギユレー
タ、コンデンサ、抵抗、ダイオード等の種々の回路素子
が実装されている。
Note that the storage element 22d 2, given and Matsupu, default values and constants or the like for defining the threshold value is set and stored. In addition, various circuit elements such as a power transistor, a gate circuit element, a voltage regulator, a capacitor, a resistor, and a diode are mounted on the second circuit board 16b.

そして、この発明の特徴を成す点であるが、導電層22
cから構成される回路網(回路パターン)は、上述した
ような記憶素子22d2が実装される予定のエリアEの近傍
において、第11A図及び第11B図に示すように設定されて
いる。
The feature of the present invention is that the conductive layer 22
network composed of c (circuit pattern), in the vicinity of the area E of scheduled to memory element 22 d 2 as described above is mounted, is set as shown in 11A view and a 11B FIG.

詳細には、先ず、第11A図に示すように、第1の回路
基板16aにおける絶縁層22b上には、所定のパターンで、
上述した記憶素子22d2に結像されるように設定された回
路網、換言すれば、導電層22cから形成される複数の第
1のバスライン22c1が形成されている。
Specifically, first, as shown in FIG. 11A, a predetermined pattern is formed on the insulating layer 22b of the first circuit board 16a,
Set circuitry as imaged in the storage element 22 d 2 described above, in other words, a plurality of first bus lines 22c 1 formed of a conductive layer 22c is formed.

ここで、これら第1のバスライン22c1の内方端部は、
上述したエリアEの外方端縁に沿つて配列されるよう規
制されている。そして、記憶素子22d2が実装される際に
は、これの接続端子と、第1のバランス22c1の内方端部
との間が、ボンデイングワイヤ22d3(第12図に示す。)
により直接に結線されるよう設定されている。また、こ
れら第1のバスライン22c1の外方端部は、第1の回路基
板16aの外端縁よりも所定距離だけ内方に引き込まれた
位置で終端しており、これら外方端部は、上述したフレ
キシブル基板22fの下端における所定の接続端子に夫々
接続されている。
Here, the inner ends of these first bus lines 22c 1 are:
It is regulated so as to be arranged along the outer edge of the area E described above. Then, when the memory element 22 d 2 are mounted, and this connection terminal, between the first inner end of the balance 22c 1 is bonding wire 22 d 3 (shown in FIG. 12.)
Is set to be directly connected. Further, the outer ends of the first bus line 22c 1 is terminated at the retracted position by inwardly a predetermined distance than the outer edge of the first circuit board 16a, these outer ends Are connected to predetermined connection terminals at the lower end of the flexible substrate 22f described above.

一方、これら第1のバスライン22c1間に夫々配設され
た状態で、第1の回路基板16の絶縁層22b上には、これ
ら第1のバスライン22c1を後述する外部処理装置として
のチューニング装置42に接続するための第2のバスライ
ン22c2が形成されている。
On the other hand, in a state of being respectively disposed between 1 The first bus line 22c, On the insulating layer 22b of the first circuit board 16, the bus line 22c 1 of the first as an external processing apparatus to be described later the second bus line 22c 2 for connection to the tuning device 42 is formed.

ここで、各第2のバスライン22c2の内方端部は、上述
したエリアEの内方に突出した状態で延出し、また、外
方端部は、対応する第1のバスライン22c1よりも外方に
位置するように延出し、上述した接続端子2iに接続され
た状態で終端している。これら接続端子22iは、第11B図
に示すように、開発段階においては、外部接続ケーブル
としての外部バスケーブル44の一端における接続線が夫
々接続されており、この外部バスケーブル44は、第3B図
及び第51図に示すように、側板18及び枠体20の後面に夫
々形成された透孔18c,22dを夫々介して外部に取り出さ
れており、これの他端がチユーニング装置42に接続され
ている。
Here, the inner end of each second bus line 22c 2 is extended so as to protrude inwardly of the above-mentioned area E, also, the outer end, a corresponding first bus line 22c 1 And is terminated outside while being connected to the connection terminal 2i described above. As shown in FIG. 11B, in the development stage, these connection terminals 22i are connected to connection lines at one end of an external bus cable 44 as an external connection cable, respectively. As shown in FIG. 51, the side plate 18 and the rear surface of the frame 20 are respectively taken out through the through holes 18c and 22d formed on the rear surface thereof, and the other end thereof is connected to the tuning device 42. I have.

また、上述したような開発段階においては、第1のバ
スライン22c1の内方端部は、これに対応する第2のバス
ライン22c2の内方端部に、ボンデイングワイヤ46を介し
て電気的に接続されている。このようにして、開発段階
においては、記憶素子22d2が実装されていないものの、
集積回路10は、チユーニング装置42内に内蔵されたRAM
または書き換え可能なROMに外部バスケーブル44及び第
2のバスライン22c2を介して電気的に接続されているの
で、これらRAMまたは書き換え可能なROMに予め記憶され
た種々のデータを用いて、集積回路10は、所定の制御動
作を実行することが出来るものである。
Further, in the development stage as described above, the first inner end portion of the bus line 22c 1 is the second inner end of the bus line 22c 2 corresponding thereto via the bonding wires 46 electrically Connected. In this way, at the development stage, although the storage element 22d 2 is not mounted,
The integrated circuit 10 includes a RAM built in the tuning device 42.
Or because the rewritable ROM via an external bus cable 44 and the second bus line 22c 2 are electrically connected, using various data stored in advance in these RAM or rewritable ROM, integrated The circuit 10 can execute a predetermined control operation.

そして、この一実施例においては、チユーニング装置
42をシミユレーシヨンモード設定し、RAMまたは書き換
え可能なROM内のデータに基づき制御手順をシミユレー
トした結果、データを変更する必要が生じた場合には、
データを変更するアドレスが判明した場合には、このチ
ユーニング装置42をチユーニングモードに切り換えた上
で、所定のアドレスにあるデータを任意に書き換えるこ
とになる。そして、この後、チユーニング装置42を再び
シミユレーションモードに切り換えて、この書き換えら
れたデータに基づいて、制御手順をシミユレートするこ
とが行なわれる。このよにして、開発段階における記憶
素子22d2に記憶させるべきデータの設定が行なわれるこ
とになる。
And in this embodiment, the tuning device
If 42 is set to the simulation mode and the control procedure is simulated based on the data in the RAM or rewritable ROM, and the data needs to be changed,
If the address at which the data is changed is found, the tuning device 42 is switched to the tuning mode, and the data at the predetermined address is arbitrarily rewritten. Thereafter, the tuning device 42 is switched to the simulation mode again, and the control procedure is simulated based on the rewritten data. In this Yo, so that the setting of the data to be stored in the storage element 22 d 2 in the development stage is carried out.

一方、このような開発段階が終了して、記憶素子22d3
内に記憶させておくデータが確定した場合には、このよ
うなデータを記憶素子22d2に別途書き込んだ状態におい
て、第1の回路基板16aに、第10A図及び第10B図に示す
ように実装することになる。この場合、上述したボンデ
イングワイヤ46も外部バスケーブル44も取り付けられて
いない状態において、ベアチツプとしての記憶素子22d2
は、直接に絶縁層22b上に実装(固着)される。そし
て、この実装された記憶素子22d2の所定の接続端子と第
1のバスライン22c1における対応する内方端部とが、上
述したボンデイングワイヤ22d3により互いに接続されよ
う設定されている。
On the other hand, when such a development stage is completed, the storage element 22d 3
If the data to be is stored within has been established, in a separate written state such data to the storage element 22 d 2, the first circuit board 16a, implemented as shown in FIG. 10A and the second 10B Figure Will do. In this case, in a state where neither the above-mentioned bonding wire 46 nor the external bus cable 44 is attached, the storage element 22d 2 as a bare chip is mounted.
Are directly mounted (fixed) on the insulating layer 22b. Then, the inner end portion corresponding in a predetermined connecting terminal and the first bus line 22c 1 of the implemented storage element 22 d 2 is set will be connected to each other by bonding wires 22 d 3 described above.

以上のようにこの一実施例の集積回路10は構成されて
いるので、開発段階においては、RAMまたは書き換え可
能なROMを実装せずに、第2のバスライン22c2及び外部
バスケーブル44を介して接続された外部処理装置として
のチユーニング装置42により、これらRAMまたは書き換
え可能なROMに記憶されたデータにもつづくCPU22d1にお
ける制御手順のシミユレータを実行したり、RAMまたは
書き換え可能なROMに記憶されたデータを書き換えるチ
ユーニング動作が実施されることになる。
Since above the integrated circuit 10 of this embodiment is constituted, in the development stage, without implementing RAM or rewritable ROM, via a second bus line 22c 2 and the external bus cable 44 the Chiyuningu device 42 as connected external processor Te, or perform Shimiyureta the control procedure in CPU22d 1 that follows in the data stored in these RAM or rewritable ROM, stored in RAM or rewritable ROM A tuning operation for rewriting the data is performed.

このようにして、この一実施例によれば、開発段階に
おける記憶素子22d2に記憶させるデータの書き換えが容
易に行なえると共に、この書き換えられたデータに基づ
いてCPU22d1を動作させた制御手順をシミユレートさせ
ることを容易に実施することが出来るで、開発段階にお
ける自由度が大幅に向上することとなる。
Thus, according to this embodiment, the can easily rewrite the data stored in the storage element 22 d 2 in the development stage, the control procedure to operate the CPU22d 1 on the basis of the rewritten data Simulation can be easily performed, and the degree of freedom in the development stage is greatly improved.

また、この一実施例においては、開発段階において用
いた第1及び第2のバスライン22c1,22c2の回路パター
ンを、そのままの形状を採用して製品としての集積回路
10を完成するように設定されている。この結果、回路パ
ターンをエツチング成形する費用が大幅に低減されると
共に、開発段階で実際に動作した回路パターンを、製品
に適用しているので、この製品が開発段階と同様に間違
え無く動作することになり、製品の安定動作が確保、換
言すれば、信頼性が担保されることになる。
Further, in this embodiment, the integrated circuit of the first and second circuit pattern of the bus lines 22c 1, 22c 2 used in the development stage, as a product employs a raw shape
10 is set to complete. As a result, the cost of etching and forming the circuit pattern is greatly reduced, and since the circuit pattern that actually operated in the development stage is applied to the product, this product operates without mistake as in the development stage. Thus, stable operation of the product is ensured, in other words, reliability is ensured.

更に、この一実施例においては、開発における効率が
向上し、完成度の高い電子制御ユニットが提供されるこ
とになり非常に有用である。
Further, in this embodiment, the efficiency of development is improved, and a highly complete electronic control unit is provided, which is very useful.

この発明は、上述した一実施例の構成に限定されるこ
となく、この発明の要旨を逸脱しない範囲で種々変形可
能であることは言うまでもない。
It is needless to say that the present invention is not limited to the configuration of the above-described embodiment, but can be variously modified without departing from the gist of the present invention.

例えば、上述した一実施例においては、混成集積回路
10として、エンジン制御ユニットとして機能するよう説
明したが、これに限定されることなく、例えば、自動車
速制御装置、4輪操舵における制御装置、自動変速制御
装置等の各々の機能部品として作動するように構成され
得るものである。
For example, in one embodiment described above, a hybrid integrated circuit
Although described as functioning as an engine control unit as 10, the invention is not limited to this, and may operate as respective functional components such as a vehicle speed control device, a control device in four-wheel steering, an automatic transmission control device, and the like. It can be configured as follows.

また、上述した一実施例においては、混成集積回路10
は、上下一対の回路基板16a,16bを備えるように説明し
たが、この発明はこのような構成に限定されることな
く、例えば、互いに平行になされた3枚の回路基板を有
するように構成しても良いことは言うまでもない。
Further, in one embodiment described above, the hybrid integrated circuit 10
Has been described as including a pair of upper and lower circuit boards 16a and 16b, but the present invention is not limited to such a configuration, and may be configured to have, for example, three circuit boards parallel to each other. Needless to say, this is acceptable.

更に、上述した一実施例においては、チユーニング装
置42によりシミユレーシヨン及びデータ書き換えされる
対象は、記憶素子22d2であると説明したが、これに限定
されることなく、CPU22d1としてのICチツプの制御プロ
グラムを同様に外部より処理する場合にも同様に適用す
ることが出来るものである。
Further, in one embodiment described above, the subject to be Shimiyureshiyon and data rewritten by Chiyuningu device 42 has been described as a storage element 22 d 2, without having to be limited to this, the control of the IC chip as CPU22d 1 The same applies to the case where the program is similarly processed from outside.

また、上述した一実施例においては、第2のバスライ
ン22c2は、チユーニング装置42により記憶素子22d2(ま
たはCPU22d1)をシミユレーシヨン及びデータ書き換え
する際に用いられるように説明したが、この発明は、こ
のような構成に限定されることなく、エミュレータによ
るエミユレーシヨン動作を実施する場合にも同様に適用
することが出来るものであるし、また、第12A図乃至第1
3B図に他の実施例として示すように、チユーニング装置
42によりモニタする場合にも適用することが出来るもの
である。
Further, in one embodiment described above, the second bus line 22c 2 has been described a memory element 22 d 2 (or CPU22d 1) by Chiyuningu device 42 to be used when Shimiyureshiyon and data rewriting, the present invention The present invention is not limited to such a configuration, and can be similarly applied to a case where emulation operation is performed by an emulator.
As shown in FIG. 3B as another embodiment, a tuning device
It can also be applied to the case of monitoring by 42.

以下に、この発明に係わる他の実施例の集積回路10の
構成を説明するが、以下の説明において上述した一実施
例と同一部分には同一符号を付して、その説明を省略す
る。
Hereinafter, the configuration of an integrated circuit 10 according to another embodiment of the present invention will be described. In the following description, the same portions as those of the above-described embodiment are denoted by the same reference numerals, and description thereof will be omitted.

この実施例においては、第12A図及び第13A図に示すよ
うに、第2のバスライン22c2は、第1のバスライン22c1
の中途部から分岐した状態で形成されており、開発段階
において、モニタされる対象としての記憶素子22d2は、
第12B図に示すように、絶縁層22b上に固着されると共
に、この記憶素子22d2の接続端子と第1のバスライン22
c1の内方端部とは、ボンデイングワイヤ22d3を介して互
いに連結されている。また、第2のバスライン22c2の外
方端部は、外部バスケーブル44を介してチユーニング装
置42に接続されている。
In this embodiment, as shown in FIG. 12A and FIG. 13A, the second bus line 22c 2, the first bus line 22c 1
Is formed in a state of branching from the middle part, in the development stage, the storage element 22d 2 as a monitored object,
As shown in FIG. 12B, while being fixed on the insulating layer 22b, connection terminals of the memory element 22 d 2 and the first bus line 22
The inner end of the c 1, are connected to each other via a bonding wire 22 d 3. Also, the outer end of the second bus line 22c 2 is connected to the Chiyuningu device 42 via the external bus cable 44.

このようにして、この実施例においては、開発段階に
おいて、記憶素子22d2に記憶されたデータをモニタする
必要が生じた場合には、第12A図及び第12B図に示すよう
に、第2のバスライン22c2及び外部バスケーブル44を介
して接続されたチユーニング装置42をモニタモードに設
定することにより、データをモニタすることが可能とな
る。
Thus, in this embodiment, in the development step, when the need to monitor the data stored in the storage element 22 d 2 occurs, as shown in FIG. 12A and FIG. 12B, the second by setting the Chiyuningu device 42 connected via a bus line 22c 2 and the external bus cable 44 to the monitor mode, it is possible to monitor the data.

一方、この集積回路10を製品として完成させる段階に
おいては、この外部バスケーブル44は取り付けられてい
ない状態で完成されることになる。
On the other hand, when the integrated circuit 10 is completed as a product, the external bus cable 44 is completed without being attached.

このように、他の実施例における集積回路10において
は、開発段階において、任意に記憶素子22d2内に記憶さ
れているデータを外部におけるるモニタ装置48を介して
モニタすることが出来ることになるので、開発段階にお
ける自由度が大幅に向上することになる。
Thus, in the integrated circuit 10 in another embodiment, in the development stage, so that the data stored in any in the storage element 22 d 2 can be monitored through the external Niokeruru monitoring device 48 Therefore, the degree of freedom in the development stage is greatly improved.

更に、上述した一実施例においては、回路素子として
のCPU22d1や記憶素子22d2は、ベアチツプとして絶縁層2
2b上に直接実装されるように説明したが、この発明は、
このような構成に限定されることなく、回路素子として
のCPU22d1や記憶素子22d2は、パッケージタイプのICか
ら構成され、所定のバスラインに半田付けにより取り外
し不能な状態で実装される場合にも、同様に適用するこ
とが出来るものである。
Further, in one embodiment described above, CPU22d 1 and memory element 22 d 2 as circuit elements, insulating layer 2 as Beachitsupu
Although described as being implemented directly on 2b, the present invention
Such a configuration is not limited to, CPU22d 1 and memory element 22 d 2 as a circuit element is constituted by package type IC, when implemented in non-removable state by soldering to a predetermined bus line Can be similarly applied.

[発明の効果] 以上詳述したように、この発明に係わる金属基板をを
有する集積回路は、金属基板上に絶縁層を介して所望形
状の導電層が形成され、互いに対向された一対の回路基
板と、これら回路基板を電気的に互いに接続する接続ケ
ーブルとを具備する集積回路において、一方の回路基板
の絶縁層上に取り外し不能に実装される電子部品と前記
接続ケーブルを接続するよう、この一方の回路基板上に
形成された第1の信号線群と、この第1の信号線群と切
り離し可能に前記一方の回路基板上に形成され、前記電
子部品を外部処理部に接続可能な第2の信号線群とを具
備することを特徴としている。
[Effects of the Invention] As described above in detail, an integrated circuit having a metal substrate according to the present invention includes a pair of circuits in which a conductive layer having a desired shape is formed on a metal substrate via an insulating layer, and is opposed to each other. In an integrated circuit including a board and a connection cable for electrically connecting these circuit boards to each other, the connection cable is connected to an electronic component that is irremovably mounted on an insulating layer of one of the circuit boards. A first signal line group formed on one circuit board; and a first signal line group formed on the one circuit board so as to be separable from the first signal line group and capable of connecting the electronic component to an external processing unit. And two signal line groups.

また、この発明に係わる金属基板を有する集積回路に
おいては、前記第1及び第2の信号線群が互いに接続さ
れた状態において、第2の信号線群は、外部信号ケーブ
ルを介して外部処理部に接続され、この外部処理部によ
りエミュレートまたはチューニングされる事を特徴とし
ている。
In the integrated circuit having a metal substrate according to the present invention, when the first and second signal line groups are connected to each other, the second signal line group is connected to an external processing unit via an external signal cable. And is emulated or tuned by this external processing unit.

また、この発明に係わる金属基板を有する集積回路に
おいては、前記第1及び第2の信号線群が互いに切り離
され、第2の信号機群は、外部処理部から切り離された
状態で、前記一方の回路基板上に、前記電子部品が実装
される事を特徴としている。
Further, in the integrated circuit having the metal substrate according to the present invention, the first and second signal line groups are separated from each other, and the second signal group is separated from the external processing unit by the one of the one signal line group. The electronic component is mounted on a circuit board.

更に、この発明に係わる金属基板を有する集積回路
は、金属基板上に絶縁層を介して所望形状の導電層が形
成され、互いに対向された一対の回路基板と、これら回
路基板を電気的に互いに接続する接続ケーブルとを具備
する集積回路において、一方の回路基板の絶縁層上に取
り外し不能に実装された電子部品と前記接続ケーブルを
接続するよう、この一方の回路基板上に形成された第1
の接続線群と、この第1の接続線群から電気的に接続さ
れた状態で分岐され、前記電子部品を外部モニタ部に接
続可能な第2の信号線群とを具備することを特徴として
いる。
Further, in the integrated circuit having a metal substrate according to the present invention, a conductive layer having a desired shape is formed on the metal substrate via an insulating layer, and a pair of circuit boards facing each other are electrically connected to each other. An integrated circuit including a connection cable to be connected; a first component formed on the one circuit board so as to connect the electronic component unremovably mounted on an insulating layer of the one circuit board to the connection cable;
And a second signal line group that is branched from the first connection line group while being electrically connected thereto and is capable of connecting the electronic component to an external monitor unit. I have.

また、この発明に係わる金属基板を有する集積回路に
おいて、前記第2の接続線群は、外部信号ケーブルを介
して前記外部モニタ部に接続され、この外部信号ケーブ
ルは、モニタ動作の終了後、取り外される事を特徴とし
ている。
Further, in the integrated circuit having the metal substrate according to the present invention, the second connection line group is connected to the external monitor unit via an external signal cable, and the external signal cable is removed after the monitor operation is completed. Is characterized by

従って、この発明によれば、集積回路の開発段階にお
いて、構成を分解しなくとも、外部からデータの書き換
え、制御プログラムの変更、記憶内容のモニタ等の作業
を出来るようにして、開発の自由度を大きくすることの
出来る金属基板を有する集積回路が提供される事にな
る。
Therefore, according to the present invention, at the development stage of an integrated circuit, it is possible to externally rewrite data, change a control program, monitor storage contents, and the like without disassembling the configuration, so that the degree of freedom of development can be improved. Thus, an integrated circuit having a metal substrate capable of increasing the size of the integrated circuit is provided.

【図面の簡単な説明】[Brief description of the drawings]

第1図はこの発明に係わる金属基板を有する集積回路の
一実施例を示す斜視図; 第2図は第1図に示す集積回路の構成を示す分解斜視
図; 第3A図は第1図におけるA−A線に沿つて切断して示す
断面図; 第3B図は第1図におけるB−B線に沿つて切断して示す
断面図; 第4A図は共通基板の構成を示す平面図; 第4B図は共通基板の構成を示す断面図; 第5図は雄型コネクタが取り付けられた集積回路の構成
を示す断面図; 第6図は雄型コネクタの構成を具体的に示す分解斜視
図; 第7図は雄型コネクタを組み立てられた状態で示す正面
図; 第8図は両接続ピン支持体が、開かれた状態の回路基板
に夫々固定された状態を示す上面図; 第9図は第1の回路基板上の回路素子の配設状態を概略
的に示す斜視図; 第10A図及び第10B図は第9図に示す第1の回路基板を、
開発段階における結線状態で夫々示す平面図及び側面
図; 第11A図及び第11B図は第9図に示す第1の回路基板を、
製品段階における結線状態で夫々示す平面図及び側面
図; 第12A図及び第12B図はこの発明に係わる集積回路の他の
実施例における第1の回路基板を、開発段階における結
線状態で夫々示す平面図及び側面図;そして、 第13A図及び第13B図は第12A図及び第12B図に示す第1の
回路基板を、製品段階における結線状態で夫々示す平面
図及び側面図である。 図中、10……混成集積回路、12……雄型コネクタ、14…
…雌型コネクタ、14a;14b……接続端子、16a……第1の
回路基板、16b……第2の回路基板、18……側板、18a;1
8b……段部、18c……透孔、20……枠体、20a……本体、
20b;20c……フランジ部、20d……透孔、22……共通基
板、22a……基板本体、22b……絶縁層、22c……導電
層、22c1,22c2……バスライン、22d……回路素子、22d
1……CPU、22d2……記憶素子、22d3……ボンデイングワ
イヤ、22e……開口部、22f……フレキシブル基板、22g;
22h;22i……接続端子、24a;24b……接続ピン、24a1;24
b1……水平部、24a2;24b2……垂直部、24a3;24b3……
折曲部、26……シールラバー、28……コネクタハウジン
グ、30a……上側の接続ピン支持体、30a1……起立片、3
0a2……突出片、30b……下側の接続ピン支持体、30b1
…起立片、30b2……突出片、32a;32b……凹所、34……
嵌合穴、36a;36b……フレーム部材、38……エポキシ系
樹脂、40a;40b……フランジ部、42……チユーニング装
置、44……外部バスケーブル、46……ボンデイングワイ
ヤである。
FIG. 1 is a perspective view showing an embodiment of an integrated circuit having a metal substrate according to the present invention; FIG. 2 is an exploded perspective view showing a configuration of the integrated circuit shown in FIG. 1; FIG. 3B is a cross-sectional view taken along line AA; FIG. 3B is a cross-sectional view taken along line BB in FIG. 1; FIG. 4A is a plan view showing a configuration of a common substrate; 4B is a cross-sectional view showing the configuration of the common board; FIG. 5 is a cross-sectional view showing the configuration of an integrated circuit to which the male connector is attached; FIG. 6 is an exploded perspective view specifically showing the configuration of the male connector; FIG. 7 is a front view showing the assembled state of the male connector; FIG. 8 is a top view showing both connection pin supports fixed to the circuit board in an opened state; FIG. 10A and FIG. 10B are perspective views schematically showing an arrangement state of circuit elements on a first circuit board; FIGS. The first circuit board,
FIG. 11A and FIG. 11B show the first circuit board shown in FIG.
12A and 12B are plan views showing a first circuit board in another embodiment of the integrated circuit according to the present invention in a connection state in a development stage, respectively. FIGS. 13A and 13B are a plan view and a side view, respectively, showing the first circuit board shown in FIGS. 12A and 12B in a connected state in a product stage. In the figure, 10 ... hybrid integrated circuit, 12 ... male connector, 14 ...
... female connector, 14a; 14b ... connection terminal, 16a ... first circuit board, 16b ... second circuit board, 18 ... side plate, 18a;
8b: Step, 18c: Through hole, 20: Frame, 20a: Body,
20b; 20c ...... flange portion, 20d ...... hole, 22 ...... common substrate, 22a ...... substrate main body, 22b ...... insulating layer, 22c ...... conductive layer, 22c 1, 22c 2 ...... bus lines, 22 d ... ... circuit elements, 22d
1 ... CPU, 22d 2 ... storage element, 22d 3 ... bonding wire, 22e ... opening, 22f ... flexible board, 22g;
22h; 22i ...... connecting terminals, 24a; 24b ...... connection pins, 24a 1; 24
b 1 … .horizontal part, 24a 2 ; 24b 2 …… vertical part, 24a 3 ; 24b 3 ……
Bent part, 26 Seal rubber, 28 Connector housing, 30a Upper connection pin support, 30a 1 Standing piece, 3
0a 2 ... projecting piece, 30b ... lower connection pin support, 30b 1 ...
… Standing piece, 30b 2 … Projecting piece, 32a; 32b …… Concave, 34 ……
Fitting holes, 36a; 36b: frame member, 38: epoxy resin, 40a; 40b: flange portion, 42: tuning device, 44: external bus cable, 46: bonding wire.

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】金属基板上に絶縁層を介して所望形状の導
電層が形成され、互いに対向された一対の回路基板と、 これら回路基板を電気的に互いに接続する接続ケーブル
とを具備する集積回路において、 一方の回路基板の絶縁層上に取り外し不能に実装される
電子部品と前記接続ケーブルを接続するよう、この一方
の回路基板上に形成された第1の信号線群と、 この第1の信号線群と切り離し可能に前記一方の回路基
板上に形成され、前記電子部品を外部処理部に接続可能
な第2の信号線群とを具備することを特徴とする金属基
板を有する集積回路。
An integrated circuit comprising: a pair of circuit boards in which a conductive layer of a desired shape is formed on a metal substrate via an insulating layer, and opposed to each other; and a connection cable for electrically connecting these circuit boards to each other. A first signal line group formed on one of the circuit boards so as to connect the connection cable to an electronic component which is irremovably mounted on an insulating layer of the one circuit board; A second signal line group formed on said one circuit board so as to be separable from said one signal line group and capable of connecting said electronic component to an external processing unit. .
【請求項2】前記第1及び第2の信号線群が互いに接続
された状態において、第2の信号線群は、外部信号ケー
ブルを介して外部処理部に接続され、この外部処理部に
よりエミユレートまたはチユーニングされる事を特徴と
する請求項第1項に記載の金属基板を有する集積回路。
2. In a state where the first and second signal line groups are connected to each other, the second signal line group is connected to an external processing unit via an external signal cable, and the external processing unit emulates the second signal line group. An integrated circuit having the metal substrate according to claim 1, wherein the integrated circuit is subjected to tuning.
【請求項3】前記第1及び第2の信号線群が互いに切り
離され、第2の信号線群は、外部処理部から切り離され
た状態で、前記一方の回路基板上に、前記電子部品が実
装される事を特徴とする請求項第1項に記載の金属基板
を有する集積回路。
3. The electronic component is mounted on the one circuit board in a state where the first and second signal line groups are separated from each other, and the second signal line group is separated from an external processing unit. An integrated circuit having the metal substrate according to claim 1, wherein the integrated circuit is mounted.
【請求項4】金属基板上に絶縁層を介して所望形状の導
電層が形成され、互いに対向された一対の回路基板と、 これら回路基板を電気的に互いに接続する接続ケーブル
とを具備する集積回路において、 一方の回路基板の絶縁層上に取り外し不能に実装された
電子部品と前記接続ケーブルを接続するよう、この一方
の回路基板上に形成された第1の信号線群と、 この第1の信号線群から電気的に接続された状態で分岐
され、前記電子部品を外部モニタ部に接続可能な第2の
信号線群とを具備することを特徴とする金属基板を有す
る集積回路。
4. An integrated circuit comprising: a pair of circuit boards in which a conductive layer of a desired shape is formed on a metal substrate via an insulating layer, and opposed to each other; and a connection cable for electrically connecting these circuit boards to each other. In the circuit, a first signal line group formed on one circuit board so as to connect the connection cable to an electronic component irremovably mounted on an insulating layer of the one circuit board; A second signal line group that is branched while being electrically connected to the signal line group of (a), and is capable of connecting the electronic component to an external monitor unit.
【請求項5】前記第2の信号線群は、外部信号ケーブル
を介して前記外部モニタ部に接続され、この外部信号ケ
ーブルは、モニタ動作の終了後、取り外される事を特徴
とする請求項第4項に記載の金属基板を有する集積回
路。
5. The second signal line group is connected to the external monitor unit via an external signal cable, and the external signal cable is detached after a monitor operation is completed. An integrated circuit having the metal substrate according to claim 4.
JP12671589A 1989-05-22 1989-05-22 Integrated circuit with metal substrate Expired - Fee Related JP2702223B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12671589A JP2702223B2 (en) 1989-05-22 1989-05-22 Integrated circuit with metal substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12671589A JP2702223B2 (en) 1989-05-22 1989-05-22 Integrated circuit with metal substrate

Publications (2)

Publication Number Publication Date
JPH02306683A JPH02306683A (en) 1990-12-20
JP2702223B2 true JP2702223B2 (en) 1998-01-21

Family

ID=14942074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12671589A Expired - Fee Related JP2702223B2 (en) 1989-05-22 1989-05-22 Integrated circuit with metal substrate

Country Status (1)

Country Link
JP (1) JP2702223B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4905343B2 (en) * 2007-12-19 2012-03-28 船井電機株式会社 Electronics

Also Published As

Publication number Publication date
JPH02306683A (en) 1990-12-20

Similar Documents

Publication Publication Date Title
US5274570A (en) Integrated circuit having metal substrate
US5070258A (en) Integrated circuit having metal substrate used to provide electrical indication of operation mode of circuits
JP2690533B2 (en) Connector structure of hybrid integrated circuit
JPH02170597A (en) On-vehicle control unit structure
US4139726A (en) Packaged microcircuit and method for assembly thereof
JP2702225B2 (en) Integrated circuit with metal substrate
JP2702223B2 (en) Integrated circuit with metal substrate
US6420781B1 (en) Method for producing emulation circuit configuration, and configuration with two integrated circuits
JP2702224B2 (en) Integrated circuit with metal substrate
JP2005516417A (en) Mount for programmable electronic processing equipment
JPH02170598A (en) On-vehicle control unit structure
JPH03104151A (en) Integrated circuit provided with metal board
JPH0334450A (en) Integrated circuit having metallic board
JPH0334492A (en) Integrated circuit with metal board
JP2721378B2 (en) Connector structure of hybrid integrated circuit
JPH0334490A (en) Integrated circuit with metal board
JP2904280B2 (en) Connector structure of integrated circuit having metal substrate
JP2746965B2 (en) Connector structure of integrated circuit having metal substrate
JPH03104296A (en) Integrated circuit with metallic substrate
JPH02199898A (en) Automotive control unit structure
JP2760831B2 (en) Connector structure of integrated circuit having metal substrate
JPH11330712A (en) Electronic circuit package
JPH02119076A (en) Integrated circuit having metal substrate
JPH02170381A (en) Integrated circuit with metal base board
JP2621960B2 (en) Mounting device for integrated circuit having metal substrate

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees