JPH0334450A - Integrated circuit having metallic board - Google Patents

Integrated circuit having metallic board

Info

Publication number
JPH0334450A
JPH0334450A JP1167115A JP16711589A JPH0334450A JP H0334450 A JPH0334450 A JP H0334450A JP 1167115 A JP1167115 A JP 1167115A JP 16711589 A JP16711589 A JP 16711589A JP H0334450 A JPH0334450 A JP H0334450A
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit
package
socket
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1167115A
Other languages
Japanese (ja)
Inventor
Yuichi Ito
裕一 伊藤
Tomomi Izumi
知示 和泉
Nagahisa Fujita
永久 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mazda Motor Corp
Original Assignee
Mazda Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mazda Motor Corp filed Critical Mazda Motor Corp
Priority to JP1167115A priority Critical patent/JPH0334450A/en
Publication of JPH0334450A publication Critical patent/JPH0334450A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/144Stacked arrangements of planar printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components

Landscapes

  • Combinations Of Printed Boards (AREA)

Abstract

PURPOSE:To rewrite data, change a control program and monitor storage contents from outside to increase freedom in development by a method wherein a circuit board formed on a conductive layer of a desired shape via an insulation layer, an electronic part packaged on the insulation layer are provided on a metallic board while a means for installing a circuit device having rewritable memory contents nonvolatile is provided on the outer face of an integrated circuit. CONSTITUTION:On an insulation layer 22b of a circuit board 16a, an IC chip 22d2 into which data required by a CPU22d1 for executing a control sequence is written is packaged and it is set to be connected to a specific group in a bus line. In a stage of development an IC package 42 as a memory device having rewritable memory contents nonvolatile mounted on a socket 44 instead of the memory device 22d2 is connected to the specific group in the bus line. If data is to be changed as the result of testing in the stage of development, an IC package 42 is removed from the socket 44 and the IC package with data rewritten is installed again. Therefore operation in the stage of function estimation is easy with freedom.

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、金属基板上に絶縁層を介して所望形状の導
電層が形成された回路基板と、前記絶縁層上に実装され
た電子部品と具備する集積回路に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a circuit board in which a conductive layer of a desired shape is formed on a metal substrate via an insulating layer, and an electronic component mounted on the insulating layer. The present invention relates to an integrated circuit comprising:

を従来の技術】 従来より、絶縁層を介して導電層が夫々貼着され、各導
電層に回路素子が固定され、両導電層を接続基板を介し
て互いに接続した上で、両導電層を互いに対向した状態
で備えた所の一対の金属基板を有する集積回路として、
特公昭46−13234号公報に示される技術が知られ
ている。この従来技術に開示された集積回路の製造方〆
去においては、アルミニウム基板の少なくとも−主面を
陽極酸化して該基板表面に酸化アルミニウム薄層を形成
する工程と、該酸化アルミニウム薄層上に抵抗体物質及
び良導電体物質を選択的に付着形成して複数個の回路素
子を構成する工程と。
Conventionally, conductive layers are adhered to each other through an insulating layer, a circuit element is fixed to each conductive layer, and both conductive layers are connected to each other via a connecting substrate, and then both conductive layers are bonded together via an insulating layer. As an integrated circuit having a pair of metal substrates facing each other,
A technique disclosed in Japanese Patent Publication No. 46-13234 is known. The method for manufacturing an integrated circuit disclosed in this prior art includes the steps of anodizing at least the main surface of an aluminum substrate to form a thin aluminum oxide layer on the surface of the substrate, and forming a thin layer of aluminum oxide on the thin aluminum oxide layer. selectively depositing a resistor material and a good conductor material to form a plurality of circuit elements;

良導電体を選択的に付着して形成したリード部上にトラ
ンジスタ・ペレットを固着する工程と、少なくとも前記
回路素子の全てを絶縁性樹脂で封止する工程を有するこ
とを特徴としている。
The method is characterized by the steps of fixing a transistor pellet on a lead portion formed by selectively attaching a good conductor, and sealing at least all of the circuit elements with an insulating resin.

このようにして形成された集積回路においては、金属基
板上に絶縁層を介して所望形状の導電層が形成された回
路基板において、この絶縁層上に少なくとも1つの電子
部品としての記憶素子が所謂ベアチップとして取り外し
不能に取り付けられているものである。
In the integrated circuit formed in this manner, a conductive layer having a desired shape is formed on a metal substrate via an insulating layer, and at least one memory element as an electronic component is disposed on the insulating layer. It is non-removably attached as a bare chip.

[発明が解決しようとする課題] 以上のように形成される集積回路は、その小型・低コス
トの観点から、車載用として採用することが考えられる
。しかしながら、このような金属基板を有する集積回路
を実際に車載用として用いる場合には、開発段階におい
て、種々の試験を行ない、必要に応じて、この記憶素子
に記憶されたデータを書き換えたり、制御プログラムの
変更を行なわなければならないことになる。
[Problems to be Solved by the Invention] The integrated circuit formed as described above may be adopted for use in vehicles from the viewpoint of its small size and low cost. However, when an integrated circuit with such a metal substrate is actually used in a vehicle, various tests are conducted during the development stage, and as necessary, the data stored in the memory element may be rewritten or controlled. This will require changes to the program.

しかしながら、この記憶素子は、上述したように、ベア
チップとして、回路に直接取り付けられるものであり、
−旦取り付けられると取り外し作業が不可能であるため
、データの書き換え、制御プログラムの変更、記憶内容
のモニタ等の作業が困難であり、開発における自由度が
大幅に制限される問題点が指摘されている。
However, as mentioned above, this memory element is directly attached to the circuit as a bare chip,
- Once installed, it is impossible to remove it, making it difficult to rewrite data, change control programs, monitor memory contents, etc., and it has been pointed out that the degree of freedom in development is greatly restricted. ing.

この発明は上述した課題に鑑みてなされたもので、この
発明の目的は、集積回路の開発段階において、外部にお
いてデータの書き換え、制御プログラムの変更、記憶内
容のモニタ等の作業を出来るようにして、開発の自由度
を大きくすることの出来る金属基板を有する集積回路を
提供する事である。
This invention was made in view of the above-mentioned problems, and the purpose of this invention is to enable operations such as rewriting data, changing control programs, and monitoring stored contents externally during the development stage of integrated circuits. An object of the present invention is to provide an integrated circuit having a metal substrate that can increase the degree of freedom in development.

[課題を解決するための手段] 上述した課題を解決し、目的を達成するため、この発明
に係わる金属基板を有する集積回路は、金属基板上に絶
縁層を介して所望形状の導電層が形成された回路基板と
、前記絶縁層上に実装された電子部品と、この集積回路
の外面を規定する部分に、書き換え可能な記憶内容を不
揮発に有する回路素子が取り付けられる取付手段とを具
備する事を特徴としている。
[Means for Solving the Problems] In order to solve the above-mentioned problems and achieve the objects, an integrated circuit having a metal substrate according to the present invention includes a conductive layer having a desired shape formed on the metal substrate via an insulating layer. an electronic component mounted on the insulating layer; and a mounting means for mounting a circuit element having rewritable memory contents in a non-volatile manner to a portion defining the outer surface of the integrated circuit. It is characterized by

また、この発明に係わる金属基板を有する集積回路にお
いて、前記取付手段は、パッケージタイプに構成された
回路素子が着脱自在に取り付けられるソケットを備えて
いる事を特徴としている。
Further, in the integrated circuit having a metal substrate according to the present invention, the mounting means includes a socket to which a package-type circuit element is detachably mounted.

また、この発明に係わる金属基板を有する集積回路にお
いて、前記ソケットは、前記金属基板の外面に絶縁され
た状態で取着されている事を特徴としている。
Further, in the integrated circuit having a metal substrate according to the present invention, the socket is attached to the outer surface of the metal substrate in an insulated state.

[作用] 以上のように構成される金属基板を有する集積回路にお
いては、開発の段階におけるデータの書き換え、制御プ
ログラムの変更等の作業に関しては、書き換え可能な記
憶内容を不揮発に有する電子部品を、集積回路の外面を
規定する部分に取り付けられた取付手段を介して、取り
付けているので、この電子部品を取付手段から取り外し
、外部処理装置に装着することにより、この電子部品に
対するデータの書き換え、制御プログラムの変更等の作
業が外部において独立した状態で出来ることとなる。こ
のようにして、集積回路の開発の上での自由度を増すよ
うしている。
[Function] In an integrated circuit having a metal substrate configured as described above, electronic components having non-volatile rewritable memory contents are used for tasks such as rewriting data and changing control programs during the development stage. Since the electronic component is attached via the attachment means attached to the part that defines the outer surface of the integrated circuit, data on this electronic component can be rewritten and controlled by removing it from the attachment means and attaching it to an external processing device. Work such as changing programs can be done externally and independently. In this way, the degree of freedom in the development of integrated circuits is increased.

[実施例] 以下に、この発明に係わる金属基板を有する集積回路の
一実施例を、ケース状の混成集積回路に適用した場合に
つき、添付図面の第1図乃至第1O図を参蕉して、詳細
に説明する。
[Example] Below, an example of an integrated circuit having a metal substrate according to the present invention is applied to a case-shaped hybrid integrated circuit, with reference to FIGS. 1 to 1O of the attached drawings. , will be explained in detail.

第1図には、この一実施例の混成集積回路10が示され
ている。この混成集積回路10は、独立した車載用機能
部品としての制御ユニットとして構成されているもので
あり、具体的には、例えば、エンジン制御ユニットとし
ての機能を独立して有する混成集積回路として構成され
ている。
FIG. 1 shows a hybrid integrated circuit 10 of this embodiment. This hybrid integrated circuit 10 is configured as a control unit as an independent in-vehicle functional component, and specifically, for example, is configured as a hybrid integrated circuit that independently functions as an engine control unit. ing.

この濯成集積回路lOは、図示するように、内部を閉塞
された箱型のケースとして形成されており、一端(後方
端)には、接続機器としての雄型コネクタ12が一体的
に取り付けられている。この雄型コネクタ12に関して
は後に詳述するが、通常使用されている形式の雌型コネ
クタ14が接続されるよう構成されている。
As shown in the figure, this integrated circuit IO is formed as a box-shaped case with a closed interior, and a male connector 12 as a connecting device is integrally attached to one end (rear end). ing. The male connector 12 will be described in detail later, but is configured to be connected to a commonly used female connector 14.

ここで、この混成集積回路lOは、第2図乃至第3B図
に示すように、上下に離間された一対の第1及び第2の
回路基板16a、16bと、第1及び第2の回路基板1
6a、16bを所定間隔だけ離間すると共に、側面を閉
塞するための側板18と、これら第1及び第2の回路基
板16a。
Here, as shown in FIGS. 2 to 3B, this hybrid integrated circuit IO includes a pair of first and second circuit boards 16a and 16b that are vertically spaced apart, and a first and second circuit board. 1
6a and 16b at a predetermined interval and a side plate 18 for closing the side surfaces, and these first and second circuit boards 16a.

16bと側板18とを一体的に固定する枠体20とから
構成されている。
16b and a frame 20 that integrally fixes the side plate 18.

具体的には、第1及び第2の回路基板16a。Specifically, the first and second circuit boards 16a.

16bには、エンジン制御ユニットとしての機能を発揮
するに必要なCPUとして機能するICチップ、記憶素
子として機能するICチップ、抵抗体、コンデンサ等の
回路素子が取り付けられている。詳細には、上方に位置
する第1の回路基板16aには、所謂ロジック用の回路
素子が接続され、下方に位置する第2の回路基板16b
には、所謂パワー用の回路素子が接続されるよう設定さ
れている。尚、上述したICチップは、この一実施例に
おいては、後述するように、ベアチップとして、絶縁層
22b上に直接実装(固着)されるよう設定されている
Circuit elements such as an IC chip that functions as a CPU, an IC chip that functions as a memory element, a resistor, and a capacitor, which are necessary to perform the functions of the engine control unit, are attached to the 16b. Specifically, a so-called logic circuit element is connected to the first circuit board 16a located above, and the second circuit board 16b located below
A so-called power circuit element is connected to the . In this embodiment, the above-mentioned IC chip is set to be directly mounted (fixed) on the insulating layer 22b as a bare chip, as will be described later.

ここで、第1及び第2の回路基板16a。Here, the first and second circuit boards 16a.

16bは、第4A図に示すように、1枚の共通基板22
を2枚に分割することにより形成されるよう設定されて
いる。即ち、この共通基板22は、第4B図に示すよう
に、導電性材料、例えばアルミニウムから形成された基
板本体22aと、この基板本体22a上に前面に渡って
貼着された絶縁層22bと、この絶縁層22b上に、所
定の回路パターンで形成され、回路網を規定する導電層
22cと、この導電層22c上に固着され、電気的に接
続された回路素子22dとから形成されている。
16b is one common substrate 22 as shown in FIG. 4A.
It is set to be formed by dividing into two pieces. That is, as shown in FIG. 4B, the common substrate 22 includes a substrate body 22a made of a conductive material such as aluminum, an insulating layer 22b adhered to the front surface of the substrate body 22a, and On this insulating layer 22b, a conductive layer 22c is formed in a predetermined circuit pattern and defines a circuit network, and a circuit element 22d is fixed and electrically connected on this conductive layer 22c.

この共通基板22には、第4A図に示すように、その中
央部に、上下方向に沿って延出する開口部22eが予め
形成されている。ここで、開口部22eを境として左右
画部分の回路網は、この開口部22eを渡って設けられ
たフレキシブル基板22fを介して、互いに接続されて
いる。そして、この開口部22eの上下両端を含む上下
両端縁(符合X及びYで示す領域)を切り取ることによ
り、上述した一対の回路基板16a、16bがフレキシ
ブル基板22fを介して互いに接続された状態で形成さ
れるよう設定されている。
As shown in FIG. 4A, this common substrate 22 has an opening 22e formed in the center thereof in advance and extending vertically. Here, the circuit networks in the left and right portions are connected to each other via a flexible substrate 22f provided across the opening 22e. By cutting out both upper and lower edges (areas indicated by symbols X and Y) of the opening 22e, the above-mentioned pair of circuit boards 16a and 16b are connected to each other via the flexible board 22f. is set to form.

尚、共通基板22において両方の回路基板16a、16
bの互いの外方端部に相当する部分の上面、即ち、上下
に離間して対向した状態で、ケースの一端を規定する端
部の互いに対向する内面には、複数の接続端子22g、
22hが、端縁に沿って横−列状に形成されている。ま
た、これら接続端子22g、22hには、後述する雄型
コネクタ12の接続ビン24a、24bが、外方に向け
て突出するように夫々固着されると共に、電気的に接続
されている。
Note that both circuit boards 16a and 16 on the common board 22
A plurality of connection terminals 22g, 22g, and
22h are formed in rows along the edge. Furthermore, connection pins 24a and 24b of the male connector 12, which will be described later, are fixed to these connection terminals 22g and 22h, respectively, so as to protrude outward, and are electrically connected.

また、上述した側板18は、第2図に示すように、−側
が開放された上面コの字状に形成されており、この開放
された側部がケースの一端となるよう設定されている。
Further, as shown in FIG. 2, the above-mentioned side plate 18 is formed in a U-shape on the upper surface with the minus side open, and this open side is set to become one end of the case.

この側板18の上下両端面における内側縁には、対応す
る回路基板16a。
Corresponding circuit boards 16a are provided on the inner edges of both upper and lower end surfaces of the side plate 18.

+6bの3方の縁部を受けるための段部18a。A stepped portion 18a for receiving the three edges of +6b.

18bが夫々形成されている。18b are formed respectively.

ここで、各回路基板16a、16bは、第3A図に示す
ように、対応する段部18a、18bに、シールラバー
26を介して嵌入されている。
Here, each circuit board 16a, 16b is fitted into a corresponding step portion 18a, 18b via a seal rubber 26, as shown in FIG. 3A.

このシールラバー26を介設することにより、これらの
間から、ケース内に塵埃が侵入することが防止されてい
る。
By interposing this seal rubber 26, dust is prevented from entering the case from between these rubbers.

一方、上述した枠体20は、第2図に示すように、絶縁
部材としての合成樹脂から形成され、側板18により閉
塞される側面を上下から挟持するようにして取り囲むよ
うに構成されている。即ち、この枠体20は、側板18
と対向する本体20aと、この本体20aの上下両端か
ら、所定距離(具体的には、上下各回路基板16a。
On the other hand, as shown in FIG. 2, the above-described frame body 20 is made of synthetic resin as an insulating member, and is configured to sandwich and surround the side surface closed by the side plate 18 from above and below. That is, this frame 20 has side plates 18
and a predetermined distance from both upper and lower ends of the main body 20a (specifically, the upper and lower circuit boards 16a).

16bの開放されていない3方の縁部を夫々挟持するに
充分な距離)だけ内方に延出したフランジ部20b、2
0cとから一体に形成されている。
The flange portions 20b, 2 extend inward by a distance sufficient to sandwich the three unopened edges of the flange portion 16b, respectively.
It is integrally formed with 0c.

この枠体20は、第3B図に示すように、側板l8の上
下両段部18a、18bに夫々嵌入された上下第1及び
第2の回路基板16a、16bを、上下から挟持するこ
とにより、ケースが一体的に構成されるよう形成されて
いる。尚、図示するように、第1及び第2の回路基板1
6a。
As shown in FIG. 3B, this frame body 20 is constructed by sandwiching the upper and lower first and second circuit boards 16a and 16b, which are respectively fitted into the upper and lower steps 18a and 18b of the side plate l8, from above and below. The case is formed integrally. In addition, as shown in the figure, the first and second circuit boards 1
6a.

16bの回路素子22dを互いに接続するフレキシブル
基板22fは、側板18の他端部分よりも内方に位置す
るよう設定されている。
The flexible substrate 22f that connects the circuit elements 22d of the side plate 16b to each other is set to be located inward from the other end portion of the side plate 18.

このように枠体20が形成されているので、間に側板1
8を介在した状態で、第1及び第2の基板回路16a、
16bは、上下に所定距離離間しつつ、組み立てられた
状態を維持されることになる。
Since the frame body 20 is formed in this way, the side plate 1
8, the first and second substrate circuits 16a,
16b will be maintained in an assembled state while being separated vertically by a predetermined distance.

即ち、この一実施例においては、層成集積回路lOは、
ケース状に形成されると共に、このケースの上下両面を
、回路基板16a、16bから直接に規定されることに
なる。この結果、第1及び第2の回路基板16a、16
bを、別途用意したケース内に収納する場合と比較して
、小型・軽量化が達成されることになる。
That is, in this embodiment, the layered integrated circuit lO is
It is formed in a case shape, and both upper and lower surfaces of the case are directly defined by the circuit boards 16a and 16b. As a result, the first and second circuit boards 16a, 16
This results in a reduction in size and weight compared to the case where the device b is housed in a separately prepared case.

一方、第1図から明かなように、第1の回路基板16a
の上面、詳細には、第1の回路基板16aの外面を規定
する基板本体22a上には、外部から書き換え可能な記
憶内容を不揮発に有する記憶素子として機能するパッケ
ージタイプのIC42を着脱自在に取り付けるためのソ
ケット44が装着されている。ここで、このソケット4
4の装着位置は、集積回路10の内部において記憶素子
として機能するICチップがベアチップとして絶縁層2
2b上に直接実装される位置に対応するように設定され
ている。
On the other hand, as is clear from FIG. 1, the first circuit board 16a
A package-type IC 42 that functions as a memory element having non-volatile memory contents that can be rewritten from the outside is detachably attached to the upper surface, specifically, on the substrate body 22a that defines the outer surface of the first circuit board 16a. A socket 44 for the purpose is attached. Here, this socket 4
At the mounting position 4, the IC chip functioning as a memory element inside the integrated circuit 10 is mounted on the insulating layer 2 as a bare chip.
It is set to correspond to the position where it is directly mounted on 2b.

次に、このように構成されたケース状の混成集積回路I
Oを、車両の被制御部分と接続するための、接続機器の
構成を、第5図乃至第8図を参照して説明する。
Next, the case-shaped hybrid integrated circuit I configured in this way is
The configuration of a connecting device for connecting the O to a controlled part of the vehicle will be explained with reference to FIGS. 5 to 8.

この接続機器は、ケース状の混成集積回路10の一端開
口部に、所謂肉付は状態で取り付けられた雄型コネクタ
12と、この雄型コネクタ12に着脱自在に接続される
雌型コネクタ14とから構成されている。この雄型コネ
クタ12は、第5図に示すように、前後両面が貫通され
た状態で開放された箱形筺体から形成されたコネクタハ
ウジング28と、上側の接続ビン24aが横一列状に配
設された状態で取り付けられた上側の接続ビン支持体3
0aと、下側の接続ビン24bが横一列状に配設された
状態で取り付けられた下側の接続ビン支持体30bとか
ら、所謂3ピース状に構成されている。
This connecting device includes a male connector 12 that is attached in a so-called fleshed state to an opening at one end of a case-shaped hybrid integrated circuit 10, and a female connector 14 that is detachably connected to the male connector 12. It consists of As shown in FIG. 5, this male connector 12 includes a connector housing 28 formed of a box-shaped housing with both front and rear surfaces opened and penetrated, and an upper connecting pin 24a arranged in a horizontal line. Upper connecting bin support 3 installed with
0a and a lower connecting bin support 30b to which the lower connecting bins 24b are attached in a horizontally aligned manner, making up a so-called three-piece configuration.

ここで、上側の接続ビン支持体30aと下側の接続ビン
支持体30bとは、上下方向中央部を坂いにして上下対
称に形成されており、上側の接続ビン支持体30aは、
略り字状に、起立片30a1と、この起立片30a+の
下端から外方に突出する突出片30a2とから一体に形
成されている。一方、下型の接続ビン支持体30bは、
略逆り字状に、起立片30blと、この起立片30b1
の上端かた外方に突出する突出片30b、とから一体に
形成されている。
Here, the upper connecting bottle support 30a and the lower connecting bottle support 30b are vertically symmetrical with a sloped central portion in the vertical direction, and the upper connecting bottle support 30a is
It is integrally formed in an abbreviated form from an upright piece 30a1 and a protruding piece 30a2 that projects outward from the lower end of this upright piece 30a+. On the other hand, the lower connecting bin support 30b is
The upright piece 30bl and this upright piece 30b1 are arranged in a substantially inverted shape.
It is integrally formed with a protruding piece 30b that protrudes outward from the upper end thereof.

そして、上側の接続ビン24aは、突出片30a2を水
平に貫通して前後に突出する水平部24a、と、この水
平部24a1の内方端から起立片30a1の内面に沿っ
て垂直に立ち上がる垂直部24a2と、この垂直部24
a2の上端から内方に折れ[II]つた折曲部24a、
とから一体に形成されている。この折曲部24a3が、
上述した上側の第1の回路基板16aに形成された接続
端子22gにハンダ付けにより接続される接続部として
規定されている。また、外方に突出する水平部24a1
の部分が、雌型コネクタ14に挿通・接続される接続部
として規定されている。
The upper connecting bin 24a includes a horizontal portion 24a that horizontally penetrates the protrusion piece 30a2 and protrudes back and forth, and a vertical portion that rises vertically from the inner end of the horizontal portion 24a1 along the inner surface of the upright piece 30a1. 24a2 and this vertical part 24
Bend part 24a bent inward from the upper end of a2 [II]
It is integrally formed from. This bent portion 24a3 is
It is defined as a connection portion that is connected by soldering to the connection terminal 22g formed on the above-mentioned upper first circuit board 16a. In addition, the horizontal portion 24a1 protrudes outward.
This portion is defined as a connection portion that is inserted and connected to the female connector 14.

また、下側の接続ビン24bは、突出片30b2を水平
に貫通して前後に突出する水平部24 b + と、こ
の水平部24b1の内方端から起立片30b、の内面に
沿って垂直に立ち下がる垂直部24b2と、この垂直部
24b2の下端から内方に折れ曲った折曲部24b、と
から一体に形成されている。この折曲部24b、が、上
述した下側の第2の回路基板16bに形成された接続端
子22hにハンダ付けにより接続される接続部として規
定されている。また、外方に突出する水平部24b1の
部分が、雌型コネクタ14に挿通・接続される接続部と
して規定されている。
Further, the lower connecting bin 24b has a horizontal portion 24b + that horizontally penetrates the protruding piece 30b2 and protrudes back and forth, and a vertical portion vertically extends along the inner surface of the piece 30b that stands up from the inner end of the horizontal portion 24b1. It is integrally formed from a falling vertical portion 24b2 and a bent portion 24b bent inward from the lower end of this vertical portion 24b2. This bent portion 24b is defined as a connection portion that is connected by soldering to the connection terminal 22h formed on the lower second circuit board 16b described above. Further, a portion of the horizontal portion 24b1 that protrudes outward is defined as a connecting portion that is inserted and connected to the female connector 14.

尚、両接続ビン支持体30a、30bは、互いに上下に
接合された状態で、ケース状の混成集積回路10の一端
開口部内に丁度嵌入される大きさに設定されている。換
言すれば、上下に接合された状態で、両起立片30a、
、30b、とに渡る範囲(外周)が、丁度、混成集積回
路10の一端開口部の内周を規定するよう設定されてい
る。
The connecting bin supports 30a and 30b are set to a size that allows them to be fitted into an opening at one end of the case-like hybrid integrated circuit 10 while being joined vertically to each other. In other words, both the upright pieces 30a,
, 30b, and is set to exactly define the inner periphery of the opening at one end of the hybrid integrated circuit 10.

ここで、両接続ビン支持体30a、30bの上下両端縁
の中央部には、第6図に示すように、夫々凹所32a、
32bが形成されている。これら凹所32a、32bは
、雄型コネクタ12が混成集積回路10に一体的に組み
込まれた状態で、後述するように、注入されるエポキシ
樹脂の注入孔として規定されてC)る。
Here, as shown in FIG. 6, a recess 32a, a recess 32a, a
32b is formed. These recesses 32a, 32b are defined as injection holes for epoxy resin to be injected when the male connector 12 is integrated into the hybrid integrated circuit 10, as will be described later.

また、上述した上下両接続ビン24a、24bは、上下
対称形状、即ち、同一形状に形成され、且つ、上下両接
続ビン支持体30a、30bも上下対称形状の同一形状
に形成されている。このように、夫//接続ビン24a
、24bが取り付けられた接続ビン支持体30a、30
bは、同一形状であるため、部品の共通化が図られ、コ
ストの低廉化を達成することが出来るものである。
Further, the above-mentioned upper and lower connecting bins 24a and 24b are formed in a vertically symmetrical shape, that is, the same shape, and the upper and lower connecting bin supports 30a and 30b are also formed in a vertically symmetrical and identical shape. In this way, the husband//connection bin 24a
, 24b attached to the connecting bin supports 30a, 30
Since the parts b have the same shape, parts can be made common, and costs can be reduced.

一方、上述したコネクタハウジング28は、内部に前後
方向に沿って貫通した状態で形成された直合穴34が形
成されている。この嵌合穴34は、第7図に示すよ、う
に、上下両接続ビン支持体30a、30bが接合された
状態において、互いに重ね合わされた同突出片30aa
 、30bxが丁度嵌入されるに充分な大きさに設定さ
れている。
On the other hand, the above-mentioned connector housing 28 has an orthogonal hole 34 formed therein so as to pass through the connector housing 28 in the front-rear direction. As shown in FIG. 7, this fitting hole 34 has the same protruding pieces 30aa and 30a that are overlapped with each other when both the upper and lower connecting bottle supports 30a and 30b are joined.
, 30bx are set to a size large enough to fit them.

また、コネクタハウジング28の両側部には、取り付は
用フランジ部40a、40bが一体的に形成されている
。これらフランジ部40a。
Furthermore, mounting flanges 40a and 40b are integrally formed on both sides of the connector housing 28. These flange portions 40a.

40bは、この雛型コネクタ12が混成集積回路10に
取り付け・固定されれた状態において、図示しない車両
の車体に固定するために設けられている。このようにし
て、混成集積回路10を取り付けるためのフランジ部を
混成集積回路10自体に設ける必要が無いので、この混
成集積回路IOの構成を簡単化することが出来るもので
ある。
40b is provided for fixing the model connector 12 to the body of a vehicle (not shown) in a state where it is attached and fixed to the hybrid integrated circuit 10. In this way, it is not necessary to provide a flange portion on the hybrid integrated circuit 10 itself for attaching the hybrid integrated circuit 10, so that the configuration of the hybrid integrated circuit IO can be simplified.

尚、この一実施例においては、これら接続ビン24a、
24bの上下離間距離β及び左右の配設ピッチルは、従
来より用いられているビン配列の仕様に基づいて規定さ
れている。この結果、この雄型コネクタ12に接続され
る雌型コネクタ14ば、従来より通常使用されているタ
イプが採用され得ることになり、経清性が向上する。
In this embodiment, these connection bins 24a,
The vertical separation distance β and the left and right arrangement pitches of the bins 24b are defined based on the specifications of the conventionally used bin arrangement. As a result, the female connector 14 connected to the male connector 12 can be of a conventionally used type, and the permeability is improved.

また、雄型コネクタとして、従来より用いられているタ
イプは重く、大型であるので、これを採用することなく
、この小型・軽量化されたケース状の混成集積回路10
に対応して、専用の雄型コネクタ12を形成している。
In addition, since conventionally used male connectors are heavy and large, this compact and lightweight case-shaped hybrid integrated circuit 10
A dedicated male connector 12 is formed correspondingly.

従って、この一実施例によれば、上述した混成集積回路
lOの小型・軽量化を損なうことが確実に防止されるこ
とになる。
Therefore, according to this embodiment, it is possible to reliably prevent the reduction in size and weight of the hybrid integrated circuit IO described above from being impaired.

次に、第8図を参照して、第5図に組み付は終了後の状
態を示す雄型コネクタ12の組み付は動作と共に、混成
集積回路10の組み立て動作を説明する。
Next, referring to FIG. 8, the assembly operation of the hybrid integrated circuit 10 will be explained together with the assembly operation of the male connector 12, which is shown in FIG. 5 after the assembly is completed.

先ず、第4A図及び第4B図を参照して上述したように
、所定の回路素子22dが取り付けられた状態の共通基
板22から上下両端縁X、Yを切り取ることにより、第
1及び第2の回路基板16a、16bが同一平面上で開
かれた状態で形成されることになる。このような開かれ
た状態の第1及び第2の回路基板16a、l 6bに。
First, as described above with reference to FIGS. 4A and 4B, the first and second The circuit boards 16a and 16b are formed on the same plane in an open state. The first and second circuit boards 16a, 16b are in such an open state.

第5図に示すように、対応する接続ビン支持体30a、
30bが接着剤を介して夫々固着される。
As shown in FIG. 5, a corresponding connecting bin support 30a,
30b are fixed to each other via an adhesive.

ここで、上述したように、これら接続ビン支14体30
 a、 30 bには、対応する接続ビン24a、24
bが既に取り付けられている。このようにして、これら
接続ビン24a、24bは、第1及び第2の回路基板1
6a、16bが開かれた状態において、対応する接続端
子22g。
Here, as mentioned above, these connection bin supports 14 bodies 30
a, 30b have corresponding connection bins 24a, 24
b is already attached. In this way, these connection bins 24a, 24b connect the first and second circuit boards 1
6a, 16b are open, the corresponding connection terminal 22g.

22hに夫々ハンダ付けされることになる。特に、この
ハンダ付は作業は、接続端子22g。
22h respectively. In particular, this soldering process requires a 22g connection terminal.

22hの数が多いため、細かい作業が要求されるもので
あるが、この一実施例においては、このように、第1及
び第2の回路基板16a、16bが夫々同一平面上にお
いて開かれているので、その作業は確実に実行され、作
業性が向上すると共に、その組立性が良好に維持される
ものである。
Since the number of circuit boards 22h is large, detailed work is required, but in this embodiment, the first and second circuit boards 16a and 16b are opened on the same plane. Therefore, the work can be carried out reliably, the workability is improved, and the assemblability is maintained well.

この後、第1の回路基板16aをそのままの位置に保持
した状態で、第1の回路基板16aを持ち上げて、下方
に位置する第1の回路基板16aの上方で、これに平行
となるように移動する。そして、第8図に示すように、
両方の接続ビン支持体30a、30bを互いに上下に接
合させる。
After that, while holding the first circuit board 16a in the same position, lift the first circuit board 16a so that it is above and parallel to the first circuit board 16a located below. Moving. Then, as shown in Figure 8,
Both connecting bin supports 30a, 30b are joined one above the other.

ここで、このように両接続ビン支持体30a。Here, in this way both connecting bin supports 30a.

30bが上下に接合された時点で、第1及び第2の回路
基板16a、16bは互いに平行に設定されることにな
る。
When the upper and lower circuit boards 30b are joined together, the first and second circuit boards 16a and 16b are set parallel to each other.

一方、このような接合動作に先立ち、下方に位置する第
1の回路基板16bの前方部分及び後方部分上には、第
5図に示すように、第1及び第2の回路基板16a、1
6bの間隔を所定の値に一定に保つと」(に、混成集積
回路10の強度を担保しつつ、内部空間を外部から遮蔽
するためのフレーム部材36a、36bが起立した状態
で取り付けられる。ここで、一方のフレーム部材36a
は、フレキシブル基板22fよりも僅かに内方に位置す
るように、また、他方のフレーム部材36bは、接続端
子22g、22hよりも僅かに内方に位置するよう、夫
々の配設位置を設定されている。
On the other hand, prior to such a joining operation, the first and second circuit boards 16a, 1 are placed on the front and rear parts of the first circuit board 16b located below, as shown in FIG.
6b is maintained constant at a predetermined value, the frame members 36a and 36b are installed in an upright state for shielding the internal space from the outside while ensuring the strength of the hybrid integrated circuit 10. And one frame member 36a
are located slightly inward from the flexible substrate 22f, and the other frame member 36b is located slightly inward from the connection terminals 22g and 22h. ing.

そして、この接合した状態を維持したままで、これらを
コネクタハウジング28の嵌合穴34に嵌入させ、この
嵌入した状態において、雄型コネクタ12は混成集積回
路10に一体的に取り付けられることになる。この後、
上述したように、混成集積回路lOに側板18を取り付
け、枠体20を嵌め込む。このようにして、第1図に示
すような混成集積回路10が雄型コネクタ12を一体に
備えた状態で形成されることになる。
Then, while maintaining this joined state, they are fitted into the fitting hole 34 of the connector housing 28, and in this fitted state, the male connector 12 is integrally attached to the hybrid integrated circuit 10. . After this,
As described above, the side plate 18 is attached to the hybrid integrated circuit IO, and the frame 20 is fitted. In this way, a hybrid integrated circuit 10 as shown in FIG. 1 is formed which integrally includes the male connector 12.

このような組み立て動作が終了した後において、この組
み付けられた雄型コネクタ12を層成集積回路10に確
実に接着すると共に、混成集積回路lOの内部を完全に
遮蔽しつつ、各接続ビン24a、24bと対応する接続
端子22g。
After completing such an assembly operation, the assembled male connector 12 is reliably bonded to the layered integrated circuit 10, and the inside of the hybrid integrated circuit 10 is completely shielded, while each connection bin 24a, 24b and a corresponding connection terminal 22g.

22hとのハンダ付は部を確実に固定するために、雄型
コネクタ12とフレーム部材36bとの間に、エポキシ
系樹脂38が、上述した凹所32a、32bを夫々介し
て注入され、両者の間は、このエポキシ系樹脂38によ
り満杯状態となされる。
22h, in order to securely fix the parts, epoxy resin 38 is injected between the male connector 12 and the frame member 36b through the above-mentioned recesses 32a and 32b, respectively. The epoxy resin 38 fills the space between the two.

また、フレキシブル基板22fを保護すると共に、混成
集積回路lOの内部を遮蔽するために、フレーム部材3
6aより前方部分は、枠体20が装着される前の段階で
、同様なエポキシ系樹脂38により埋め尽されるよう設
定されている。
Further, in order to protect the flexible substrate 22f and to shield the inside of the hybrid integrated circuit IO, the frame member 3
The area in front of 6a is set to be completely filled with a similar epoxy resin 38 before the frame body 20 is attached.

一方、上述した所の、上方に位置する第1の回路基板1
6aにおける、種々の電子部品の実装状態は、第9図に
示すように設定されている。
On the other hand, the above-mentioned first circuit board 1 located above
The mounting states of various electronic components in 6a are set as shown in FIG.

詳細には、先ず、第9図に示すように、第1の回路基板
16aにおける絶縁層22b上には、所定のパターンで
、回路網、換言すれば、導電層22cから現定される複
数のパスラインが形成されている。そして、この第1の
回路基111ii 16 aの絶縁層22b上には、エ
ンジン制御ユニットとしての機能を発揮するに必要なC
PUとして機能するtCパッケージ(例えば、モトロー
ラ社製のMC6801)と同等の機能を有するICチッ
プ22d1が、ベアチップとして実装され、ボンディン
グワイヤを介して、上述したパスラインの所定群に接続
されている。尚、このICチップ22d1には、図示し
ていないが、所定の制1JIIプログラムが内蔵された
ROMが接続されている。
In detail, first, as shown in FIG. 9, on the insulating layer 22b of the first circuit board 16a, a plurality of circuit networks, in other words, formed from the conductive layer 22c are formed in a predetermined pattern. A pass line is formed. Then, on the insulating layer 22b of this first circuit board 111ii 16a, there is a C.
An IC chip 22d1 having the same function as a tC package (for example, MC6801 manufactured by Motorola) functioning as a PU is mounted as a bare chip, and is connected to a predetermined group of the above-mentioned pass lines via bonding wires. Although not shown, a ROM containing a predetermined 1JII program is connected to this IC chip 22d1.

また、この第1の回路基板leaの絶縁層22b上には
、製品として完成させる段階においては、このCPU2
2d、が制御手順を実行する上で必要となる種々のデー
タが書き込まれるICパッケージ(例えば、NEC製の
μPD2764)と同等の機能を有するICチップ22
d2が、ベアチップとして実装され、パスラインの中の
所定群に接続されるよう設定されているが、開発段階に
おいては、この記憶素子22d2は実装されておらず、
この記憶素子22d2の替りに、上述したソケット44
に装着された所の、書き換え可能な記憶内容を不揮発に
有する記憶素子としてのICパッケージ42が上述した
パスラインの中の所定群に接続されている。
Moreover, on the insulating layer 22b of this first circuit board lea, there is a
2d is an IC chip 22 having the same function as an IC package (for example, μPD2764 manufactured by NEC) into which various data necessary for executing control procedures are written.
d2 is mounted as a bare chip and is set to be connected to a predetermined group in the path line, but at the development stage, this memory element 22d2 is not mounted.
Instead of this memory element 22d2, the above-mentioned socket 44
An IC package 42, which serves as a storage element having non-volatile rewritable storage contents, is connected to a predetermined group of the above-mentioned pass lines.

詳細には、第10図に示すように、第1の回路基板16
aには、ソケット44の接続ビン44aが夫々挿通され
る透孔16cが形成されており、これら透孔16cは周
囲を含めて絶縁されている。そして、これら透孔16c
を介してケース状の集積回路10の内部に突出した接続
ピン44aの先端部は、ボンディングワイヤ46を介し
て、または、直接に半田付けされた状態で、製品段階に
おいてペアチップとして実装される記憶素子22d2に
接続されるポンディングパッド48に夫々接続されるよ
うに設定されている。
Specifically, as shown in FIG.
A is formed with through holes 16c through which the connection pins 44a of the socket 44 are inserted, and these through holes 16c are insulated including their surroundings. And these through holes 16c
The tip of the connecting pin 44a protrudes into the case-shaped integrated circuit 10 through the bonding wire 46 or is directly soldered to the memory element mounted as a pair chip at the product stage. 22d2, respectively.

尚、この記憶素子22d2内には、所定のマツプや、デ
フォルト値や、閾値を規定する定数等が設定・記憶され
ている。また、この第1の回路基板16 a上には、そ
の他に、パワートランジスタ、ゲート回路素子、電圧レ
ギュレータ、コンデンサ、抵抗、ダイオード等の種々の
回路素子が実装されている。
Note that a predetermined map, default values, constants defining threshold values, etc. are set and stored in the memory element 22d2. In addition, various other circuit elements such as a power transistor, a gate circuit element, a voltage regulator, a capacitor, a resistor, a diode, etc. are mounted on the first circuit board 16a.

そして、この一実施例では、開発段階においてICパッ
ケージ42がソケット44を介して、この集積回路10
に接続されており、製品段階として記憶素子22d2が
ペアチップとして実装されていると同一の構成が達成さ
れている。この結果、このように構成された混成集積回
路10を開発段階においてテストした結果、データを変
更する必要が生じた場合には、このICパッケージ42
をソケット44から取り外し、図示しないデータ書き換
え装置に装着して、ここで、所定のデータを1き換える
ことになる。そして、このようにデータを書き換えられ
たICパッケージ42は、再びソケット44に取り付け
られ、混成集積回路lOとしての機能を果たすことが出
来る状態が達成されることになる。
In this embodiment, the IC package 42 is connected to the integrated circuit 10 via the socket 44 during the development stage.
The same configuration is achieved when the memory element 22d2 is mounted as a pair chip at the product stage. As a result, if it is necessary to change the data as a result of testing the hybrid integrated circuit 10 configured in this way during the development stage, this IC package 42
is removed from the socket 44 and attached to a data rewriting device (not shown), where predetermined data is rewritten. Then, the IC package 42 whose data has been rewritten in this way is attached to the socket 44 again, and a state in which it can function as a hybrid integrated circuit 1O is achieved.

このようにして、この一実施例においては、開発段階に
おいて最も問題となる所の、製品段階における記憶素子
22d2に記憶させるべきデータの設定が、この記憶素
子22d2の機能を代行するICパッケージ42を集積
回路lOに対して外付けとしたので、機能評価段階での
作業が容易に、且つ、大きな自由度を有して行なわれる
ことになる。
In this way, in this embodiment, the setting of data to be stored in the memory element 22d2 at the product stage, which is the most problematic at the development stage, is achieved by setting the IC package 42 which acts on behalf of the function of the memory element 22d2. Since it is attached externally to the integrated circuit 1O, work at the function evaluation stage can be performed easily and with a large degree of freedom.

方、このような開発段階が終了して、記憶素子22d3
内に記憶させておくデータが確定した場合には、このよ
うなデータを記憶素子22d2に別途書き込んだ状態に
おいて、第1の回路基板16aの絶縁層22b上の所定
部位に、実装することになる。
On the other hand, after this development stage is completed, the memory element 22d3
When the data to be stored in the memory element 22d2 is determined, such data is separately written in the memory element 22d2 and then mounted on a predetermined location on the insulating layer 22b of the first circuit board 16a. .

以上のようにこの一実施例の集積回路10は構成されて
いるので、開発段階においては、RAMまたは書き換え
可能なROMを実装せずに、ソケット44を介して、記
憶素子22d2を代行するICパッケージ42を外付は
状態で、集積回路10に接続するようにしているので、
このICパッケージ42に記憶されたデータを書き換え
る場合には、このICパッケージ42を取り外して。
Since the integrated circuit 10 of this embodiment is configured as described above, at the development stage, an IC package that acts as the memory element 22d2 is installed via the socket 44 without mounting a RAM or a rewritable ROM. 42 is externally connected to the integrated circuit 10, so
When rewriting the data stored in this IC package 42, remove this IC package 42.

データ書き換え装置に装着することにより、集積回路1
0を分解することなく、容易に書き換えることが出来る
ことになる。
By attaching it to the data rewriting device, the integrated circuit 1
This means that 0 can be easily rewritten without being decomposed.

このようにして、この一実施例によれば、開発段階にお
ける記憶素子22d2に記憶させるデータの書き換えが
容易に行なえると共に、この書き換えられたデータに基
づいてCPU22d、を動作させた制御手順を、この集
積回路10自身を用いて実際に実施することが出来るの
で、開発段階における自由度が大幅に向上することとな
る。
In this way, according to this embodiment, it is possible to easily rewrite the data stored in the storage element 22d2 at the development stage, and to control the control procedure for operating the CPU 22d based on the rewritten data. Since this can be actually carried out using the integrated circuit 10 itself, the degree of freedom in the development stage is greatly improved.

この発明は、上述した一実施例の構成に限定されること
なく、この発明の要旨を逸脱しない範囲で種々変形可能
であることは言うまでもない。
It goes without saying that this invention is not limited to the configuration of the one embodiment described above, and can be modified in various ways without departing from the gist of the invention.

例えば、上述した一実施例においては、混成集積回路1
0として、エンジン制i卸ユニットとして機能するよう
説明したが、これに限定されることなく、例えば、自動
車速制御装置、4輪操舵における制御装置、自動変速制
御装置等の各々の機能部品として作動するように構成さ
れ得るものである。
For example, in one embodiment described above, the hybrid integrated circuit 1
0, it has been explained that it functions as an engine control unit, but it is not limited to this, and for example, it can operate as a functional component of a vehicle speed control device, a control device for four-wheel steering, an automatic transmission control device, etc. It can be configured to do so.

また、上述した一実施例においては、混成集積回路10
は、上下一対の回路基板16a、16bを備えるように
説明したが、この発明はこのような構成に限定されるこ
となく、例えば、互いに平行になされた3枚の回路基板
を有するように構成しても良いことは言うまでもない。
Furthermore, in the embodiment described above, the hybrid integrated circuit 10
has been described as having a pair of upper and lower circuit boards 16a and 16b, but the present invention is not limited to this configuration, and may be configured to have three circuit boards arranged parallel to each other, for example. Needless to say, it's a good thing.

更に、上述した一実施例においては、ソケット44に装
着されるICパッケージとして、記憶素子22d、に相
当するように説明したが、これに限定されることなく、
CPU22d、に相当するICパッケージが装着される
ようにしても良い。
Further, in the above-described embodiment, the IC package mounted on the socket 44 is described as corresponding to the memory element 22d, but the IC package is not limited to this.
An IC package corresponding to the CPU 22d may be attached.

この結果、ICチップの制御プログラムを同様に外部よ
り処理する場合にも同様に適用することが出来るもので
ある。
As a result, the present invention can be similarly applied to the case where the control program for the IC chip is processed from the outside.

また、上述した一実施例においては、回路素子としての
CPU22d、や記憶素子22d2は、ベアチップとし
て絶縁H22b上に直接実装されるように説明したが、
この発明は、このような構成に限定されることなく、回
路素子としてのCPU22c1.や記憶素子22d2は
、パッケージタイプのICから構成され、所定のパスラ
インに半田付けにより取り外し不能な状態で実装される
場合にも、同様に適用することが出来るものである。
Furthermore, in the embodiment described above, the CPU 22d and the memory element 22d2 as circuit elements were described as being mounted directly on the insulation H22b as a bare chip.
The present invention is not limited to such a configuration, and the CPU 22c1. The present invention can be similarly applied to a case where the memory element 22d2 is formed of a package type IC and is non-removably mounted on a predetermined pass line by soldering.

また、上述した一実施例においては、ソケット44を上
側の第1の回路基板16a上に取着するように説明した
が、この発明は、このような構成に限定されることなく
、第11図乃至第13図に他の実施例として示すように
、混成集積回路10の側面に取着するように構成しても
良い。以下に、他の実施例について、詳細に説明する。
Further, in the embodiment described above, the socket 44 was described as being attached on the upper first circuit board 16a, but the present invention is not limited to such a configuration, and the socket 44 shown in FIG. As shown in other embodiments shown in FIGS. 13 to 13, it may be configured to be attached to the side surface of the hybrid integrated circuit 10. Other embodiments will be described in detail below.

尚、以下の説明において、上述した一実施例と同一部分
には、同一符合を付して、その説明を省略する。
In the following description, the same parts as in the above-described embodiment are given the same reference numerals, and the description thereof will be omitted.

第11図に示すように、混成集積回路10の後部側面を
構成する枠体20の部分には全面に7度って開口50が
形成されており、この開口部分には、これを閉塞すべく
全域に渡ってROMソケット52が配設されており、こ
のROMソケット52は側板18の後面に取り付けられ
ている。このROMソケット52は、上述した記憶素子
として機能するICパッケージ42が差し込まれた状態
で取り付けられている。尚、このROMソケット52の
外表面は、開口50よりも所定距離だけ、詳細には、少
なくともICパッケージ42の厚みよりも長い距離だけ
内方に入り込むように設定されている。
As shown in FIG. 11, an opening 50 is formed seven times over the entire surface of the frame 20 that constitutes the rear side surface of the hybrid integrated circuit 10. A ROM socket 52 is provided over the entire area, and this ROM socket 52 is attached to the rear surface of the side plate 18. This ROM socket 52 is attached with the IC package 42 functioning as the above-mentioned storage element inserted therein. The outer surface of the ROM socket 52 is set to extend inward from the opening 50 by a predetermined distance, more specifically, by at least a distance longer than the thickness of the IC package 42.

一方、第12図に示すように、上下両回路基板16a、
16bのケースの他端を規定する部分には、内方に入り
込んだ位置には、フレキシブル基板22fにより連結さ
れるフレキシブル接続端子22 i、22jが夫々形成
され、また、端部には、ROMソケット52の取り付け
に伴ない、これの接続ビン52aが摺接され、電気的に
接続されるROM接続端子22に、22gが夫々形成さ
れている。
On the other hand, as shown in FIG. 12, both upper and lower circuit boards 16a,
In the part that defines the other end of the case of 16b, flexible connection terminals 22i and 22j are formed inwardly and connected by a flexible board 22f, and a ROM socket is provided at the end. 22g are respectively formed on the ROM connection terminals 22 to which the connection pins 52a of the ROM connection pins 52a are slidably connected and electrically connected.

そして、第13図に示すように、混成集積回路10が構
成された状態で、ROMソケット52が取り付けられる
ことにより、このROMソケット52の接続ピン52a
は、上下両回路基板16a、16bの夫々のROM接続
端子22k。
As shown in FIG. 13, when the ROM socket 52 is attached with the hybrid integrated circuit 10 configured, the connection pin 52a of the ROM socket 52 is attached.
are ROM connection terminals 22k of the upper and lower circuit boards 16a and 16b, respectively.

22I2に電気的に接続されることになる。この結果、
このROMソケット52に記憶素子として機能するIC
パッケージ42を取り付けることにより、このICパッ
ケージ42は、上下両回路基板16a、16bと電気的
に接続されることになる。尚、このROMソケット52
は、上述した一実施例と同様に、ICパッケー°ジ42
を取り外し自在に取り付けているものであり、このIC
パッケージ42は、必要に応じて、ROMパッケージ5
2、即ち、混成集積回路10から取り外され得ることと
なる。
22I2. As a result,
This ROM socket 52 has an IC that functions as a storage element.
By attaching the package 42, the IC package 42 is electrically connected to both the upper and lower circuit boards 16a and 16b. Furthermore, this ROM socket 52
As in the above-mentioned embodiment, the IC package 42
This IC is removably attached.
The package 42 may include the ROM package 5 as required.
2, that is, it can be removed from the hybrid integrated circuit 10.

このように、第11図乃至第13図に示すように他の実
施例を構成することにより、上述した実施例と同様な効
果を奏することが出来るようになると共に、このように
着脱可能なICパッケージ42は、ROMソケット52
に取り付けられた状態で、おおむね、ケースの内方に隠
れることとなり1例えば、この混成集積回路10を持ち
運びする際に、このICパッケージ42が他に触れて、
脱落する虞は無くなる特有の効果を奏することが出来る
ものである。
In this way, by configuring other embodiments as shown in FIGS. 11 to 13, it becomes possible to achieve the same effects as the above-mentioned embodiments, and also to provide a removable IC. The package 42 has a ROM socket 52
When the hybrid integrated circuit 10 is attached to the IC package, it is generally hidden inside the case.
It has the unique effect of eliminating the risk of falling off.

[発明の効果] 以上詳述したように、この発明に係わる金属基板を有す
る集積回路は、金属基板上に絶縁層を介して所望形状の
導電層が形成された回路基板と、前記絶縁層上に実装さ
れた電子部品と、この集積回路の外面を規定する部分に
、書き換え可能な記憶内容を不揮発に有する回路素子が
取り付けられる取付手段とを具備する事を特徴としてい
る。
[Effects of the Invention] As detailed above, the integrated circuit having a metal substrate according to the present invention includes a circuit board in which a conductive layer of a desired shape is formed on the metal substrate via an insulating layer, and The integrated circuit is characterized by having an electronic component mounted on the integrated circuit, and a mounting means for mounting a circuit element having non-volatile rewritable memory contents to a portion defining the outer surface of the integrated circuit.

また、この発明に係わる金属基板を有する集積回路にお
いて、前記取付手段は、パッケージタイプに構成された
回路素子が着脱自在に取り付けられるソケットを備えて
いる事を特徴としている。
Further, in the integrated circuit having a metal substrate according to the present invention, the mounting means includes a socket to which a package-type circuit element is detachably mounted.

また、この発明に係わる金属基板を有する集積回路にお
いて、前記ソケットは、前記金属基板の外面に絶縁され
た状態で取着されている事を特徴としている。
Further, in the integrated circuit having a metal substrate according to the present invention, the socket is attached to the outer surface of the metal substrate in an insulated state.

従って、この発明によれば、集積回路の開発段階におい
て、外部においてデータの書き換え、制御プログラムの
変更、記憶内容のモニタ等の作業を出来るようにして、
開発の自由度を大きくすることの出来る金属基板を有す
る集積回路が提供される事になる。
Therefore, according to the present invention, during the development stage of an integrated circuit, it is possible to perform operations such as rewriting data, changing control programs, and monitoring stored contents externally.
An integrated circuit having a metal substrate that can increase the degree of freedom in development will be provided.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明に係わる金属基板を有する集積回路の
一実施例を示す斜視図; 第2図は第1図に示す集積回路の構成を示す分解斜視図
; 第3A図は第1図におけるA−A線に沿って切断して示
す断面図: 第3B図は第1図におけるB−B線に沿って切断して示
す断面図; 第4A図は共通基板の構成を示す平面図;第4B図は共
通基板の構成を示す断面図:第5図は雄型コネクタが取
り付けられた集積回路の構成を示す断面図; 第6図は雄型コネクタの構成を具体的に示す分解斜視図
: 第7図は雄型コネクタを組み立てられた状態で示す正面
図: 第8図は両接続ビン支持体が、開かれた状態の回路基板
に夫々固定された状態を示す上面図;第9図は第1の回
路基板上の回路素子の配設状態を概略的に示す斜視図: 第10図は第9図に示す第1の回路基板に取り付けられ
たソケットの接続状態を示す断面図:第11図はこの一
実施例の他の実施例を示す斜視図; 第12図は第11図に示す混成集積回路を構成する上下
両回路基板を開いた状態で示す斜視図;そして。 第13図は第11図に示す混成集積回路の後部を切断し
た状態で示す縦断面図である。 図中、10・・・混成集積回路、12・・・雄型コネク
タ、14・−雌型コネクタ、14a;14b・・・接続
端子、16a・・・第1の回路基板、16b・・・第2
の回路基板、16c・・・透孔、18・・・側板、18
a:18b・・・段部、18c・・・透孔、20・・・
枠体、20a・・・本体、20b ; 20c・・・フ
ランジ部、22・・・共通基板、22a・・・基板本体
、22b・・・絶縁層、22c・・・導電層、22d・
・・回路素子、22d、・CPU、22da”・記憶素
子、22e・・・開口部、22f・・・フレキシブル基
板、22g;22h・・・接続端子、22i;22j・
・・フレキシブル接続端子、22に、22β・・・RO
M接続端子、24a;24b・・・接続ビン、24a+
  ; 24b+・・・水平部、24az ;24b*
・・・垂直部、24aa  ; 24tz ”’折曲部
、26−・・シールラバー、28・・・コネクタハウジ
ング、30a・・・上側の接続ビン支持体、30a1・
・・起立片、30az・・・突出片、30b・・・下側
の接続ビン支持体、30 b + ’−’起立片、30
 b 、 ・・・突出片、32a:32b・・・凹所、
34・・・嵌合穴、36a;36b・・・フレーム部材
、38・・・エポキシ系樹脂、40a:40b・・・フ
ランジ部、42・・・ICパッケージ、44・・・ソケ
ット、44a・・・接続ビン、46・・・ボンディング
ワイヤ、48・・・ポンディングパッド、50・・・開
口、52・・・ROMソケット、52a・・・接続ビン
である。
FIG. 1 is a perspective view showing an embodiment of an integrated circuit having a metal substrate according to the present invention; FIG. 2 is an exploded perspective view showing the structure of the integrated circuit shown in FIG. 1; FIG. 3B is a sectional view taken along line AA in FIG. 1; FIG. 4A is a plan view showing the configuration of the common substrate; Figure 4B is a sectional view showing the configuration of the common board; Figure 5 is a sectional view showing the configuration of the integrated circuit to which the male connector is attached; Figure 6 is an exploded perspective view specifically showing the configuration of the male connector: Figure 7 is a front view of the male connector in its assembled state; Figure 8 is a top view of both connection bin supports secured to the circuit board in the open position; Figure 9 is a top view of the male connector in its assembled state; A perspective view schematically showing the arrangement of circuit elements on the first circuit board: Fig. 10 is a cross-sectional view showing the connection state of the socket attached to the first circuit board shown in Fig. 9: Fig. 11 The figure is a perspective view showing another embodiment of this embodiment; FIG. 12 is a perspective view showing both the upper and lower circuit boards that constitute the hybrid integrated circuit shown in FIG. 11 in an open state; FIG. 13 is a longitudinal cross-sectional view showing the hybrid integrated circuit shown in FIG. 11 with the rear section cut away. In the figure, 10: hybrid integrated circuit, 12: male connector, 14: female connector, 14a; 14b: connecting terminal, 16a: first circuit board, 16b: first circuit board. 2
circuit board, 16c... through hole, 18... side plate, 18
a: 18b...Stepped portion, 18c...Through hole, 20...
Frame body, 20a... Main body, 20b; 20c... Flange portion, 22... Common board, 22a... Board main body, 22b... Insulating layer, 22c... Conductive layer, 22d...
...Circuit element, 22d, CPU, 22da'', memory element, 22e, opening, 22f, flexible substrate, 22g; 22h, connection terminal, 22i; 22j.
...Flexible connection terminal, 22, 22β...RO
M connection terminal, 24a; 24b... connection bin, 24a+
;24b+...Horizontal part, 24az;24b*
...Vertical part, 24aa; 24tz'' Bent part, 26-...Seal rubber, 28...Connector housing, 30a...Upper connection bin support, 30a1.
...Upright piece, 30az...Protruding piece, 30b...Lower connection bin support, 30 b + '-' Upright piece, 30
b, ... protrusion piece, 32a:32b ... recess,
34... Fitting hole, 36a; 36b... Frame member, 38... Epoxy resin, 40a:40b... Flange portion, 42... IC package, 44... Socket, 44a... - Connection bin, 46... Bonding wire, 48... Bonding pad, 50... Opening, 52... ROM socket, 52a... Connection bin.

Claims (3)

【特許請求の範囲】[Claims] (1)金属基板上に絶縁層を介して所望形状の導電層が
形成された回路基板と、 前記絶縁層上に実装された電子部品と、 この集積回路の外面を規定する部分に、書き換え可能な
記憶内容を不揮発に有する回路素子が取り付けられる取
付手段とを具備する事を特徴とする金属基板を有する集
積回路。
(1) A circuit board in which a conductive layer of a desired shape is formed on a metal substrate via an insulating layer, an electronic component mounted on the insulating layer, and a portion that defines the outer surface of this integrated circuit can be rewritten. 1. An integrated circuit having a metal substrate, the integrated circuit comprising a mounting means to which a circuit element having non-volatile memory contents is mounted.
(2)前記取付手段は、パッケージタイプに構成された
回路素子が着脱自在に取り付けられるソケットを備えて
いる事を特徴とする請求項第1項に記載の金属基板を有
する集積回路。
(2) The integrated circuit having a metal substrate according to claim 1, wherein the mounting means includes a socket to which a package-type circuit element is detachably mounted.
(3)前記ソケットは、前記金属基板の外面に絶縁され
た状態で取着されている事を特徴とする請求項第2項に
記載の金属基板を有する集積回路。
(3) The integrated circuit having a metal substrate according to claim 2, wherein the socket is attached to the outer surface of the metal substrate in an insulated manner.
JP1167115A 1989-06-30 1989-06-30 Integrated circuit having metallic board Pending JPH0334450A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1167115A JPH0334450A (en) 1989-06-30 1989-06-30 Integrated circuit having metallic board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1167115A JPH0334450A (en) 1989-06-30 1989-06-30 Integrated circuit having metallic board

Publications (1)

Publication Number Publication Date
JPH0334450A true JPH0334450A (en) 1991-02-14

Family

ID=15843717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1167115A Pending JPH0334450A (en) 1989-06-30 1989-06-30 Integrated circuit having metallic board

Country Status (1)

Country Link
JP (1) JPH0334450A (en)

Similar Documents

Publication Publication Date Title
JPH0394461A (en) Integrated circuit provided with metal substrate
US5274570A (en) Integrated circuit having metal substrate
JP2690533B2 (en) Connector structure of hybrid integrated circuit
JPH02170597A (en) On-vehicle control unit structure
DE102014223653B4 (en) Electrical circuit and method of making an electrical circuit for a vehicle
US4139726A (en) Packaged microcircuit and method for assembly thereof
JP2702225B2 (en) Integrated circuit with metal substrate
JPH0334450A (en) Integrated circuit having metallic board
JP2702223B2 (en) Integrated circuit with metal substrate
JPH02170598A (en) On-vehicle control unit structure
JPH02306684A (en) Integrated circuit with metallic substrate
JPH0334492A (en) Integrated circuit with metal board
JPH03104151A (en) Integrated circuit provided with metal board
JPH0334490A (en) Integrated circuit with metal board
JPH02226675A (en) Fixing construction for hybrid integrated circuit
JP2721378B2 (en) Connector structure of hybrid integrated circuit
US7262493B2 (en) System and method for mounting electrical devices
JPH02199898A (en) Automotive control unit structure
JPH02170381A (en) Integrated circuit with metal base board
JPH02170380A (en) Connector structure of integrated circuit with metal base board
JPH02117077A (en) Connector structure for integrated circuit having metallic substrate
JP2621960B2 (en) Mounting device for integrated circuit having metal substrate
JPH02220376A (en) Connector structure for integrated circuit including metal substrate
JPH02121284A (en) Connector structure of integrated circuit with metal substrate
JP2760831B2 (en) Connector structure of integrated circuit having metal substrate