JP2702224B2 - Integrated circuit with metal substrate - Google Patents

Integrated circuit with metal substrate

Info

Publication number
JP2702224B2
JP2702224B2 JP1126716A JP12671689A JP2702224B2 JP 2702224 B2 JP2702224 B2 JP 2702224B2 JP 1126716 A JP1126716 A JP 1126716A JP 12671689 A JP12671689 A JP 12671689A JP 2702224 B2 JP2702224 B2 JP 2702224B2
Authority
JP
Japan
Prior art keywords
circuit
integrated circuit
metal substrate
circuit board
hybrid integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1126716A
Other languages
Japanese (ja)
Other versions
JPH02306684A (en
Inventor
裕一 伊藤
知示 和泉
永久 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mazda Motor Corp
Original Assignee
Mazda Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mazda Motor Corp filed Critical Mazda Motor Corp
Priority to JP1126716A priority Critical patent/JP2702224B2/en
Publication of JPH02306684A publication Critical patent/JPH02306684A/en
Application granted granted Critical
Publication of JP2702224B2 publication Critical patent/JP2702224B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/144Stacked arrangements of planar printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Landscapes

  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、金属基板上に絶縁層を介して所望形状の
導電層が形成された回路基板と、前記絶縁層上に取り外
し不能に取り付けられた少なくとも1つの回路素子とを
具備した集積回路に関する。
The present invention relates to a circuit board in which a conductive layer of a desired shape is formed on a metal substrate via an insulating layer, and is mounted on the insulating layer in a non-removable manner. And an at least one circuit element.

[従来の技術] 従来より、絶縁層を介して導電層が夫々貼着され、各
導電層に回路素子が固定され、両導電層を接続基板を介
して互いに接続した上で、両導電層を互いに対向した状
態で備えた所の一対の金属基板を有する集積回路とし
て、特公昭46-13234号公報に示される技術が知られてい
る。この従来技術に開示された集積回路の製造方法にお
いては、アルミニウム基板の少なくとも一主面を陽極酸
化して該基板表面に酸化アルミニウム薄層を形成する工
程と、該酸化アルミニウム薄層上に抵抗体物質及び良導
電体物質を選択的に付着形成して複数個の回路素子を構
成する工程と、良導電体を選択的に付着して形成したリ
ード部上にトランジスタ・ペレツトを固着する工程と、
少なくとも前記回路素子の全てを絶縁性樹脂で封止する
工程を有することを特徴としている。
[Prior art] Conventionally, conductive layers are bonded to each other via an insulating layer, circuit elements are fixed to each conductive layer, and both conductive layers are connected to each other via a connection substrate. As an integrated circuit having a pair of metal substrates provided so as to face each other, a technique disclosed in Japanese Patent Publication No. 46-13234 is known. In the method of manufacturing an integrated circuit disclosed in this prior art, a step of anodizing at least one main surface of an aluminum substrate to form an aluminum oxide thin layer on the substrate surface, and a step of forming a resistor on the aluminum oxide thin layer Forming a plurality of circuit elements by selectively forming a substance and a good conductor material; and fixing a transistor pellet on a lead portion formed by selectively attaching a good conductor.
The method includes a step of sealing at least all of the circuit elements with an insulating resin.

このようにして形成された集積回路においては、金属
基板上に絶縁層を介して所望形状の導電層が形成された
回路基板において、この絶縁層上に少なくとも1つの記
憶素子が所謂ベアチツプとして取り外し不能に取り付け
られているものである。
In an integrated circuit formed in this manner, in a circuit board having a conductive layer of a desired shape formed on a metal substrate via an insulating layer, at least one storage element cannot be removed as a so-called bare chip on the insulating layer. It is attached to.

このようにして形成された集積回路においては、作動
中において抵抗体やトランジスタ等から発生する熱を速
やかに、且つ、効果的に放熱して出力回路等の集積回路
化を可能とするものである。
In the integrated circuit formed in this manner, heat generated from the resistor, the transistor, and the like during operation is quickly and effectively dissipated, and the output circuit and the like can be integrated. .

[発明が解決しようとする課題] 以上のように形成される集積回路は、その小型・低コ
ストの観点から、車載用として採用することが考えられ
る。しかしながら、このような金属基板を有する集積回
路を実際に車載用として用いる場合には、開発段階にお
いて、記憶素子を取り付けた状態において、種々の試験
を行ない、必要に応じて、この記憶素子に記憶されたデ
ータを書き換えなければならないことになる。
[Problem to be Solved by the Invention] The integrated circuit formed as described above may be adopted for use in a vehicle from the viewpoint of its small size and low cost. However, when an integrated circuit having such a metal substrate is actually used for a vehicle, various tests are performed in a development stage in a state where the storage element is attached, and the storage element is stored in the storage element as necessary. That is, it is necessary to rewrite the data.

しかしながら、この記憶素子は、上述したように、ベ
アチツプとして、回路に直接取り付けられており、取り
外し作業が不可能であるため、開発における自由度が大
幅に制限される問題点が指摘されている。
However, as described above, it has been pointed out that the storage element is directly attached to a circuit as a bare chip and cannot be removed, thereby greatly limiting the degree of freedom in development.

この発明は上述した課題に鑑みてなされたもので、こ
の発明の目的は、集積回路の開発段階において、開発の
自由度を大きくすることの出来る金属基板を有する集積
回路を提供する事である。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems, and it is an object of the present invention to provide an integrated circuit having a metal substrate that can increase the degree of freedom in the development of an integrated circuit.

[課題を解決するための手段] 上述した課題を解決し目的を達成するために、この発
明に係わる金属基板を有する集積回路は、金属基板上に
絶縁層を介して所望形状の導電層が形成された回路基板
と、前記絶縁層上に取り外し不能に取り付けられ、外部
からの操作により書き換え可能な記憶内容を不揮発に有
する回路素子を含む少なくとも1つの電子部品とを具備
し、前記回路基板は、該回路基板を外壁の一部とする筐
体を形成し、該筐体の1面は外部機器と接続可能なコネ
クタにより閉鎖されていることを特徴としている。
[Means for Solving the Problems] In order to solve the above problems and achieve the object, an integrated circuit having a metal substrate according to the present invention has a conductive layer of a desired shape formed on a metal substrate via an insulating layer. Circuit board, and at least one electronic component including a circuit element that is non-removably attached on the insulating layer and has nonvolatile memory contents that can be rewritten by an external operation, and the circuit board includes: A housing is formed in which the circuit board is a part of an outer wall, and one surface of the housing is closed by a connector connectable to an external device.

また、この発明に係わる金属基板を有する集積回路に
おいて、前記回路基板上において、前記回路素子と周辺
回路素子とを接続する信号線群上に、信号遮断回路が介
設されていることを特徴としている。
In the integrated circuit having a metal substrate according to the present invention, a signal cutoff circuit is provided on a signal line group connecting the circuit element and a peripheral circuit element on the circuit board. I have.

また、この発明に係わる金属基板を有する集積回路に
おいて、前記信号遮断回路と回路素子との間の信号線群
上に、導電性の接触部材が電気的に接続され、この接触
部材を介して、回路素子への記憶内容の入出力が行われ
ることを特徴としている。
Further, in the integrated circuit having the metal substrate according to the present invention, a conductive contact member is electrically connected to a signal line group between the signal cutoff circuit and the circuit element, and through the contact member, It is characterized in that input and output of stored contents to and from circuit elements are performed.

[作用] 以上のように構成される金属基板を有する集積回路に
おいては、導電層上に取り外し不能に取り付けられた少
なくとも1つの電子部品は、外部からの操作により書き
換え可能な記憶内容を不揮発に有する回路素子を含むよ
うに設定されているので、この結果、この回路素子に記
憶された記憶内容は、自由に書き換えられることにな
り、開発の上での自由度が増すことになる。
[Operation] In the integrated circuit having the metal substrate configured as described above, at least one electronic component irremovably mounted on the conductive layer has non-volatile storage contents that can be rewritten by an external operation. Since the setting is made so as to include the circuit element, as a result, the stored contents stored in this circuit element can be freely rewritten, and the degree of freedom in development increases.

[実施例] 以下に、この発明に係わる金属基板を有する集積回路
の一実施例を、ケース状の混成集積回路に適用した場合
につき、添付図面の第1図乃至第11図を参照して、詳細
に説明する。
[Embodiment] Hereinafter, a case where an embodiment of an integrated circuit having a metal substrate according to the present invention is applied to a case-shaped hybrid integrated circuit will be described with reference to FIGS. 1 to 11 of the accompanying drawings. This will be described in detail.

第1図には、この一実施例の混成集積回路10が示され
ている。この混成集積回路10は、独立した車載用機能部
品としての制御ユニツトとして構成されているものであ
り、具体的には、例えば、エンジン制御ユニツトとして
の機能を独立して有する混成修正回路として構成されて
いる。
FIG. 1 shows a hybrid integrated circuit 10 of this embodiment. The hybrid integrated circuit 10 is configured as a control unit as an independent in-vehicle functional component. Specifically, for example, the hybrid integrated circuit 10 is configured as a hybrid correction circuit independently having a function as an engine control unit. ing.

この混成集積回路10は、図示するように、内部を閉塞
された箱型のケースとして形成されており、一端(後方
端)には、接続機器としての雄型コネクタ12が一体的に
取り付けられている。この雄型コネクタ12に関しては後
に詳述するが、通常使用されている形式の雌型コネクタ
14が接続されるよう構成されている。
As shown, the hybrid integrated circuit 10 is formed as a box-shaped case whose inside is closed, and a male connector 12 as a connection device is integrally attached to one end (rear end). I have. The male connector 12 will be described later in detail, but a commonly used female connector
14 are configured to be connected.

ここで、この混成集積回路10は、第2図乃至第3B図に
示すように、上下に離間された一対の第1及び第2の回
路基板16a,16bと、第1及び第2の回路基板16a、16bを
所定間隔だけ離間すると共に、側面を閉塞するための側
板18と、これら第1及び第2の回路基板16a,16bと側板1
8とを一体的に固定する枠体20とから構成されている。
Here, as shown in FIGS. 2 to 3B, the hybrid integrated circuit 10 includes a pair of first and second circuit boards 16a and 16b that are vertically separated from each other, and a first and second circuit board. 16a and 16b are separated by a predetermined distance and a side plate 18 for closing the side surface, and the first and second circuit boards 16a and 16b and the side plate 1
8 and a frame 20 for integrally fixing them.

具体的には、第1及び第2の回路基板16a,16bには、
エンジン制御ユニツトとしての機能を発揮するに必要な
CPUとして機能するICチップ、記憶素子として機能するI
Cチップ、抵抗体、コンデンサ等の回路素子が取り付け
られている。詳細には、下方に位置する第1の回路基板
16aには、所謂ロジツク用の回路素子が接続され、上方
に位置する第2の回路基板16bには、所謂パワー用の回
路素子が接続されるよう設定されている。尚、上述した
ICチツプは、この一実施例においては、後述するよう
に、ベアチツプとして、絶縁層22b上に直接実装(固
着)されている。
Specifically, the first and second circuit boards 16a and 16b include:
Necessary to demonstrate the function of the engine control unit.
IC chip functioning as CPU, I functioning as storage element
Circuit elements such as C chips, resistors and capacitors are attached. Specifically, a first circuit board located below
A so-called logic circuit element is connected to 16a, and a so-called power circuit element is connected to the upper second circuit board 16b. In addition, as mentioned above
In this embodiment, the IC chip is directly mounted (fixed) as a bare chip on the insulating layer 22b as described later.

尚、第1の回路基板16a上への回路素子の実装状態
は、この発明の要旨を構成するものであり、後に詳細に
説明する。
The mounting state of the circuit elements on the first circuit board 16a constitutes a gist of the present invention, and will be described later in detail.

ここで、第1及び第2の回路基板16a,16bは、第4A図
に示すように、1枚の共通基板22を2枚に分割すること
により形成されるよう設定されている。即ち、この共通
基板22は、第4B図に示すように、導電性材料、例えばア
ルミニウムから形成された基板本体22aと、この基板本
体22a上に前面に渡つて貼着された絶縁層22bと、この絶
縁層22b上に、所定の回路パターンで形成され、回路網
を規定する導電層22cと、この導電層22c上に固着され、
電気的に接続された回路素子22dとから形成されてい
る。
Here, the first and second circuit boards 16a and 16b are set to be formed by dividing one common board 22 into two, as shown in FIG. 4A. That is, as shown in FIG.4B, the common substrate 22 includes a substrate body 22a formed of a conductive material, for example, aluminum, and an insulating layer 22b adhered over the front surface of the substrate body 22a. On the insulating layer 22b, a conductive layer 22c formed in a predetermined circuit pattern and defining a circuit network, and fixed on the conductive layer 22c,
It is formed from a circuit element 22d that is electrically connected.

この共通基板22には、第4A図に示すように、その中央
部に、上下方向に沿つて延出する開口部22eが予め形成
されている。ここで、開口部22eを境として左右両部分
の回路網は、この開口部22eを渡つて設けられたフレキ
シブル基板22fを介して、互いに接続されている。そし
て、この開口部22eの上下両端を含む上下両端縁(符合
X及びYで示す領域)を切り取ることにより、上述した
一対の回路基板16a,16bがフレキシブル基板22fを介して
互いに接続された状態で形成されるよう設定されてい
る。
As shown in FIG. 4A, an opening 22e extending in the vertical direction is formed in the center of the common substrate 22 in advance. Here, the circuit networks on both the left and right sides of the opening 22e are connected to each other via a flexible substrate 22f provided across the opening 22e. By cutting off the upper and lower edges (regions indicated by X and Y) including the upper and lower ends of the opening 22e, the above-mentioned pair of circuit boards 16a and 16b are connected to each other via the flexible board 22f. It is set to be formed.

尚、共通基板22において両方の回路基板16a,16bの互
いの外方端部に相当する部分の上面、即ち、上下に離間
して対向した状態で、ケースの一端を規定する端部の互
いに対向する内面には、複数の接続端子22g,22hが、端
縁に沿つて横一列状に形成されている。また、これら接
続端子22g,22hには、後述する雄型コネクタ12の接続ピ
ン24a,24bが、外方に向けて突出するように夫々固着さ
れると共に、電気的に接続されている。
In the common substrate 22, the upper surfaces of the portions corresponding to the outer ends of the two circuit boards 16a and 16b, that is, the upper and lower ends that define one end of the case are opposed to each other. A plurality of connection terminals 22g and 22h are formed in a horizontal line along the edge on the inner surface. In addition, connection pins 24a and 24b of the male connector 12, which will be described later, are fixed to these connection terminals 22g and 22h, respectively, so as to protrude outward, and are electrically connected.

また、上述した側板18は、第2図に示すように、一側
が開放された上面コの字状に形成されており、この開放
された側部がケースの一端となるよう設定されている。
この側板18の上下両端面における内側縁には、対応する
回路基板16a,16bの3方の縁部を受けるための段部18a,1
8bが夫々形成されている。
As shown in FIG. 2, the above-mentioned side plate 18 is formed in a U-shape with one side open, and the open side is set to be one end of the case.
Stepped portions 18a, 1 for receiving the three edges of the corresponding circuit boards 16a, 16b are provided on the inner edges of the upper and lower end surfaces of the side plate 18.
8b are formed respectively.

ここで、各回路基板16a,16bは、第3A図に示すよう
に、対応する段部18a,18bに、シールラバー26を介して
嵌入されている。このシールラバー26を介設することに
より、これらの間から、ケース内に塵埃が侵入すること
が防止されている。
Here, the respective circuit boards 16a and 16b are fitted into the corresponding step portions 18a and 18b via the seal rubber 26 as shown in FIG. 3A. By providing the seal rubber 26, dust is prevented from entering the case from between them.

一方、上述した枠体20は、第2図に示すように、絶縁
部材としての合成樹脂から形成され、側板18により閉塞
される側面を上下から挾持するようにして取り囲むよう
に構成されている。即ち、この枠体20は、側板18と対向
する本体20aと、この本体20aの上下両端から、所定距離
(具体的には、上下各回路基板16a,16bの開放されてい
ない3方の縁部を夫々挾持するに充分な距離)だけ内方
に延出したフランジ部20b,20cとから一体に形成されて
いる。
On the other hand, as shown in FIG. 2, the above-mentioned frame body 20 is formed of a synthetic resin as an insulating member, and is configured so as to surround the side surface closed by the side plate 18 from above and below. That is, the frame body 20 is provided with a main body 20a facing the side plate 18 and a predetermined distance from the upper and lower ends of the main body 20a (specifically, the three open edges of the upper and lower circuit boards 16a and 16b). Are formed integrally with the flange portions 20b and 20c extending inward by a distance sufficient to hold each of them.

この枠体20は、第3B図に示すように、側板18の上下両
段部18a,18bに夫々嵌入された上下第1及び第2の回路
基板16a,16bを、上下から挾持することにより、ケース
が一体的に構成されるよう形成されている。尚、図示す
るように、上下第1及び第2の回路基板16a,16bの回路
素子22dを互いに接続するフレキシブル基板22fは、側板
18の他端部分よりも内方に位置するよう設定されてい
る。
As shown in FIG. 3B, the frame body 20 holds the upper and lower first and second circuit boards 16a and 16b fitted respectively in the upper and lower step portions 18a and 18b of the side plate 18 from above and below. The case is formed so as to be integrally formed. As shown in the figure, a flexible board 22f for connecting the circuit elements 22d of the upper and lower first and second circuit boards 16a and 16b to each other is a side plate.
It is set so as to be located more inward than the other end of 18.

このように枠体20が形成されているので、間に側板18
を介在した状態で、第1及び第2の基板回路16a,16b
は、上下に所定距離離間しつつ、組み立てられた状態を
維持されることになる。
Since the frame body 20 is formed in this way, the side plate 18
And the first and second substrate circuits 16a, 16b
Will be maintained in an assembled state while being separated vertically by a predetermined distance.

即ち、この一実施例においては、混成集積回路10は、
ケース状に形成されると共に、このケースの上下両面
を、回路基板16a,16bから直接規定されることになる。
この結果、第1及び第2の回路基板16a,16bを、別途用
意したケース内に収納する場合と比較して、小型・軽量
化が達成されることになる。
That is, in this embodiment, the hybrid integrated circuit 10
The case is formed, and both upper and lower surfaces of the case are directly defined by the circuit boards 16a and 16b.
As a result, compared to a case where the first and second circuit boards 16a and 16b are housed in a separately prepared case, a reduction in size and weight is achieved.

次に、このように構成されたケース状の混成集積回路
10を、車両の被制御部分と接続するための、接続機器の
構成を、第5図乃至第8図を参照して説明する。
Next, the case-shaped hybrid integrated circuit thus configured
Referring to FIGS. 5 to 8, a description will be given of a configuration of a connection device for connecting the device 10 to a controlled portion of the vehicle.

この接続機器は、ケース状の混成集積回路10の一端開
口部に、所謂内付け状態で取り付けられた雄型コネクタ
12と、この雄型コネクタ12に着脱自在に接続される雄型
コネクタ14とから構成されている。この雄型コネクタ12
は、第5図に示すように、前後両面が貫通された状態で
開放された箱形筐体から形成されたコネクタハウジング
28と、上側の接続ピン24aが横一列状に配設された状態
で取り付けられた上側の接続ピン支持体30aと、下側の
接続ピン24bが横一列状に配設された状態で取り付けら
れた下側の接続ピン支持体30bとから、所謂3ピース状
に構成されている。
This connection device is a male connector attached in a so-called internal state to one end opening of the case-shaped hybrid integrated circuit 10.
12 and a male connector 14 detachably connected to the male connector 12. This male connector 12
Is a connector housing formed of a box-shaped housing which is open with both front and rear surfaces penetrated as shown in FIG.
28, an upper connection pin support 30a mounted with the upper connection pins 24a arranged in a horizontal line, and an upper connection pin support 30a mounted with the lower connection pins 24b arranged in a horizontal line. The lower connection pin support 30b is formed in a so-called three-piece shape.

ここで、上側の接続ピン支持体30aと下側の接続ピン
支持体30bとは、上下方向中央部を坂いにして上下対称
に形成されており、上側の接続ピン支持体30aは、略L
字状に、起立片30a1と、この起立片30a1の下端から外方
に突出する突出片30a2とから一体に形成されている。一
方、下型の接続ピン支持体30bは、略逆L字状に、起立
片30b1と、この起立片30b1の上端かた外方に突出する突
出片30b2とから一体に形成されている。
Here, the upper connection pin support 30a and the lower connection pin support 30b are formed symmetrically in the vertical direction with the center in the vertical direction being sloped, and the upper connection pin support 30a is substantially L-shaped.
The shape, the standing piece 30a 1, are integrally formed from the protruding piece 30a 2 Metropolitan projecting outwardly from the lower end of the upright pieces 30a 1. On the other hand, the lower mold of the connecting pin support 30b is in a substantially inverted L-shape, the standing piece 30b 1, is integrally formed from the protruding piece 30b 2 Metropolitan protruding upper end how outside of the standing piece 30b 1 I have.

そして、上側の接続ピン24aは、突出片30a2を水平に
貫通して前後に突出する水平部24a1と、この水平部24a1
の内方端から起立片30a1の内面に沿つて垂直に立ち上が
る垂直部24a2と、この垂直部24a2の上端から内方に折れ
曲がつた折曲部24a3とから一体に形成されている。この
折曲部24a3が、上述した上側の第2の回路基板16bに形
成された接続端子22hにハンダ付けにより接続される接
続部として規定されている。また、外方に突出する水平
部24a1の部分が、雌型コネクタ14に挿通・接続される接
続部として規定されている。
Then, the upper connecting pins 24a includes a horizontal portion 24a 1 projecting forward and backward protruding piece 30a 2 and extends horizontally through, the horizontal portion 24a 1
Are formed integrally from a vertical portion 24a 2 that rises vertically along the inner surface of the standing piece 30a 1 from the inner end of the vertical portion 24a, and a bent portion 24a 3 that is bent inward from the upper end of the vertical portion 24a 2. I have. The bent portion 24a 3, are defined as a connection portion to be connected by soldering to form connection terminals 22h to the second circuit board 16b of the upper described above. The portion of the horizontal portion 24a 1 projecting outward is defined as a connection portion to be inserted, connected to the female connector 14.

また、下側の接続ピン24bは、突出片30b2を水平に貫
通して前後に突出する水平部24b1と、この水平部24b1
内方端から起立片30b1の内面に沿つて垂直に立ち下がる
垂直部24b2と、この垂直部24b2の下端から内方に折れ曲
つた折曲部24b3とから一体に形成されている。この折曲
部24b3が、上述した下側の第1の回路基板16aに形成さ
れた接続端子22gにハンダ付けにより接続される接続部
として規定されている。また、外方に突出する水平部24
b1の部分が、雌型コネクタ14に挿通・接続される接続部
として規定されている。
The lower connecting pin 24b is provided with a horizontal portion 24b 1 which projects back and forth projecting piece 30b 2 and extends horizontally through, along connexion perpendicularly from inner end of the horizontal portion 24b 1 on the inner surface of the standing piece 30b 1 are formed integrally falling vertical portion 24b 2, from the broken from the lower end of the vertical portion 24b 2 inwardly song ivy bent part 24b 3 Prefecture in. The bent portion 24b 3, are defined as a connection portion to be connected by soldering to the connecting terminal 22g formed on the first circuit board 16a of the lower described above. In addition, the horizontal part 24 protruding outward
b 1 a portion is defined as a connecting portion to be inserted, connected to the female connector 14.

尚、両接続ピン支持体30a,30bは、互いに上下に接合
された状態で、ケース状の混成集積回路10の一端開口部
内に丁度嵌入される大きさに設定されている。換言すれ
ば、上下に接合された状態で、両起立片30a1,30b1とに
渡る範囲(外周)が、丁度、混成集積回路10の一端開口
部の内周を規定するよう設定されている。
The two connection pin supports 30a and 30b are set to a size that can be just fitted into one end opening of the case-shaped hybrid integrated circuit 10 in a state where they are vertically joined to each other. In other words, the range (outer periphery) extending between the two upright pieces 30a 1 and 30b 1 in the state of being joined up and down is set to exactly define the inner periphery of one end opening of the hybrid integrated circuit 10. .

ここで、両接続ピン支持体30a,30bの上下両端縁の中
央部には、第6図に示すように、夫々凹所32a,32bが形
成されている。これら凹所32a,32bは、雄型コネクタ12
が混成集積回路10に一体的に組み込まれた状態で、後述
するように、注入されるエポキシ樹脂の注入孔として規
定されている。
Here, as shown in FIG. 6, recesses 32a and 32b are formed in the center of both upper and lower edges of both connection pin supports 30a and 30b, respectively. These recesses 32a and 32b are for male connector 12
Are integrated into the hybrid integrated circuit 10, and are defined as injection holes for epoxy resin to be injected, as described later.

また、上述した上下両接続ピン24a,24bは、上下対称
形状、即ち、同一形状に形成され、且つ、上下両接続ピ
ン支持体30a,30bも上下対称形状の同一形状に形成され
ている。このように、夫々接続ピン24a,24bが取り付け
られた接続ピン支持体30a,30bは、同一形状であるた
め、部品の共通化が図られ、コストの低廉化を達成する
ことが出来るものである。
The upper and lower connection pins 24a, 24b are formed in a vertically symmetric shape, that is, the same shape, and the upper and lower connection pin supports 30a, 30b are also formed in the same shape, which is vertically symmetric. As described above, since the connection pin supports 30a and 30b to which the connection pins 24a and 24b are respectively attached have the same shape, parts can be shared and cost can be reduced. .

一方、上述したコネクタハウジング28は、内部に前後
方向に沿つて貫通した状態で形成された嵌合穴34が形成
されている。この嵌合穴34は、第7図に示すように、上
下両接続ピン支持体30a,30bが接合された状態におい
て、互いに重ね合わされた両突出片30a2,30b2が丁度嵌
入されるに充分な大きさに設定されている。
On the other hand, the above-described connector housing 28 has a fitting hole 34 formed therein in a state penetrating along the front-rear direction. As shown in FIG. 7, this fitting hole 34 is sufficient for the two projecting pieces 30a 2 and 30b 2 that are overlapped with each other to be just fitted in the state where the upper and lower connection pin supports 30a and 30b are joined. Is set to a reasonable size.

また、コネクタハウジング28の両側部には、取り付け
用フランジ部40a,40bが一体的に形成されている。これ
らフランジ部40a,40bは、この雄型コネクタ12が混成集
積回路10に取り付け・固定されれた状態において、図示
しない車両の車体に固定するために設けられている。こ
のようにして、混成集積回路10を取り付けるためのフラ
ンジ部を混成集積回路10自体に設ける必要が無いので、
この混成集積回路10の構成を簡単化することが出来るも
のである。
Further, mounting flange portions 40a and 40b are integrally formed on both side portions of the connector housing 28. The flange portions 40a and 40b are provided for fixing the male connector 12 to a vehicle body (not shown) in a state where the male connector 12 is attached and fixed to the hybrid integrated circuit 10. In this manner, since it is not necessary to provide a flange portion for mounting the hybrid integrated circuit 10 on the hybrid integrated circuit 10 itself,
The configuration of the hybrid integrated circuit 10 can be simplified.

尚、この一実施例においては、これら接続ピン24a,24
bの上下離間距離l及び左右の配設ピツチpは、従来よ
り用いられているピン配列の仕様に基づいて規定されて
いる。この結果、この雄型コネクタ12に接続される雌型
コネクタ14は、従来より通常使用されているタイプが採
用され得ることになり、経済性が向上する。
In this embodiment, these connection pins 24a, 24
The vertical distance l and the left and right pitches p of b are defined based on the specifications of the pin arrangement conventionally used. As a result, as the female connector 14 connected to the male connector 12, a type conventionally used conventionally can be adopted, and the economy is improved.

また、雄型コネクタとして、従来より用いられている
タイプは重く、大型であるので、これを採用することな
く、この小型・軽量化されたケース状の混成集積回路10
に対応して、専用の雄型コネクタ12を形成している。従
つて、この一実施例によれば、上述した混成集積回路10
の小型・軽量化を損なうことが確実に防止されることに
なる。
Also, since the type conventionally used as a male connector is heavy and large, without adopting this type, the case-shaped hybrid integrated circuit 10 is reduced in size and weight.
, A dedicated male connector 12 is formed. Therefore, according to this embodiment, the hybrid integrated circuit 10 described above is
It is possible to reliably prevent the reduction in size and weight of the device.

次に、第8図を参照して、第5図に組み付け終了後の
状態を示す雄型コネクタ12の組み付け動作と共に、混成
集積回路10の組み立て動作を説明する。
Next, with reference to FIG. 8, the assembling operation of the hybrid integrated circuit 10 together with the assembling operation of the male connector 12 shown in FIG.

先ず、第4A図及び第4B図を参照して上述したように、
所定の回路素子22dが取り付けられた状態の共通基板22
から上下両端縁X,Yを切り取ることにより、第1及び第
2の回路基板16a,16bが同一平面上で開かれた状態で形
成されることになる。このような開かれた状態の第1及
び第2の回路基板16a,16bに、第5図に示すように、対
応する接続ピン支持体30a,30bが接着剤を介して夫々固
着される。
First, as described above with reference to FIGS. 4A and 4B,
Common board 22 with a predetermined circuit element 22d attached
The first and second circuit boards 16a, 16b are formed open on the same plane by cutting the upper and lower edges X, Y from the top. As shown in FIG. 5, the corresponding connection pin supports 30a and 30b are fixed to the first and second circuit boards 16a and 16b in the opened state via an adhesive, respectively.

ここで、上述したように、これら接続ピン支持体30a,
30bには、対応する接続ピン24a,24bが既に取り付けられ
ている。このようにして、これら接続ピン24a,24bは、
第1及び第2の回路基板16a,16bが開かれた状態におい
て、対応する接続端子22g,22hに夫々ハンダ付けされる
ことになる。特に、このハンダ付け作業は、接続端子22
g,22hの数が多いため、細かい作業が要求されるもので
あるが、この一実施例においては、このように、第1及
び第2の回路基板16a,16bが夫々同一平面上において開
かれているので、その作業は確実に実行され、作業性が
向上すると共に、その組立性が良好に維持されるもので
ある。
Here, as described above, these connection pin supports 30a,
The corresponding connection pins 24a and 24b are already attached to 30b. In this way, these connection pins 24a, 24b
When the first and second circuit boards 16a and 16b are opened, they are soldered to the corresponding connection terminals 22g and 22h, respectively. In particular, this soldering work requires the connection terminals 22
Since the numbers of g and 22h are large, fine work is required. In this embodiment, the first and second circuit boards 16a and 16b are respectively opened on the same plane. As a result, the work is reliably performed, the workability is improved, and the assemblability is well maintained.

この後、第1の回路基板16aをそのままの位置に保持
した状態で、第2の回路基板16bを持ち上げて、下方に
位置する第1の回路基板16aの上方で、これに平行とな
るように移動する。そして、第8図に示すように、両方
の接続ピン支持体30a,30bを互いに上下に接合させる。
ここで、このように両接続ピン支持体30a,30bが上下に
接合された時点で、第1及び第2の回路基板16a,16bは
互いに平行に設定されることになる。
Thereafter, with the first circuit board 16a held in the same position, the second circuit board 16b is lifted up so as to be parallel to and above the lower first circuit board 16a. Moving. Then, as shown in FIG. 8, both connection pin supports 30a and 30b are joined to each other up and down.
Here, the first and second circuit boards 16a and 16b are set to be parallel to each other when the two connection pin supports 30a and 30b are joined vertically.

一方、このような接合動作に先立ち、下方に位置する
第1の回路基板16aの前方部分及び後方部分上には、第
5図に示すように、第1及び第2の回路基板16a,16bの
間隔を所定の値に一定に保つと共に、混成集積回路10の
強度を担保しつつ、内部空間を外部から遮蔽するための
フレーム部材36a,36bが起立した状態で取り付けられ
る。ここで、一方のフレーム部材36aは、フレキシブル
基板22fよりも僅かに内方に位置するように、また、他
方のフレーム部材36bは、接続端子22g,22hよりも僅かに
内方に位置するよう、夫々の配設位置を設定されてい
る。
On the other hand, prior to such a bonding operation, as shown in FIG. 5, the first and second circuit boards 16a and 16b are provided on the front and rear portions of the first circuit board 16a located below. The frame members 36a and 36b for shielding the internal space from the outside are mounted while keeping the interval constant at a predetermined value and securing the strength of the hybrid integrated circuit 10. Here, one frame member 36a is located slightly inward of the flexible board 22f, and the other frame member 36b is located slightly inward of the connection terminals 22g and 22h. Each arrangement position is set.

そして、この接合した状態を維持したままで、これら
をコネクタハウジング28の嵌合穴34に嵌入させ、この嵌
入した状態において、雄型コネクタ12は混成集積回路10
に一体的に取り付けられることになる。この後、上述し
たように、混成集積回路10に側板18を取り付け、枠体20
を嵌め込む。このようにして、第1図に示すような混成
集積回路10が雄型コネクタ12を一体に備えた状態で形成
されることになる。
Then, while maintaining the joined state, they are fitted into the fitting holes 34 of the connector housing 28, and in this fitted state, the male connector 12 is
Will be attached integrally to the Thereafter, the side plate 18 is attached to the hybrid integrated circuit 10 as described above, and the frame 20
Fit. Thus, the hybrid integrated circuit 10 as shown in FIG. 1 is formed with the male connector 12 integrally provided.

このような組み立て動作が終了した後において、この
組み付けられた雄型コネクタ12を混成集積回路10に確実
に接着すると共に、混成集積回路10の内部を完全に遮蔽
しつつ、各接続ピン24a,24bと対応する接続端子22g,22h
とのハンダ付け部を確実に固定するために、雄型コネク
タ12とフレーム部材36bとの間に、エポキシ系樹脂38
が、上述した凹所32a,32bを夫々介して注入され、両者
の間は、このエポキシ系樹脂38により満杯状態となされ
る。
After such an assembling operation is completed, the assembled male connector 12 is securely bonded to the hybrid integrated circuit 10, and the connection pins 24a, 24b are completely shielded from inside the hybrid integrated circuit 10. And corresponding connection terminals 22g, 22h
Between the male connector 12 and the frame member 36b in order to securely fix the soldered portion with the epoxy resin 38.
Is injected through the recesses 32a and 32b, respectively, and the space between the two is filled with the epoxy resin 38.

また、フレキシブル基板22fを保護すると共に、混成
集積回路10の内部を遮蔽するために、フレーム部材36a
より前方部分は、枠体20が挿着される前の段階で、同様
なエポキシ系樹脂38により埋め尽されるように、下方に
位置する第1の回路基板16aには、所謂ロジツク用の回
路素子が接続されており、詳細には、第9図乃至第11図
に示すように、第1の回路基板16a上には、エンジン制
御ユニツトとしての機能を発揮するに必要なCPUとして
機能するICパツケージ(例えば、モトローラ社製のMC68
01)と同等の機能を有するICチツプ22d1が、ベアチツプ
として実装、換言すれば、ボンデイングワイヤを介し
て、直に実装されている。尚、このICチツプ22d1には、
図示していないが、所定の制御プログラムが内蔵された
ROMが接続されている。
Further, in order to protect the flexible substrate 22f and shield the inside of the hybrid integrated circuit 10, the frame member 36a
At the stage before the frame body 20 is inserted, a more forward portion is provided on the lower first circuit board 16a so as to be filled with a similar epoxy resin 38 so-called a circuit for so-called logic. The elements are connected, and in detail, as shown in FIGS. 9 to 11, on the first circuit board 16a, there is provided an IC functioning as a CPU required to exhibit a function as an engine control unit. Package (for example, Motorola MC68
01) and an IC chip 22 d 1 having the same function, implemented as Beachitsupu, in other words, via the bonding wires are mounted directly. In addition, this IC chip 22d 1
Although not shown, a predetermined control program is built in
ROM is connected.

また、この第1の回路基板16a上には、このCPU22d1
制御手順を実行する上で必要となる種々のデータが書き
込まれるICパツケージ(例えば、NEC製のμPD28D64)と
同等の機能を有するICチツプ22d2が、不揮発性の書き換
え可能な記憶素子として、ICチツプ22d1と同様に、ボン
デイングワイヤ22d3を介して直に実装されている。尚、
この記憶素子22d2内には、所定のマツプや、デフオルト
値や、閾値を規定する定数等が設定・記憶されている。
更に、第2の回路基板16b上には、その他に、パワート
ランジスタ、ゲート回路素子、電圧レギユレータ、コン
デンサ、抵抗、ダイオード等の種々の回路素子が実装さ
れている。
Moreover, IC On this first circuit board 16a, with the CPU22d 1 is IC bobbin that various data are written to be required to execute a control procedure (e.g., MyuPD28D64 made NEC) equivalent functions and chip 22 d 2 is, as a rewritable nonvolatile memory element, similarly to the IC chip 22 d 1, are mounted directly through the bonding wire 22 d 3. still,
The storage element 22d 2, given and Matsupu, default values and constants or the like for defining the threshold value is set and stored.
Further, on the second circuit board 16b, other various circuit elements such as a power transistor, a gate circuit element, a voltage regulator, a capacitor, a resistor, and a diode are mounted.

また、記憶素子22d2からのボンデイングワイヤ22d3
尖端部が接続される第1の回路基板16a上の導電層22cに
は、記憶素子22d2内のデータを書き換える際に用いられ
るための導電性の接触部材としてのパツド22d4が、ボン
デイングワイヤ22d3に各々対応した状態で、電気的に接
続されてている。
Further, the first circuit conductor layer 22c on the substrate 16a in which tip portions of the bonding wire 22 d 3 from the storage element 22 d 2 is connected, an electrically conductive for use in rewriting the data in the storage element 22 d 2 pads 22 d 4 as a contact member is, in a state of being respectively corresponding to the bonding wire 22 d 3, and is electrically connected.

ここで、これら記憶素子22d2とCPU22d1とを互いに結
ぶ回路網としての導電層22c、即ち、信号線群としての
バスラインには、第11図に示すように、記憶素子22d2
データを書き換える際に、書き換え情報が他の回路素子
に伝達され、これら他の回路素子での不要なデータの書
き換えを確実に阻止するために、信号遮断回路としての
バス遮断回路22d5,22d6,22d7が介設されている。
Here, the conductive layer 22c of the network connecting the these storage element 22 d 2 and CPU22d 1 together, i.e., to the bus line as a signal line group, as shown in FIG. 11, the data of the storage element 22 d 2 when rewriting, rewriting information is transmitted to other circuit elements, the rewriting of unnecessary data in these other circuit elements in order to reliably prevent the bus cutoff circuit 22 d 5 as a signal cutoff circuit, 22 d 6, 22 d 7 are interposed.

これらバス遮断回路22d5,22d6,22d7は、所謂トライス
テートバツフアとして機能するC−MOSタイプのアナロ
グスイツチを用いる所の、従来から周知の構成であり、
その説明を省略する。尚、第11図から明らかなように、
第1のバス遮断回路22d5とCPU22d1との間には、このCPU
22d1から出力されるデータのアドレスをラツチするため
のアドレスラツチ回路22d8が介設されている。
These buses cutoff circuit 22d 5, 22d 6, 22d 7 is place using analog switch of C-MOS type which functions as a so-called tri-state punishment Hua, a conventionally known configuration,
The description is omitted. In addition, as is clear from FIG.
Between the first bus blocking circuit 22 d 5 and CPU22d 1, the CPU
Address La Tutsi circuit 22 d 8 to latch the address data output from the 22 d 1 is interposed.

以上のように構成される第1の回路基板16aの回路構
成において、開発途中の状態において、記憶素子22d2
記憶されたデータを書き換える必要が生じた場合には、
第9図に示すデータ書き換え用のプローブユニツト42を
用いて、記憶素子22d2内のデータを書き換えることにな
る。
In the circuit configuration of the first circuit board 16a configured as described above, in the middle of development conditions, when the need to rewrite the data stored in the storage element 22 d 2 occurs,
Using probes Units - 42 for data rewriting shown in FIG. 9, thereby rewriting the data in the storage element 22 d 2.

ここで、このプローブユニツト42は、図示するよう
に、各パツド22d4に対応してこれらに接触されるプロー
ブを有すると共に、第11図に示すように、ライトエナー
ブル端子▲▼に連結されたボンデイングワイヤ22d3
にインバータを介して取り付けられたライトモード設定
用パツド22d4aと、チツプエナーブル端子▲▼とア
ウトプツトエナーブル端子▲▼とに夫々連結された
ボンデイングワイヤ22d3に取り付けられた一対のライト
用パツド22d4b,22d4cとに接触されるプローブを有する
ように構成されている。
Here, the probe Units - 42, as shown, and has a probe which is in contact thereto so as to correspond to the respective pads 22 d 4, as shown in FIG. 11, which is connected to the write Zener Bull terminal ▲ ▼ Bonding wire 22d 3
And pads 22 d 4a for write mode setting which is attached via an inverter, Chitsupuenaburu terminal ▲ ▼ and Autopu bract Zener Bull terminal ▲ ▼ and pads for each linked pair of lights mounted on the bonding wire 22 d 3 was a 22 d 4b , 22d and 4c .

即ち、データの書き換えに際しては、一旦組み立てら
れた混成集積回路10は分解されて、第8図に示すよう
に、再び、第1及び第2の回路基板16a,16bが同一面上
に位置するように開かれる。この開かれた状態におい
て、上述した構成のプローブユニツト42を、これらのプ
ローブが対応するパツド22d4,22d4a.22d4b,22d4cに夫々
接触するように取り付ける。
That is, upon rewriting data, the hybrid integrated circuit 10 once assembled is disassembled, and the first and second circuit boards 16a and 16b are again positioned on the same plane as shown in FIG. Opened to. In this open state, the probe Units - 42 having the above structure, the pad 22 d 4 that these probes corresponding, 22d 4a .22d 4b, attached to respective contacts to 22 d 4c.

この後、このプローブユニツト42にフレキシブル接続
基板44を介して接続された、図示しないデータ書き込み
装置を介して、記憶素子22d2内に記憶されているデータ
を、所望のデータに書き換えられることになる。
Thereafter, this probe Units - 42 are connected via a flexible connecting board 44 through the data writing device (not shown), the data stored in the storage element 22 d 2, will be rewritten to the desired data .

尚、この書き換え動作に際しては、プローブユニツト
42からライトモード設定用パツド22d4aにハイレベル信
号が送られ、この結果、バス遮断回路22d5,22d6,22d7
夫々のコントロール端子がローレベルとなり、夫々のバ
ス遮断回路22d5,22d6,22d7において、内部スイツチが開
き、バスラインがオープン状態となる。このようにし
て、プローブユニツト42からの書き換え情報は、これら
バス遮断回路22d5,22d6,22d7において記憶素子22d2以外
に伝達されることが確実に阻止されることになる。
In this rewriting operation, the probe unit
42 a high level signal to the pad 22d 4a for setting the write mode is sent from the result, each of the control terminals of the bus blocking circuit 22d 5, 22d 6, 22d 7 goes low, the bus blocking circuit 22d each 5, 22d in 6, 22 d 7, open internal switch, the bus line is open. Thus, rewriting the information from the probe Units - 42 would be communicated in these buses cutoff circuit 22d 5, 22d 6, 22d 7 in addition to the memory element 22 d 2 is reliably prevented.

一方、このようなライトモード設定用パツド22d4a
のハイレベル信号の出力により、記憶阻止22d2における
ライトイネーブル端子▲▼がローレベルとなり、ま
た、プローブユニツト42から、一対のライト用パツド22
d4b,22d4cを介して、チツプイネーブル端子▲▼が
ハイレベルに、また、出力イネーブル端子▲▼がロ
ーレベルに夫々設定され、このようにして、記憶素子22
d2への書き込み可能状態が設定されることになる。
On the other hand, the output of the high level signal to the write mode setting pad 22d 4a causes the write enable terminal ▲ ▼ in the memory block 22d 2 to go low, and the probe unit 42 outputs a pair of write pads 22d.
The chip enable terminal ▼ is set to a high level and the output enable terminal ▼ is set to a low level via d 4b and 22d 4c.
writable state to d 2 is to be set.

以上詳述したように、この一実施例の混成集積回路10
においては、CPU22d1に所定のデータを供給する記憶素
子22d2として、不揮発性の書き込み可能なICチツプを採
用しており、この記憶素子22d2に記憶されたデータは、
任意に書き換えることが可能となる。このようにして、
開発の途中において、記憶素子22d2のデータを書き換え
る必要が生じた場合にも、この書き換え要求に容易に対
応することが出来、開発における自由度が大幅に向上す
ることになる。
As described in detail above, the hybrid integrated circuit 10 of this embodiment is
In, as a storage element 22 d 2 supplies predetermined data to CPU22d 1, uses nonvolatile writeable IC chip, the data stored in the storage element 22 d 2 is
It can be rewritten arbitrarily. In this way,
In the course of development, when the need to rewrite the data of the storage element 22 d 2 occurs also, it is possible to easily cope with this rewrite request, the degree of freedom in development will significantly improve.

また、データの書き換え動作時において、この記憶素
子22d2とCPU22d1とを接続するバスラインをバス遮断回
路22d5,22d6,22d7によりオープン状態に設定しているの
で、プローブユニツト42から出力されるデータの書き換
え情報は、記憶素子22d2以外には伝達されないことにな
り、CPU22d2その他の回路素子における記憶データが、
このデータ書き換え情報により誤つて書き換えられるこ
とが確実に防止されることになる。
Further, when the data rewriting operation, since the set to the open state by bus blocking circuit 22d 5, 22d 6, 22d 7 a bus line connecting the storage element 22 d 2 and CPU22d 1, the output from the probe Units - 42 rewrite information of data, in addition to memory element 22 d 2 will be not transmitted, stored data in CPU22d 2 other circuit elements,
This data rewrite information reliably prevents erroneous rewrite.

また、上述したように、この一実施例においては、デ
ータの書き換えが、プローブユニツト42を介して、これ
をパツド22d4,22d4a.22d4b,22d4cに接触させることによ
り行われるように設定されているので、このデータ書き
換え動作が非常に簡単に且つ容易に行なわれることにな
る。
As described above, in this embodiment, the rewriting of data, through the probe Units - 42, set this to take place by contacting pads 22d 4, 22d 4a .22d 4b, the 22 d 4c Therefore, this data rewriting operation can be performed very simply and easily.

また、上述した一実施例においては、雄型コネクタ12
を、コネクタハウジング28と、上下に2分割された接続
ピン支持体30a,30bから構成されるように形成し、混成
集積回路10を構成する前の段階において、各接続ピン支
持体30a,30bを、対応する回路基板16a,16bに夫々固定す
ると共に、接続ピン24a,24bを対応する接続端子22g,22h
に夫々接続する動作を行なうように設定されている。こ
のようにして、混成集積回路10の組立性は良好に維持さ
れることになる。
Also, in one embodiment described above, the male connector 12
Is formed from the connector housing 28 and the connection pin supports 30a and 30b divided into upper and lower portions. In a stage before the hybrid integrated circuit 10 is formed, each connection pin support 30a and 30b is formed. And fixing them to the corresponding circuit boards 16a and 16b, respectively, and connecting the connection pins 24a and 24b to the corresponding connection terminals 22g and 22h.
Are set so as to perform the operation of connecting to each of them. In this way, the assemblability of the hybrid integrated circuit 10 is maintained well.

また、上述した一実施例においては、この雄型コネク
タ12が固着される混成集積回路10は、上下両面を一対の
回路基板16a,16bから規定するように構成されている。
この結果、この1実施例によれば、混成集積回路10の部
品点数が削減され、小型・低廉価が達成されることにな
る。
In the above-described embodiment, the hybrid integrated circuit 10 to which the male connector 12 is fixed is configured such that both upper and lower surfaces are defined by a pair of circuit boards 16a and 16b.
As a result, according to the first embodiment, the number of components of the hybrid integrated circuit 10 is reduced, and small size and low cost are achieved.

また、この一実施例においては、各々回路基板16a,16
bが、導電性のアルミニウム製の基板本体22aと、この基
板本体22a上に貼着された絶縁層22bと、この絶縁層22b
上に所定の回路パターンで貼着された導電層22cとを備
えるように形成されている。この結果、種々の回路素子
22dから発生する熱は、このアルミニウム製の基板本体2
2aを放熱板ととして利用して、放熱することが出来るた
め、別途、放熱部材を設ける必要が無くなり、大幅な小
型化が達成されることになる。
In this embodiment, the circuit boards 16a, 16a
b is a conductive aluminum substrate main body 22a, an insulating layer 22b stuck on the substrate main body 22a, and an insulating layer 22b
And a conductive layer 22c adhered thereto in a predetermined circuit pattern. As a result, various circuit elements
The heat generated from 22d is
Since the heat can be dissipated by using the 2a as a heat radiating plate, it is not necessary to separately provide a heat radiating member, and a significant reduction in size can be achieved.

更に、この一実施例においては、上述したように、ケ
ースの上下両面をアルミニウム製の基板本体22aを有す
る一対の回路基板16a,16bから夫々構成しているので、
これら回路基板16a,16bを、電磁シールド部材として利
用することが出来るものである。この結果、このケース
上の混成集積回路10の内部空間は、実質的に電磁シール
ドされ、回路素子22dは電磁波障害を受け難くなる。
Further, in this embodiment, as described above, since the upper and lower surfaces of the case are each constituted by a pair of circuit boards 16a and 16b having an aluminum substrate body 22a,
These circuit boards 16a and 16b can be used as electromagnetic shielding members. As a result, the internal space of the hybrid integrated circuit 10 on this case is substantially electromagnetically shielded, and the circuit element 22d is less susceptible to electromagnetic interference.

この発明は、上述した一実施例の構成に限定されるこ
となく、この発明の要旨を逸脱しない範囲で種々変形可
能であることは言うまでもない。
It is needless to say that the present invention is not limited to the configuration of the above-described embodiment, but can be variously modified without departing from the gist of the present invention.

例えば、上述した一実施例においては、混成集積回路
10として、エンジン制御ユニツトとして機能するよう説
明したが、これに限定されることなく、例えば、自動車
速制御装置、4輪操舵における制御装置、自動変速制御
装置等の各々の機能部品として作動するように構成され
得るものである。
For example, in one embodiment described above, a hybrid integrated circuit
Although described as functioning as an engine control unit as 10, the present invention is not limited to this. For example, it may operate as a functional component such as a vehicle speed control device, a control device for four-wheel steering, an automatic transmission control device, or the like. It can be configured as follows.

また、上述した一実施例においては、混成集積回路10
は、上下一対の回路基板16a,16bを備えるように説明し
たが、この発明はこのような構成に限定されることな
く、例えば、互いに平行になされた3枚の回路基板を有
するように構成しても良いことは言うまでもない。
Further, in one embodiment described above, the hybrid integrated circuit 10
Has been described as including a pair of upper and lower circuit boards 16a and 16b, but the present invention is not limited to such a configuration, and may be configured to have, for example, three circuit boards parallel to each other. Needless to say, this is acceptable.

更に、上述した一実施例においては、記憶素子22d2
おける書き換え対象は、データであると説明したが、こ
れに限定されることなく、記憶素子として機能するICチ
ツプの制御プログラムを書き換える場合にも同様に適用
することが出来るものである。
Further, in one embodiment described above, rewritten in the storage element 22 d 2 has been described as a data, without having to be limited to this, even when the rewrite control program of the IC chip which functions as a memory element It can be applied similarly.

また、上述した一実施例においては、データの書き換
えが、この混成集積回路10の開発に際して有効である旨
説明してきたが、この発明は、このような開発段階で有
効であるのみならず、例えば、製品が市場に流通された
段階において、制御内容がバージヨンアツプされて変更
された場合に、ユーザは、この混成集積回路10を修理工
場等に持ち込む事により、この混成集積回路10を取り換
えることなく、簡単に、バージヨンアツプされた制御内
容に書き換えられることが安価に出来、ユーザにとつて
非常に便利なものとなる。
Further, in the above-described embodiment, it has been described that data rewriting is effective in the development of the hybrid integrated circuit 10. However, the present invention is not only effective in such a development stage, but also includes, for example, In the case where the control content is changed by version up at the stage when the product is distributed to the market, the user can bring the hybrid integrated circuit 10 to a repair shop or the like without replacing the hybrid integrated circuit 10. It can be easily rewritten into the version-up control contents at low cost, which is very convenient for the user.

[発明の効果] 以上詳述したように、発明に係わる金属基板を有する
集積回路は、金属基板上に絶縁層を介して所望形状の導
電層が形成された回路基板と、前記絶縁層上に取り外し
不能に取り付けられ、外部からの操作により書き換え可
能な記憶内容を不揮発に有する回路素子を含む少なくと
も1つの電子部品とを具備し、前記回路基板は、該回路
基板を外壁の一部とする筐体を形成し、該筐体の1面は
外部機器と接続可能なコネクタにより閉鎖されているこ
とを特徴としている。
[Effects of the Invention] As described above in detail, an integrated circuit having a metal substrate according to the present invention includes a circuit board in which a conductive layer having a desired shape is formed on a metal substrate with an insulating layer interposed therebetween; At least one electronic component including a circuit element that is non-removably attached and has nonvolatile storage contents that can be rewritten by an external operation, and the circuit board includes the circuit board as a part of an outer wall. A body is formed, and one surface of the housing is closed by a connector connectable to an external device.

また、この発明に係わる金属基板を有する集積回路に
おいて、前記回路基板上において、前記回路素子と周辺
回路素子とを接続する信号線群上に、信号遮断回路が介
設されていることを特徴としている。
In the integrated circuit having a metal substrate according to the present invention, a signal cutoff circuit is provided on a signal line group connecting the circuit element and a peripheral circuit element on the circuit board. I have.

また、この発明に係わる金属基板を有する集積回路に
おいて、前記信号遮断回路と回路素子との間の信号線群
上に、導電性の接触部材が電気的に接続され、この接触
部材を介して、回路素子への記憶内容の入出力が行われ
ることを特徴としている。
Further, in the integrated circuit having the metal substrate according to the present invention, a conductive contact member is electrically connected to a signal line group between the signal cutoff circuit and the circuit element, and through the contact member, It is characterized in that input and output of stored contents to and from circuit elements are performed.

従つて、この発明によれば、集積回路の開発段階にお
いて、開発の自由度を大きくすることの出来る金属基板
を有する集積回路が提供される事になる。
Therefore, according to the present invention, there is provided an integrated circuit having a metal substrate capable of increasing the degree of freedom of development in the development stage of the integrated circuit.

【図面の簡単な説明】[Brief description of the drawings]

第1図はこの発明に係わる金属基板を有する集積回路の
一実施例を示す斜視図; 第2図は第1図に示す集積回路の構成を示す分解斜視
図; 第3A図は第1図におけるA−A線に沿つて切断して示す
断面図; 第3B図は第1図におけるB−B線に沿つて切断して示す
断面図; 第4A図は共通基板の構成を示す平面図; 第4B図は共通基板の構成を示す断面図; 第5図は雄型コネクタが取り付けられた集積回路の構成
を示す断面図; 第6図は雄型コネクタの構成を具体的に示す分解斜視
図; 第7図は雄型コネクタを組み立てられた状態で示す正面
図; 第8図は両接続ピン支持体が、開かれた状態の回路基板
に夫々固定された状態を示す上面図; 第9図は第1の回路基板上の回路素子の配設状態を概略
的に示す斜視図; 第10図は第9図に示す第1の回路基板におけるECUのブ
ロツク構成を示すブロツク図;そして、 第11図は第9図に示す第1の回路基板上におけるCPUと
記憶素子との具体的な接続状態を示す結線図である。 図中、10……混成集積回路、12……雄型コネクタ、14…
…雌型コネクタ、14a;14b……接続端子、16a……第1の
回路基板、16b……第2の回路基板、18……側板、18a;1
8b……段部、20……枠体、20a……本体、20b;20c……フ
ランジ部、22……共通基板、22a……基板本体、22b……
絶縁層、22c……導電層、22d……回路素子、22d1……CP
U、22d2……記憶素子、22d3……ボンデイングワイヤ、2
2d4;22d4a;22d4b;22d4c……パツド、22d5;22d6;22d7
……バス遮断回路、22e……開口部、22f……フレキシブ
ル基板、22g;22h……接続端子、24a;24b……接続ピン、
24a1;24b1……水平部、24a2;24b2……垂直部、24a3;24b
3……折曲部、26……シールラバー、28……コネクタハ
ウジング、30a……上側の接続ピン支持体、30a1……起
立片、30a2……突出片、30b……下側の接続ピン支持
体、30b1……起立片、30b2……突出片、32a;32b……凹
所、34……嵌合穴、36a;36b……フレーム部材、38……
エポキシ系樹脂、40a;40b……フランジ部、42……プロ
ーブユニツト、44……フレキシブル接続基板である。
FIG. 1 is a perspective view showing an embodiment of an integrated circuit having a metal substrate according to the present invention; FIG. 2 is an exploded perspective view showing a configuration of the integrated circuit shown in FIG. 1; FIG. 3B is a cross-sectional view taken along line AA; FIG. 3B is a cross-sectional view taken along line BB in FIG. 1; FIG. 4A is a plan view showing a configuration of a common substrate; 4B is a cross-sectional view showing the configuration of the common board; FIG. 5 is a cross-sectional view showing the configuration of an integrated circuit to which the male connector is attached; FIG. 6 is an exploded perspective view specifically showing the configuration of the male connector; FIG. 7 is a front view showing the assembled state of the male connector; FIG. 8 is a top view showing a state in which both connection pin supports are fixed to the circuit board in an opened state, respectively; FIG. 10 is a perspective view schematically showing an arrangement state of circuit elements on a first circuit board; FIG. 10 is a first circuit shown in FIG. Block diagram showing a block configuration of an ECU in the plate; and FIG. 11 is a connection diagram showing a specific connection between the CPU and the memory element in the first circuit board illustrated in Figure 9. In the figure, 10 ... hybrid integrated circuit, 12 ... male connector, 14 ...
... female connector, 14a; 14b ... connection terminal, 16a ... first circuit board, 16b ... second circuit board, 18 ... side plate, 18a;
8b ... step, 20 ... frame, 20a ... body, 20b; 20c ... flange, 22 ... common board, 22a ... board body, 22b ...
Insulating layer, 22c ...... conductive layer, 22d ...... circuit elements, 22d 1 ...... CP
U, 22d 2 … storage element, 22d 3 … bonding wire, 2
22d 4 ; 22d 4a ; 22d 4b ; 22d 4c ...... pad, 22d 5 ; 22d 6 ; 22d 7 ;
… Bus interrupting circuit, 22e… Opening, 22f… Flexible board, 22g; 22h… Connection terminal, 24a; 24b… Connection pin,
24a 1 ; 24b 1 ... horizontal part, 24a 2 ; 24b 2 ... vertical part, 24a 3 ; 24b
3 … Bending part, 26… Seal rubber, 28… Connector housing, 30 a… Upper connection pin support, 30 a 1 … Standing piece, 30 a 2 … Projecting piece, 30 b… Lower connection Pin support, 30b 1 ... standing piece, 30b 2 ... projecting piece, 32a; 32b ... recess, 34 ... fitting hole, 36a; 36b ... frame member, 38 ...
An epoxy resin, 40a; 40b ... a flange portion, 42 ... a probe unit, 44 ... a flexible connection board.

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】金属基板上に絶縁層を介して所望形状の導
電層が形成された回路基板と、 前記絶縁層上に取り外し不能に取り付けられ、外部から
の操作により書き換え可能な記憶内容を不揮発に有する
回路素子を含む少なくとも1つの電子部品とを具備し、 前記回路基板は、該回路基板を外壁の一部とする筐体を
形成し、該筐体の1面は外部機器と接続可能なコネクタ
により閉鎖されていることを特徴とする金属基板を有す
る集積回路。
A circuit board having a conductive layer of a desired shape formed on a metal substrate via an insulating layer; and a non-removable storage content which is irremovably mounted on the insulating layer and which can be rewritten by an external operation. And at least one electronic component including a circuit element included in the circuit board, wherein the circuit board forms a housing having the circuit board as a part of an outer wall, and one surface of the housing is connectable to an external device. An integrated circuit having a metal substrate closed by a connector.
【請求項2】前記回路基板上において、前記回路素子と
周辺回路素子とを接続する信号線群上に、信号遮断回路
が介設されていることを特徴とする請求項第1項に記載
の金属基板を有する集積回路。
2. The circuit according to claim 1, wherein a signal cutoff circuit is provided on a signal line group connecting the circuit element and a peripheral circuit element on the circuit board. An integrated circuit having a metal substrate.
【請求項3】前記信号遮断回路と回路素子との間の信号
線群上に、導電性の接触部材が電気的に接続され、この
接触部材を介して、回路素子への記憶内容の入出力が行
われることを特徴とする請求項第1項に記載の金属基板
を有する集積回路。
3. A conductive contact member is electrically connected to a signal line group between the signal cutoff circuit and the circuit element, and input / output of stored contents to / from the circuit element via the contact member. 2. An integrated circuit having a metal substrate according to claim 1, wherein:
JP1126716A 1989-05-22 1989-05-22 Integrated circuit with metal substrate Expired - Fee Related JP2702224B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1126716A JP2702224B2 (en) 1989-05-22 1989-05-22 Integrated circuit with metal substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1126716A JP2702224B2 (en) 1989-05-22 1989-05-22 Integrated circuit with metal substrate

Publications (2)

Publication Number Publication Date
JPH02306684A JPH02306684A (en) 1990-12-20
JP2702224B2 true JP2702224B2 (en) 1998-01-21

Family

ID=14942100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1126716A Expired - Fee Related JP2702224B2 (en) 1989-05-22 1989-05-22 Integrated circuit with metal substrate

Country Status (1)

Country Link
JP (1) JP2702224B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2722820B2 (en) * 1990-12-27 1998-03-09 松下電器産業株式会社 Metal base substrate
DE102006052620B4 (en) * 2006-11-08 2009-07-09 Semikron Elektronik Gmbh & Co. Kg Circuit arrangement with a power module that is combined with a printed circuit board.

Also Published As

Publication number Publication date
JPH02306684A (en) 1990-12-20

Similar Documents

Publication Publication Date Title
US5274570A (en) Integrated circuit having metal substrate
JPH0750767B2 (en) Integrated circuit having metal substrate
JP2690533B2 (en) Connector structure of hybrid integrated circuit
JPH02170597A (en) On-vehicle control unit structure
JP2702225B2 (en) Integrated circuit with metal substrate
JP2702224B2 (en) Integrated circuit with metal substrate
US5616954A (en) Flat package for semiconductor IC
JP2702223B2 (en) Integrated circuit with metal substrate
JP3693245B2 (en) VEHICLE POWER CIRCUIT DEVICE AND MANUFACTURING METHOD THEREOF
JPH0334490A (en) Integrated circuit with metal board
JPH03104151A (en) Integrated circuit provided with metal board
JP2721378B2 (en) Connector structure of hybrid integrated circuit
JPH0334492A (en) Integrated circuit with metal board
JPH11121106A (en) Connector
JPH0334450A (en) Integrated circuit having metallic board
JPH01143246A (en) Semiconductor device
JP2746965B2 (en) Connector structure of integrated circuit having metal substrate
JPH02117077A (en) Connector structure for integrated circuit having metallic substrate
JPH02199898A (en) Automotive control unit structure
JPH02226675A (en) Fixing construction for hybrid integrated circuit
JP2002299521A (en) Hybrid integrated circuit having vibration-proof protecting structure of bonding wire
JPH02170381A (en) Integrated circuit with metal base board
JPH066465Y2 (en) Assembly structure of hybrid integrated circuit
JPH11330712A (en) Electronic circuit package
JP2621960B2 (en) Mounting device for integrated circuit having metal substrate

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees