JP2697022B2 - Unit operation setting method - Google Patents

Unit operation setting method

Info

Publication number
JP2697022B2
JP2697022B2 JP28418488A JP28418488A JP2697022B2 JP 2697022 B2 JP2697022 B2 JP 2697022B2 JP 28418488 A JP28418488 A JP 28418488A JP 28418488 A JP28418488 A JP 28418488A JP 2697022 B2 JP2697022 B2 JP 2697022B2
Authority
JP
Japan
Prior art keywords
unit
operation setting
peripheral
cpu
peripheral unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP28418488A
Other languages
Japanese (ja)
Other versions
JPH02129748A (en
Inventor
眞也 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP28418488A priority Critical patent/JP2697022B2/en
Publication of JPH02129748A publication Critical patent/JPH02129748A/en
Application granted granted Critical
Publication of JP2697022B2 publication Critical patent/JP2697022B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、挿抜自在な複数の周辺ユニットとその複数
の周辺ユニットに対する動作設定,動作制御等を行うCP
Uユニットとを含む装置に関し、特に周辺ユニットに対
する動作設定方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a plurality of peripheral units which can be inserted and removed, and a CP which performs operation setting, operation control, and the like for the plurality of peripheral units.
The present invention relates to an apparatus including a U unit, and particularly to an operation setting method for a peripheral unit.

〔従来の技術〕[Conventional technology]

装置が果たす機能の一部をプリント板ユニットの如き
周辺ユニットが受け持ち、1つ又は複数のCPUユニット
が装置全体の制御や管理等の他の機能を受け持つ加入者
系伝送装置などの如き装置において、各周辺ユニットが
所望の状態から動作を開始する等のために、内部状態を
所望の状態に設定するという動作設定が必要になる場合
がある。このような動作設定は、周辺ユニットの数が増
えると人手操作では煩雑となり又正しく且つ速やかに動
作設定することが難しくなるので、周辺ユニットの動作
設定をCPUユニットで行うようにした装置が提案ないし
実用化されている。これは、CPUユニットがリセットさ
れたとき、CPUユニットが各周辺ユニットをアクセス
し、その動作設定を行うものである。また、各ユニット
は装置に対し挿抜自在に構成され、点検,交換等の為に
装置の動作中に取り外し或いは装着ができるようになっ
ている。装置動作中に或る周辺ユニットを取り外して点
検する為、あるいは別の周辺ユニットと交換する為、周
辺ユニットの取り外し,装着を行った場合、装着後の周
辺ユニットに対して動作設定が再度必要となる。このた
め、リセット時以外にも装置外部からの人為的な動作設
定指示に応答して周辺ユニットの動作設定を行う機能を
CPUユニットに付加しているのが普通である。
In a device such as a subscriber transmission device or the like in which a peripheral unit such as a printed board unit performs part of the functions performed by the device and one or more CPU units perform other functions such as control and management of the entire device, In some cases, an operation setting of setting the internal state to a desired state is required in order for each peripheral unit to start operation from a desired state. Such an operation setting becomes complicated by manual operation when the number of peripheral units increases, and it becomes difficult to perform operation setting correctly and quickly. Therefore, there is no proposal for a device in which the operation setting of the peripheral unit is performed by the CPU unit. Has been put to practical use. This means that when the CPU unit is reset, the CPU unit accesses each peripheral unit and sets the operation thereof. Each unit is configured to be freely inserted into and removed from the apparatus, and can be removed or mounted during operation of the apparatus for inspection, replacement, and the like. When removing or installing a peripheral unit to remove and inspect a certain peripheral unit during operation of the device, or to replace it with another peripheral unit, it is necessary to set operation again for the peripheral unit after installation Become. For this reason, a function to set the operation of the peripheral unit in response to an artificial operation setting instruction from outside the device other than at the time of reset is provided.
It is usually added to the CPU unit.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

しかしながら、周辺ユニットの動作設定が必要となる
毎にCPUユニットをリネットすることは、装置の機能が
一時的に停止することになり、問題である。また、装置
の機能を停止させずに周辺ユニットの動作設定を行う為
に人為的な動作設定指示を外部から与える方法では、そ
れだけ装置メンテナンスが複雑化し、また人為的な誤り
によって装置が誤動作する危険性も大きい。
However, re-netting the CPU unit every time the operation setting of the peripheral unit is required is a problem because the function of the device is temporarily stopped. In addition, in a method in which an artificial operation setting instruction is externally provided in order to perform an operation setting of the peripheral unit without stopping the function of the apparatus, the maintenance of the apparatus becomes complicated accordingly, and the apparatus may malfunction due to a human error. The nature is also large.

そこで本発明の目的は、周辺ユニットを装置に装着す
るだけで自動的にその周辺ユニットに対する動作設定が
行えるユニットの動作設定方法を提供することにある。
Therefore, an object of the present invention is to provide an operation setting method of a unit which can automatically set an operation for the peripheral unit simply by attaching the peripheral unit to the device.

〔課題を解決するための手段〕[Means for solving the problem]

本発明のユニットの動作設定方法は上記の目的を達成
するために、挿抜自在な複雑の周辺ユニットとこの複数
の周辺ユニットに対する動作設定,動作制御等を行うCP
Uユニットとを含む装置において、前記各周辺ユニット
に、前記CPUユニットからの動作設定が済んでいるか否
かを示すデータを記憶する記憶手段と、この記憶手段に
対する前記CPUユニットからのデータの読み出し及び書
き込みを可能にするインタフェイスとを設け、前記CPU
ユニットは、定期的に前記各周辺ユニットの記憶手段に
記憶されたデータを前記インタフェイスを介して読み出
し、動作設定が済んでいないことを示すデータのとき
は、その周辺ユニットに対し所定の動作設定を行った
後、その記憶手段に動作設定が済んでいることを示すデ
ータを前記インタフェイスを介して書き込むようにして
いる。
In order to achieve the above object, the operation setting method of the unit according to the present invention includes a complex peripheral unit which can be inserted and removed and a CP which performs operation setting, operation control, etc. for the plurality of peripheral units.
In an apparatus including a U unit, in each of the peripheral units, storage means for storing data indicating whether or not operation setting from the CPU unit has been completed, and reading and reading of data from the CPU unit to the storage means. An interface that enables writing, the CPU
The unit periodically reads out the data stored in the storage means of each of the peripheral units via the interface, and when the data indicates that the operation setting has not been completed, a predetermined operation setting for the peripheral unit is performed. After that, data indicating that the operation setting has been completed is written into the storage means via the interface.

〔作用〕[Action]

本発明のユニットの動作設定方法においては、各周辺
ユニットの記憶手段が、自周辺ユニットの動作設定が済
んでいるか否かを示すデータを保持し、インタフェイス
が、自周辺ユニットが装置に装着された状態で自周辺ユ
ニット内の記憶手段に対するCPUユニットからのデータ
の読み出し及び書き込み可能にし、CPUユニットが、定
期的に装置に装着された各周辺ユニットの記憶手段に記
憶されたデータを各々のインタフェイスを介して読み出
し、動作設定が済んでいないことを示すデータのとき
は、その周辺ユニットに対し所定の動作設定を行った
後、その記憶手段に動作設定が済んでいることを示すデ
ータを前記インタフェイスを介して書き込む。
In the operation setting method of the unit of the present invention, the storage means of each peripheral unit holds data indicating whether or not the operation setting of the own peripheral unit has been completed, and the interface is provided when the own peripheral unit is mounted on the device. In this state, it is possible to read and write data from the CPU unit to the storage means in its own peripheral unit, and the CPU unit periodically reads the data stored in the storage means of each peripheral unit mounted on the device into each interface. When the data is read through the face and indicates that the operation setting has not been completed, the predetermined operation setting is performed for the peripheral unit, and then the data indicating that the operation setting has been completed is stored in the storage unit. Write via interface.

〔実施例〕〔Example〕

次に、本発明の実施例について図面を参照して詳細に
説明する。
Next, embodiments of the present invention will be described in detail with reference to the drawings.

第1図は本発明のユニットの動作設定方法を適用した
装置の一例を示すブロック図である。この実施例の装置
は、CPUユニット1と、複数の周辺ユニット2〜6とを
含んでいる。周辺ユニット2〜6は、本装置の機能の一
部を受け持つユニットであり、コネクタCN1〜CN5によっ
て本装置と挿抜自在になっている。またCPUユニット1
は、情報伝達手段たとえば本実施例ではバスBUSおよび
各コネクタCN1〜CN5を介して各周辺ユニット2〜6と情
報の伝達が可能であり、各周辺ユニット2〜6に対する
動作設定,動作制御など本装置の全体的な制御,管理等
を司っている。
FIG. 1 is a block diagram showing an example of an apparatus to which the operation setting method of a unit according to the present invention is applied. The apparatus of this embodiment includes a CPU unit 1 and a plurality of peripheral units 2 to 6. The peripheral units 2 to 6 are units that perform a part of the functions of the present apparatus, and can be inserted into and removed from the present apparatus by connectors CN1 to CN5. CPU unit 1
Is capable of transmitting information to and from each of the peripheral units 2 to 6 via an information transmitting means such as a bus BUS and each of the connectors CN1 to CN5 in the present embodiment. It is responsible for overall control and management of the device.

周辺ユニット2は、1Bitメモリ21と、インタフェイス
22とが付加されている。この1Bitメモリ21は、自周辺ユ
ニット2が動作設定済みか否かを示す1Bitのデータを保
持するメモリであり、動作設定済みのときは例えば論理
値“1"を、そうでないときは論理値“0"を保持する。こ
の1Bitメモリ21は周辺ユニット2が本来有するRAM等の
領域を使用したり、フリップフロップで構成することが
できる。なお、1Bitメモリ21は周辺ユニット2が本装置
に装着されて電源が供給された時に“0"にリセットされ
る。インタフェイス22は、1Bitメモリ21に対するCPUユ
ニット1からのデータ読み出し及び書き込みを可能にす
る為のインタフェイスである。他の周辺ユニット3,4,5,
6も周辺ユニット2と同様に、1Bitメモリ31,41,51,61
と、インタフェイス32,42,52,62とを有する。
Peripheral unit 2 has 1 bit memory 21 and interface
22 is added. The 1-bit memory 21 is a memory that holds 1-bit data indicating whether the operation of the own peripheral unit 2 has been set. For example, when the operation has been set, the logical value “1” is set. Holds 0 ". The 1-bit memory 21 can use an area such as a RAM that the peripheral unit 2 originally has, or can be configured by a flip-flop. The 1-bit memory 21 is reset to "0" when the peripheral unit 2 is mounted on the apparatus and power is supplied. The interface 22 is an interface for enabling reading and writing of data from the CPU unit 1 to the 1-bit memory 21. Other peripheral units 3, 4, 5,
6 also has 1-bit memory 31, 41, 51, 61
And interfaces 32, 42, 52, and 62.

第2図はCPUユニット1がその動作中に定期的に実行
する動作設定処理の一例を示している。以下、第1図お
よび第2図を参照して本実施例の動作を説明する。
FIG. 2 shows an example of an operation setting process periodically executed by the CPU unit 1 during its operation. Hereinafter, the operation of this embodiment will be described with reference to FIG. 1 and FIG.

CPUユニット1は、周辺ユニットの動作設定状態の確
認時間が到来すると、第2図に示すように、装置に装着
された複数の周辺ユニット2〜6のうち、今回未確認の
1つの周辺ユニットの1Bitメモリに記憶されたデータを
そのインタフェイスを介して読み出し(ステップS1)、
そのデータが“1"(動作設定済み)か否かを判定する
(ステップS2)。そして、データが“1"の場合、未確認
の周辺ユニットが残っているか否かを判定し(ステップ
S3)、残っていればステップS1に戻って上述したと同様
の動作を未確認の周辺ユニットに対して行い、全ての周
辺ユニットに対する動作設定状態の確認が終了すれば、
今回の処理を終了する。また、ステップS2でデータが
“0"(動作未設定)であると判定したときは、その周辺
ユニットに対してアクセスし、CPUユニット1内のメモ
リに予め記憶した動作設定内容に従って所定の動作設定
を行う(ステップS4)。そして、その1Bitメモリにイン
タフェイスを介して“1"を書き込み(ステップS5)、ス
テップS3に進む。このようにしてCPUユニット1は、定
期的に各周辺ユニット2〜6の1Bitメモリ21〜61のデー
タを調べ、若し動作未設定の周辺ユニットが存在すれ
ば、それに対して動作設定を行っている。
When the confirmation time of the operation setting state of the peripheral unit comes, as shown in FIG. 2, the CPU unit 1 transmits 1 bit of one of the plurality of peripheral units 2-6, which have not been confirmed this time, to the peripheral unit. The data stored in the memory is read through the interface (step S1),
It is determined whether the data is "1" (operation set) (step S2). Then, if the data is “1”, it is determined whether or not an unconfirmed peripheral unit remains (step
S3) If it remains, return to step S1 and perform the same operation as described above for the unconfirmed peripheral units, and when the operation setting state confirmation for all peripheral units is completed,
This processing ends. When it is determined in step S2 that the data is "0" (operation not set), the peripheral unit is accessed, and the predetermined operation setting is performed in accordance with the operation setting stored in the memory in the CPU unit 1 in advance. Is performed (step S4). Then, "1" is written to the 1-bit memory via the interface (step S5), and the process proceeds to step S3. In this way, the CPU unit 1 periodically checks the data in the 1-bit memories 21 to 61 of the peripheral units 2 to 6 and, if there is a peripheral unit whose operation is not set, sets the operation for it. I have.

本実施例は上述した構成および動作を行うため、装置
の動作中に例えば周辺ユニット2を別の周辺ユニット
2′に交換する場合、周辺ユニット2′を装置に装着す
ればその1Bitメモリに“0"が初期設定され、CPUユニッ
ト1の次の周期の動作設定確認処理時に、周辺ユニット
2′が動作未設定であることが検知され、自動的に動作
設定が行われることになる。
In this embodiment, since the above-described configuration and operation are performed, for example, when the peripheral unit 2 is replaced with another peripheral unit 2 'during the operation of the apparatus, if the peripheral unit 2' is mounted on the apparatus, "0" is stored in its 1-bit memory. Is initially set, and in the operation setting confirmation processing of the next cycle of the CPU unit 1, it is detected that the peripheral unit 2 'is not set to operate, and the operation setting is automatically performed.

〔発明の効果〕〔The invention's effect〕

以上説明したように、本発明のユニットの動作設定方
法においては、装置に装着された周辺ユニットの記憶手
段に記憶されたデータをCPUユニットが定期的に読み出
し、若し動作設定が済んでいないことを示す場合、その
周辺ユニットに対し動作設定を行うので、或る周辺ユニ
ットを別の周辺ユニットに交換する場合あるいは点検等
の為に一度取り外した後に元の位置に装着した場合等に
は、自動的にその周辺ユニットに対し動作設定が行われ
ることになる。従って、装置の動作を停止させることな
く、また人手により外部から指令を入力することなく自
動的に動作設定を行わせることが可能となる。
As described above, in the operation setting method of the unit of the present invention, the data stored in the storage unit of the peripheral unit mounted on the device is periodically read by the CPU unit, and the operation setting is not completed. In the case of, the operation setting is performed for that peripheral unit, so if a certain peripheral unit is replaced with another peripheral unit, or if it is removed once for inspection etc. Operation setting is performed for the peripheral unit. Therefore, the operation can be automatically set without stopping the operation of the apparatus and without manually inputting a command from outside.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明のユニットの動作設定方法を適用した装
置の一例を示すブロック図および、 第2図はCPUユニット1が定期的に行う動作設定確認処
理の一例を示す流れ図である。 図において、 1……CPUユニット 2〜6……周辺ユニット 21,31,41,51,61……1Bitメモリ 22,32,42,52,62……インタフェイス
FIG. 1 is a block diagram showing an example of an apparatus to which the unit operation setting method of the present invention is applied, and FIG. 2 is a flowchart showing an example of an operation setting confirmation process periodically performed by the CPU unit 1. In the figure, 1 ... CPU unit 2-6 ... Peripheral unit 21,31,41,51,61 ... 1Bit memory 22,32,42,52,62 ... Interface

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】挿抜自在な複数の周辺ユニットと該複数の
周辺ユニットに対する動作設定,動作制御等を行うCPU
ユニットとを含む装置において、 前記各周辺ユニットに、前記CPUユニットからの動作設
定が済んでいるか否かを示すデータを記憶する記憶手段
と、該記憶手段に対する前記CPUユニットからのデータ
の読み出し及び書き込みを可能にするインタフェイスと
を設け、 前記CPUユニットは、定期的に前記各周辺ユニットの記
憶手段に記憶されたデータを前記インタフェイスを介し
て読み出し、動作設定が済んでいないことを示すデータ
のときは、その周辺ユニットに対し所定の動作設定を行
った後、その記憶手段に動作設定が済んでいることを示
すデータを前記インタフェイスを介して書き込むことを
特徴とするユニットの動作設定方法。
A plurality of peripheral units that can be inserted and removed and a CPU that performs operation setting, operation control, and the like for the plurality of peripheral units.
A storage unit for storing, in each of the peripheral units, data indicating whether or not an operation setting from the CPU unit has been completed; and reading and writing of data from the CPU unit to the storage unit. The CPU unit periodically reads out data stored in the storage unit of each of the peripheral units via the interface, and outputs data indicating that operation setting has not been completed. When performing a predetermined operation setting for the peripheral unit, data indicating that the operation setting has been completed is written to the storage means via the interface.
JP28418488A 1988-11-10 1988-11-10 Unit operation setting method Expired - Lifetime JP2697022B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28418488A JP2697022B2 (en) 1988-11-10 1988-11-10 Unit operation setting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28418488A JP2697022B2 (en) 1988-11-10 1988-11-10 Unit operation setting method

Publications (2)

Publication Number Publication Date
JPH02129748A JPH02129748A (en) 1990-05-17
JP2697022B2 true JP2697022B2 (en) 1998-01-14

Family

ID=17675264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28418488A Expired - Lifetime JP2697022B2 (en) 1988-11-10 1988-11-10 Unit operation setting method

Country Status (1)

Country Link
JP (1) JP2697022B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09179800A (en) * 1995-12-26 1997-07-11 Nec Corp Exchanging system for communication control board

Also Published As

Publication number Publication date
JPH02129748A (en) 1990-05-17

Similar Documents

Publication Publication Date Title
DE19882696B4 (en) Memory transactions on a bus of low number of lines
JP3072531B2 (en) Pattern memory circuit for integrated circuit test equipment
JP2697022B2 (en) Unit operation setting method
JPH0546328A (en) Staging method for semiconductor storage device
JP2639927B2 (en) Test method for control device in data processing system
JP2862151B2 (en) Programmable controller
JPH07239921A (en) Pc card
JPS6012849A (en) Fault information recording system
JPS63191375A (en) Self-diagnosing method for floppy disk device
JP2001075842A (en) Method for analyzing abnormality cause
JPH0324640A (en) Debugging system for information processor
JPS58168121A (en) Processing system of power failure restoration
JPS6230105Y2 (en)
JP2005025371A (en) Disk array device and data write control method
CN117421271A (en) NVRAM data transmission method, device and system
JPS6243408Y2 (en)
JPS59197943A (en) System for detecting address space of memory
JPH03198136A (en) Check system for dma transfer data
JPS6029843A (en) Microprogram controller
JPH01284932A (en) Access device to internal memory area
JPS5856177B2 (en) magnetic bubble storage device
JP2002244857A (en) Control device
JPS635463A (en) Multiprocessor system
JPH03186944A (en) Processor system
JP2000020498A (en) Microcomputer and its restoring method

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080919

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080919

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090919

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20090919