JP2692013B2 - 光ゲートアレイ - Google Patents
光ゲートアレイInfo
- Publication number
- JP2692013B2 JP2692013B2 JP2179481A JP17948190A JP2692013B2 JP 2692013 B2 JP2692013 B2 JP 2692013B2 JP 2179481 A JP2179481 A JP 2179481A JP 17948190 A JP17948190 A JP 17948190A JP 2692013 B2 JP2692013 B2 JP 2692013B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- layer
- gate array
- thickness
- optical gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、第１の光の２次元情報により第２の光の２
次元情報を制御する光ゲートアレイに関するものであ
る。
次元情報を制御する光ゲートアレイに関するものであ
る。
［従来の技術］ 光ゲートアレイは、光情報処理や光信号処理のキーデ
バイスとしてその開発が非常に望まれている。従来、こ
の種の素子としては、例えば文献「アプライド・フィジ
ックス・レターズ52巻,1419頁」にみられるように同一
半導体基板上に形成された２つの多重量子井戸（MOW）p
in型光変調器を外部電極により直列に接続し、かつその
両端に定電圧源を接続した構成を有し、第１のpin型光
変調器の光入力強度により、第２のpin型光変調器に照
射された光の透過光を変化させる機能を有する「シンメ
トリック・シード（S-SEED）」と呼ばれる素子が提案さ
れている。この素子では、一定強度でバイアスされた光
の透過光をそれと同一波長の入力光により制御すること
ができる。その構成および特性を第12図を用いて説明す
る。
バイスとしてその開発が非常に望まれている。従来、こ
の種の素子としては、例えば文献「アプライド・フィジ
ックス・レターズ52巻,1419頁」にみられるように同一
半導体基板上に形成された２つの多重量子井戸（MOW）p
in型光変調器を外部電極により直列に接続し、かつその
両端に定電圧源を接続した構成を有し、第１のpin型光
変調器の光入力強度により、第２のpin型光変調器に照
射された光の透過光を変化させる機能を有する「シンメ
トリック・シード（S-SEED）」と呼ばれる素子が提案さ
れている。この素子では、一定強度でバイアスされた光
の透過光をそれと同一波長の入力光により制御すること
ができる。その構成および特性を第12図を用いて説明す
る。
第12図は従来素子（S-SEED）の構成および特性を示す
図であり、同図（ａ）は断面図，同図（ｂ）はその光入
出力特性図である。同図（ａ）において、100はpin構
造、101はp-AlGaAsクラッド層、102はi-AlGaAs/GaAsMQW
層、103はn-AlGaAsクラッド層、104はip-AlAsAs絶縁
層、105はGsAs基板、106は絶縁層、107は電極、108は定
電圧源、Piは入力光、Pbはバイアス光、Poは出力光であ
る。
図であり、同図（ａ）は断面図，同図（ｂ）はその光入
出力特性図である。同図（ａ）において、100はpin構
造、101はp-AlGaAsクラッド層、102はi-AlGaAs/GaAsMQW
層、103はn-AlGaAsクラッド層、104はip-AlAsAs絶縁
層、105はGsAs基板、106は絶縁層、107は電極、108は定
電圧源、Piは入力光、Pbはバイアス光、Poは出力光であ
る。
このような構成において、p-AlGaAsクラッド層101,i-
AlGaAs/GaAsMQW層102およびn-AlGaAsクラッド層103で構
成されるpin構造100は、ip-AlAsAs絶縁層104を介してGs
As基板105上に積層されている。pin構造100の側面はは
絶縁層106により被覆されている。第１のpin構造のn-Al
GaAsクラッド層103と第２のpin構造のp-AlGaAsクラッド
層101とは電極107により接続されている。いま、第１の
pin構造に入射される入力光をPi，第２のpin構造に入射
されるバイアス光をPb，その透過光をPoとすると、Pi-P
o特性には同図（ｂ）に示す正論理型の双安定特性が表
れる。光の強度変調には、量子閉じ込めシュタルク効果
（QCSE）、すなわちpin構造100の逆バイアス電圧を変化
させるこよにより、i-AlGaAs/GaAsMQW層102の励起子吸
収波長の光の透過率を変調させる効果を用いている。
AlGaAs/GaAsMQW層102およびn-AlGaAsクラッド層103で構
成されるpin構造100は、ip-AlAsAs絶縁層104を介してGs
As基板105上に積層されている。pin構造100の側面はは
絶縁層106により被覆されている。第１のpin構造のn-Al
GaAsクラッド層103と第２のpin構造のp-AlGaAsクラッド
層101とは電極107により接続されている。いま、第１の
pin構造に入射される入力光をPi，第２のpin構造に入射
されるバイアス光をPb，その透過光をPoとすると、Pi-P
o特性には同図（ｂ）に示す正論理型の双安定特性が表
れる。光の強度変調には、量子閉じ込めシュタルク効果
（QCSE）、すなわちpin構造100の逆バイアス電圧を変化
させるこよにより、i-AlGaAs/GaAsMQW層102の励起子吸
収波長の光の透過率を変調させる効果を用いている。
［発明が解決しようとする課題］ しかしながら、従来の光ゲートアレイでは、次の３つ
の問題があった。
の問題があった。
第１にpin構造の消光比、すなわちスイッチング前後
の出力光Poの強度が2:1〜3:1と低いため、この素子の複
数個直列に配置してカスケード動作させるためには、同
等の特性を有するpin構造を２個並列に配置して相互に
差動スイッチングさせるような複雑な構成が必要とされ
ていた。
の出力光Poの強度が2:1〜3:1と低いため、この素子の複
数個直列に配置してカスケード動作させるためには、同
等の特性を有するpin構造を２個並列に配置して相互に
差動スイッチングさせるような複雑な構成が必要とされ
ていた。
第２に入力光とバイアス光とを２つの隣接するpin構
造に同一方向からそれぞれ独立に照射する必要があり、
素子の取り扱いが極めて困難であった。例えば２つの２
次元光パターンの間で論理演算を行う場合、それぞれの
画像を互いの分離を保ったまま、２つのpin構造の間隔
分だけずらしてアレイの平面上に投射させなければなら
ず、そのためには高精度で複雑な光学系が必要とされて
いた。
造に同一方向からそれぞれ独立に照射する必要があり、
素子の取り扱いが極めて困難であった。例えば２つの２
次元光パターンの間で論理演算を行う場合、それぞれの
画像を互いの分離を保ったまま、２つのpin構造の間隔
分だけずらしてアレイの平面上に投射させなければなら
ず、そのためには高精度で複雑な光学系が必要とされて
いた。
第３に受光用のpin構造と変調用のpin構造光とが同一
構造であるため、光入出力特性は正論理ゲートに限ら
れ、かつ１程度の利得しか得られなかった。
構造であるため、光入出力特性は正論理ゲートに限ら
れ、かつ１程度の利得しか得られなかった。
したがって本発明の目的は、前述した問題点を解決
し、消光比が大きく、素子の構成が簡単でかつ取り扱い
が容易であり、光入出力特性の設計自由度が大きい光ゲ
ートアレイを提供することにある。
し、消光比が大きく、素子の構成が簡単でかつ取り扱い
が容易であり、光入出力特性の設計自由度が大きい光ゲ
ートアレイを提供することにある。
［課題を解決するための手段］ このような課題を解決するために本発明による光ゲー
トアレイは、第１の光の２次元情報により第２の光の２
次元情報を制御する光ゲートアレイにおいて、半導体基
板上にフォトダイオードもしくはフォトトランジスタ構
造を有し、第１の光の強度によりその電気出力が変化す
る受光部と、多重量子井戸構造をｉ層に含み、かつ多重
反射構造をｐ層もしくはｎ層に含むpin構造からなり、
電気出力により第２の反射率を変化させる機能を有する
光変調部とが垂直に積層され、かつそれらが２次元的配
列されている。
トアレイは、第１の光の２次元情報により第２の光の２
次元情報を制御する光ゲートアレイにおいて、半導体基
板上にフォトダイオードもしくはフォトトランジスタ構
造を有し、第１の光の強度によりその電気出力が変化す
る受光部と、多重量子井戸構造をｉ層に含み、かつ多重
反射構造をｐ層もしくはｎ層に含むpin構造からなり、
電気出力により第２の反射率を変化させる機能を有する
光変調部とが垂直に積層され、かつそれらが２次元的配
列されている。
本発明による光ゲートアレイでは、高コントラストを
得るためにMQW-pin構造光変調部に次の３つの構成を有
している。
得るためにMQW-pin構造光変調部に次の３つの構成を有
している。
（１）残留キャリア濃度を１×1014cm−３以下とするこ
とで、ゼロバイアス時に空之化し得るi-MQW層を厚くす
る。
とで、ゼロバイアス時に空之化し得るi-MQW層を厚くす
る。
消光比はi-MQW層の厚さに対して指数関数的に増加す
るため、i-MQW層の厚さはQCSE効果が表れる許容限界ま
で厚くしている。
るため、i-MQW層の厚さはQCSE効果が表れる許容限界ま
で厚くしている。
（２）i-MQW層の障壁層の厚さが井戸層の厚さの半分で
ある。
ある。
i-MQW層において、光が吸収変調を受けるのは井戸層
のみであるため、障壁層の厚さを可能な限り薄くするこ
とにより、周期数、すなわち井戸層の総数を大きくして
いる。
のみであるため、障壁層の厚さを可能な限り薄くするこ
とにより、周期数、すなわち井戸層の総数を大きくして
いる。
（３）ｐ層もしくはｎ層がDBR（ディストリビューテッ
ド・ブラッグ・リフレクタ）構造である。
ド・ブラッグ・リフレクタ）構造である。
入射光をDBR層で完全反射させることにより、実効的
な吸収長をi-MQW層の２倍としている。
な吸収長をi-MQW層の２倍としている。
［作用］ 本発明における光ゲートアレイでは、高い消光比が得
られるため、従来素子のように２つのpin構造間で差動
スイッチング動作させる必要がなく、単一のpin構造を
用いた簡単な構成により、複数の光ゲートアレイ間のカ
スケータブルな動作が可能となる。
られるため、従来素子のように２つのpin構造間で差動
スイッチング動作させる必要がなく、単一のpin構造を
用いた簡単な構成により、複数の光ゲートアレイ間のカ
スケータブルな動作が可能となる。
また、入力光とバイアス光とが基板を境にそれぞれ逆
方向から入射され、出力光はバイアス光として取り出さ
れるため、入力光とバイアス・出力光との分離が容易で
ある。特に２つの２次元光パターンの間で論理演算を行
う場合、それぞれのパターンを光ゲートアレイの両面に
投射されるだけでよく、高精度で複雑な光学系が不要と
なる。
方向から入射され、出力光はバイアス光として取り出さ
れるため、入力光とバイアス・出力光との分離が容易で
ある。特に２つの２次元光パターンの間で論理演算を行
う場合、それぞれのパターンを光ゲートアレイの両面に
投射されるだけでよく、高精度で複雑な光学系が不要と
なる。
さらに、受光部と変調部とは垂直積層されており、そ
れぞれの層形成を任意に選べるため、光入出力特性（例
えば利得、スイッチング光強度、論理型など）を自由に
設計することができる。例えば受光部をフォトトランジ
スタ構造とすることにより、利得を有するスイッチン
グ、すなわち微弱光により大強度のバイアス光のオン、
オフが可能となる。
れぞれの層形成を任意に選べるため、光入出力特性（例
えば利得、スイッチング光強度、論理型など）を自由に
設計することができる。例えば受光部をフォトトランジ
スタ構造とすることにより、利得を有するスイッチン
グ、すなわち微弱光により大強度のバイアス光のオン、
オフが可能となる。
［実施例］ 以下、図面を用いて本発明の実施例を詳細に説明す
る。
る。
第１図は、本発明による光ゲートアレイの一実施例を
説明する図であり、同図（ａ）は光ゲートアレイの構成
を示す模式図、同図（ｂ）はその等価回路図である。同
図において、印加電圧によりバイアス光Pbに対する反射
光Poの強度を変化させるMQW-pin構造光変調部１と、後
述するフォトダイオードを電気的に接続するトンネル接
合部２と、入力光Piにより光電流が変化するフォトダイ
オード３とが半導体基板４上に順に積層されている。な
お、MQW-pin構造光変調部１には、バイアス光Pbを完全
反射させるためのDBR構造が含まれている。これらの画
素構成素子（すなわちMQW-pin構造光変調部1,トンネル
接合部2,フォトダイオード３）を同一基板平面上にマト
リックス状に配列することにより、２次元アレイを形成
している。ここで入力光となる第１の光を基板裏面から
照射するとともにバイアス光となる第２の光を素子表面
に照射し、その反射光を出力光として取り出す。各画素
構成素子の最上層と最下層とは電極62および半導体基板
４を介して電気的に相互に接続されており、これらの両
端である電極60,61には定電圧源９が接続されている。
また、このように構成される光ゲートアレイは、同図
（ｂ）に等価回路で示すようにMQW-pin構造光変調部１
とフォトダイオード３とが極性を揃えて直列接続された
ものが画素数分だけ並列に接続され、この両端に定電圧
源９が接続されている。なお、この定電圧源９は、MQW-
pin構造光変調部1,フォトダイオード３が逆バイアスさ
れる向きに接続されている。また、各画素構成素子は、
入力光Piによりそれぞれ独立に動作する。
説明する図であり、同図（ａ）は光ゲートアレイの構成
を示す模式図、同図（ｂ）はその等価回路図である。同
図において、印加電圧によりバイアス光Pbに対する反射
光Poの強度を変化させるMQW-pin構造光変調部１と、後
述するフォトダイオードを電気的に接続するトンネル接
合部２と、入力光Piにより光電流が変化するフォトダイ
オード３とが半導体基板４上に順に積層されている。な
お、MQW-pin構造光変調部１には、バイアス光Pbを完全
反射させるためのDBR構造が含まれている。これらの画
素構成素子（すなわちMQW-pin構造光変調部1,トンネル
接合部2,フォトダイオード３）を同一基板平面上にマト
リックス状に配列することにより、２次元アレイを形成
している。ここで入力光となる第１の光を基板裏面から
照射するとともにバイアス光となる第２の光を素子表面
に照射し、その反射光を出力光として取り出す。各画素
構成素子の最上層と最下層とは電極62および半導体基板
４を介して電気的に相互に接続されており、これらの両
端である電極60,61には定電圧源９が接続されている。
また、このように構成される光ゲートアレイは、同図
（ｂ）に等価回路で示すようにMQW-pin構造光変調部１
とフォトダイオード３とが極性を揃えて直列接続された
ものが画素数分だけ並列に接続され、この両端に定電圧
源９が接続されている。なお、この定電圧源９は、MQW-
pin構造光変調部1,フォトダイオード３が逆バイアスさ
れる向きに接続されている。また、各画素構成素子は、
入力光Piによりそれぞれ独立に動作する。
次に第２図および第３図を用いて本発明による光ゲー
トアレイの動作原理を説明する。
トアレイの動作原理を説明する。
まず、第２図を用いてMQW-pin構造光変調部１の動作
を説明する。同図（ａ）に示す構成をMQW-pin構造光変
調部１に逆バイアスを印加したときのi-MQW層の吸収ス
ペクトルの変化を同図（ｂ）に示し、反射スペクトルの
変化を同図（ｃ）に示す。逆バイアス電圧Ｖが増加する
につれ、量子閉じ込めシュタルク効果（QCSE）により励
起子吸収ピーク（1e-1hh）は長波長側にシフトする。こ
れに伴ってMQW-pin構造光変調部１の反射スペクトル上
に現れる吸収ディップが長波長側にシフトする。ここで
MQW-pin構造光変調部１に照射する光の波長を逆バイア
ス時（Ｖ＝VB）の励起子吸収ピーク（λ１）にチューニ
ングしておくと、その反射光強度は同図（ｄ）に示すよ
うにバイアス電圧Ｖの増加とともに減少する。すなわち
pin構造光変調部１の印加電圧により出力光の強度を変
調できる。
を説明する。同図（ａ）に示す構成をMQW-pin構造光変
調部１に逆バイアスを印加したときのi-MQW層の吸収ス
ペクトルの変化を同図（ｂ）に示し、反射スペクトルの
変化を同図（ｃ）に示す。逆バイアス電圧Ｖが増加する
につれ、量子閉じ込めシュタルク効果（QCSE）により励
起子吸収ピーク（1e-1hh）は長波長側にシフトする。こ
れに伴ってMQW-pin構造光変調部１の反射スペクトル上
に現れる吸収ディップが長波長側にシフトする。ここで
MQW-pin構造光変調部１に照射する光の波長を逆バイア
ス時（Ｖ＝VB）の励起子吸収ピーク（λ１）にチューニ
ングしておくと、その反射光強度は同図（ｄ）に示すよ
うにバイアス電圧Ｖの増加とともに減少する。すなわち
pin構造光変調部１の印加電圧により出力光の強度を変
調できる。
次に第３図を用いて上記MQW-pin構造変調部１とフォ
トダイオード３とを組み合わせた光ゲートアレイの動作
を説明する。同図（ａ）は、上記MQW-pin構造光変調部
１とフォトダイオード３とを組み合わせた光ゲートの構
造を示す図であり、同図（ｂ）はMQW-pin構造光変調部
１のＩ−Ｖ曲線とフォトダイオード３および定電圧源９
の負荷曲線とを重ねて示したものである。ここでV1,V2
はそれぞれMQW-pin構造光変調部1,フォトダイオード３
の逆バイアス電圧、すなわちｐ層からみたｎ層の電位で
定義される。また、ＩはMQW-pin構造光変調部1,フォト
ダイオード３の光電流の向きを正としている。また、V
b1はMQW-pin構造光変調部１のビルトイン電圧、Vb2はフ
ォトダイオード３のビルトイン電圧である。このように
電圧を定義した場合、V1+V2は一定で定電圧電源９の電
源電圧Ｖに等しくなる。すなわちMQW-pin構造光変調部
1,フォトダイオード３の逆バイアス電圧の和は一定であ
り、MQW-pin構造光変調部１の電圧が増加するほどフォ
トダイオード３の電圧は減少する。
トダイオード３とを組み合わせた光ゲートアレイの動作
を説明する。同図（ａ）は、上記MQW-pin構造光変調部
１とフォトダイオード３とを組み合わせた光ゲートの構
造を示す図であり、同図（ｂ）はMQW-pin構造光変調部
１のＩ−Ｖ曲線とフォトダイオード３および定電圧源９
の負荷曲線とを重ねて示したものである。ここでV1,V2
はそれぞれMQW-pin構造光変調部1,フォトダイオード３
の逆バイアス電圧、すなわちｐ層からみたｎ層の電位で
定義される。また、ＩはMQW-pin構造光変調部1,フォト
ダイオード３の光電流の向きを正としている。また、V
b1はMQW-pin構造光変調部１のビルトイン電圧、Vb2はフ
ォトダイオード３のビルトイン電圧である。このように
電圧を定義した場合、V1+V2は一定で定電圧電源９の電
源電圧Ｖに等しくなる。すなわちMQW-pin構造光変調部
1,フォトダイオード３の逆バイアス電圧の和は一定であ
り、MQW-pin構造光変調部１の電圧が増加するほどフォ
トダイオード３の電圧は減少する。
いま、MQW-pin構造光変調部１に一定強度のバイアス
光Pbを照射しておき、フォトダイオード３に入射される
入力光Piの強度をゼロから増加させ、バイアス光Pbの反
射強度をモニタすると、同図（ｂ）に示すように入力光
PiがL0,L1,L2,・・・L7と増加するにつれ、フォトダイ
オード３のＩ−Ｖ曲線がＩ軸（電流Ｉ）ni沿って上方に
シフトするため、MQW-pin構造光変調部１の動作点は、W
0,W1,W2・・・W7と移動する。ここでpin構造光変調部１
の電圧V1は動作点W2からW5にかけて急激に増加する。こ
こで前述したようにバイアス電圧Ｖの増加によりpin構
造光変調部１の出力光Poが減少するため、同図（ｃ）に
示すようにPi-Po特性には負論理のゲート特性が現れ
る。なお、フォトダイオード３の代わりにフォトトラン
ジスタを接続した場合の動作原理も全く同様に説明され
る。
光Pbを照射しておき、フォトダイオード３に入射される
入力光Piの強度をゼロから増加させ、バイアス光Pbの反
射強度をモニタすると、同図（ｂ）に示すように入力光
PiがL0,L1,L2,・・・L7と増加するにつれ、フォトダイ
オード３のＩ−Ｖ曲線がＩ軸（電流Ｉ）ni沿って上方に
シフトするため、MQW-pin構造光変調部１の動作点は、W
0,W1,W2・・・W7と移動する。ここでpin構造光変調部１
の電圧V1は動作点W2からW5にかけて急激に増加する。こ
こで前述したようにバイアス電圧Ｖの増加によりpin構
造光変調部１の出力光Poが減少するため、同図（ｃ）に
示すようにPi-Po特性には負論理のゲート特性が現れ
る。なお、フォトダイオード３の代わりにフォトトラン
ジスタを接続した場合の動作原理も全く同様に説明され
る。
次に本発明による光ゲートアレイのMQW-pin構造光変
調部１において、高コントラストを得るための改良点を
AlGaAs/GaAs系を例として説明する。
調部１において、高コントラストを得るための改良点を
AlGaAs/GaAs系を例として説明する。
まず、第１にMQW-i層の残留キャリア濃度を通常値よ
りも２桁程度低い1014cm-3に低減化することにより、ゼ
ロバイアス時で空之化し得る最大ｉ層厚を従来の４倍の
４μｍに伸ばし、この値を光ゲートアレイに適用した。
りも２桁程度低い1014cm-3に低減化することにより、ゼ
ロバイアス時で空之化し得る最大ｉ層厚を従来の４倍の
４μｍに伸ばし、この値を光ゲートアレイに適用した。
第２にAlGaAs障壁層の厚さを従来の1/3の30Åとする
ことにより、i-MQW層に含まれる井戸層に総数を1.5倍以
上に増加させた。すなわちi-MQW層の厚さを４μｍとし
た場合、従来のMQW構造（障壁層100Å，井戸層100Å）
では200周期であるが、本発明に係わる構造（障壁層30
Å，井戸層100Å）では310周期が可能である。
ことにより、i-MQW層に含まれる井戸層に総数を1.5倍以
上に増加させた。すなわちi-MQW層の厚さを４μｍとし
た場合、従来のMQW構造（障壁層100Å，井戸層100Å）
では200周期であるが、本発明に係わる構造（障壁層30
Å，井戸層100Å）では310周期が可能である。
第３にｎ層をn-AlAs層（715Å）とn-Al0.3Ga0.7As（6
29Å）とを交互に25周期積層させたDBR構造とすること
により、実効的な吸収長を２倍とした。
29Å）とを交互に25周期積層させたDBR構造とすること
により、実効的な吸収長を２倍とした。
このような構成によると、従来の10倍以上の消光比
（30:1）を得ることができる。なお、これらの改良点
は、InGaAs/InP,InAlAs/InGaAs,GaAs/InGaAsなどの他の
材料系にも適用できる。
（30:1）を得ることができる。なお、これらの改良点
は、InGaAs/InP,InAlAs/InGaAs,GaAs/InGaAsなどの他の
材料系にも適用できる。
次に本発明の具体例を第４図〜第11図を用いて以下の
順に説明する。
順に説明する。
（１）受光部と変調部との接続にトンネル接合を用いた
GaAs系素子。
GaAs系素子。
（２）受光部と変調部との接続に中間電極を用いたGaAs
系素子。
系素子。
（３）AlGaAsエピタキシャル基板を用いたGaAs系素子。
（４）受光部にフォトトランジスタ構造を用いたGaAs系
素子。
素子。
（５）上記（１）のInP系素子。
（６）上記（４）のInP系素子。
（１）受光部と変調部との接続にトンネル接合を用いた
GaAs系素子。
GaAs系素子。
第４図に素子の断面図を示す。同図において、Siドー
プn-GaAs基板40（厚さ350μｍ）上に３つの構成部分、
すなわちp-GaAsキャップ層10（厚さ0.1μｍ）,p-Al0.3G
a0.7Asクラッド層11（厚さ0.5μｍ），アンドープGaAs
井戸層（厚さ100Å）とアンドープAl0.3Ga0.7As障壁層
（厚さ30Å）とを交互に310周期積層した構造からなるi
-MQW層12およびn-AlAs層（厚さ715Å）とn-Al0.3Ga0.7A
s層（厚さ629Å）とを交互に25周期積層した構造からな
るn-DBR層13を順に積層した構造からなる反射モードMQW
-pin構造光変調部１と、n++‐GaAs層20（厚さ0.1μｍ）
およびp++‐GaAs層21（厚さ0.1μｍ）からなるトンネル
インターコネクト２′と、p-Al0.3Ga0.7As層30（厚さ0.
5μｍ）,i-GaAs層31（厚さ５μｍ）およびn-Al0.3Ga0.7
As層32（厚さ0.5μｍ）からなるDH（ダブルヘテロ）構
造pinフォトダイオード３とを分子線エピタキシャル成
長法により積層した。なお、ｐ型,n型ドーパントによは
それぞれBe,Siを用いた。
プn-GaAs基板40（厚さ350μｍ）上に３つの構成部分、
すなわちp-GaAsキャップ層10（厚さ0.1μｍ）,p-Al0.3G
a0.7Asクラッド層11（厚さ0.5μｍ），アンドープGaAs
井戸層（厚さ100Å）とアンドープAl0.3Ga0.7As障壁層
（厚さ30Å）とを交互に310周期積層した構造からなるi
-MQW層12およびn-AlAs層（厚さ715Å）とn-Al0.3Ga0.7A
s層（厚さ629Å）とを交互に25周期積層した構造からな
るn-DBR層13を順に積層した構造からなる反射モードMQW
-pin構造光変調部１と、n++‐GaAs層20（厚さ0.1μｍ）
およびp++‐GaAs層21（厚さ0.1μｍ）からなるトンネル
インターコネクト２′と、p-Al0.3Ga0.7As層30（厚さ0.
5μｍ）,i-GaAs層31（厚さ５μｍ）およびn-Al0.3Ga0.7
As層32（厚さ0.5μｍ）からなるDH（ダブルヘテロ）構
造pinフォトダイオード３とを分子線エピタキシャル成
長法により積層した。なお、ｐ型,n型ドーパントによは
それぞれBe,Siを用いた。
成長ウエハから1.5cm角のチップを切り出した。その
中央部の1cm角に範囲にわたり、直径100μm,200μｍピ
ッチで50×50のマトリックス状にメサ分割することによ
り、画素構成素子を形成した。p-GaAsキャップ層の表面
には、外径80μm,内径60μｍの円環状のAuZnNiオーミッ
ク電極60（厚さ1000Å），エッチングによりGaAs基板表
面を露出させたチップ周辺部にはAuGeNiのオーミック電
極61（厚さ1000Å）を形成した。画素構成素子の側面を
SiN膜70により保護し、隣接する素子の間隔をポリイミ
ド膜71により埋め込んだ。AuZnNiオーミック電極60相互
を接続するために光入出力部（円環状電極の内側）とチ
ップ周辺部以外の全面にAuGr電極（厚さ2000Å）とを形
成した。受光部のp-GaAs層10を素子の裏側のGaAs基板40
をそれぞれ選択エッチングにより剥離した後、SiN反射
防止膜72,73（厚さ1200Å）を形成した。チップをパタ
ーン電極付のガラス基板に透明エポキシにより接着した
後、AuCr電極62,AuGeNi電極61と一対のガラス基板上の
パターン電極とをそれぞれワイヤボンディングにより接
続した。そして30Vの定電圧源を基板側を正極，素子側
を負極として接続した。
中央部の1cm角に範囲にわたり、直径100μm,200μｍピ
ッチで50×50のマトリックス状にメサ分割することによ
り、画素構成素子を形成した。p-GaAsキャップ層の表面
には、外径80μm,内径60μｍの円環状のAuZnNiオーミッ
ク電極60（厚さ1000Å），エッチングによりGaAs基板表
面を露出させたチップ周辺部にはAuGeNiのオーミック電
極61（厚さ1000Å）を形成した。画素構成素子の側面を
SiN膜70により保護し、隣接する素子の間隔をポリイミ
ド膜71により埋め込んだ。AuZnNiオーミック電極60相互
を接続するために光入出力部（円環状電極の内側）とチ
ップ周辺部以外の全面にAuGr電極（厚さ2000Å）とを形
成した。受光部のp-GaAs層10を素子の裏側のGaAs基板40
をそれぞれ選択エッチングにより剥離した後、SiN反射
防止膜72,73（厚さ1200Å）を形成した。チップをパタ
ーン電極付のガラス基板に透明エポキシにより接着した
後、AuCr電極62,AuGeNi電極61と一対のガラス基板上の
パターン電極とをそれぞれワイヤボンディングにより接
続した。そして30Vの定電圧源を基板側を正極，素子側
を負極として接続した。
第５図は、画素構成素子の光入出力特性の一例であ
る。入力光Pi，バイアス光Pbともに波長850nmの半導体
レーザ光を用いた。入力光Piは基板の裏面から入射さ
せ、その強度を０〜15mWの間で変化させた。バイアス光
Pbとして強度10mWのレーザ光をスポット径50μｍ以下に
絞り込み、素子表面の光入出力部に入射させ、その反射
光Poの強度をパワーメータにより測定した。同図に示す
ようにPi-Po特性には負論理の閾値特性が現れ、消光比
（PoH/PoL）は30:1,利得（ΔPo／ΔPi）は１程度であっ
た。入力光照射用の半導体レーザをパルス動作させ、反
射光の応答をフォトダイオードで測定したところ、応答
速度は20nsであった。なお、i-MQW層を従来構造（AlGaA
s層100Å,GaAs層100Å,50周期）とした場合の消光比は
3:1であり、MQW構造の改良により消光比が10倍増加して
いることを確認した。
る。入力光Pi，バイアス光Pbともに波長850nmの半導体
レーザ光を用いた。入力光Piは基板の裏面から入射さ
せ、その強度を０〜15mWの間で変化させた。バイアス光
Pbとして強度10mWのレーザ光をスポット径50μｍ以下に
絞り込み、素子表面の光入出力部に入射させ、その反射
光Poの強度をパワーメータにより測定した。同図に示す
ようにPi-Po特性には負論理の閾値特性が現れ、消光比
（PoH/PoL）は30:1,利得（ΔPo／ΔPi）は１程度であっ
た。入力光照射用の半導体レーザをパルス動作させ、反
射光の応答をフォトダイオードで測定したところ、応答
速度は20nsであった。なお、i-MQW層を従来構造（AlGaA
s層100Å,GaAs層100Å,50周期）とした場合の消光比は
3:1であり、MQW構造の改良により消光比が10倍増加して
いることを確認した。
（２）受光部と変調部との接続に中間電極を用いたGaAs
系素子。
系素子。
第４図に示す素子では、受光部と変調部との接続にト
ンネル接合を用いているため、内部抵抗が大きく応答速
度が遅くなるとともに使用可能なバイアス光強度の最大
値がトンネルピーク電流値により制限されるという問題
がある。さらにトンネルインターコネクト２′を形成す
るp++‐GaAs層のドーパントであるBeの熱拡散が顕著な
ため、その上部に積層されるMQW-pin構造の成長温度と
成長時間とを精密に制御する必要が生じる。
ンネル接合を用いているため、内部抵抗が大きく応答速
度が遅くなるとともに使用可能なバイアス光強度の最大
値がトンネルピーク電流値により制限されるという問題
がある。さらにトンネルインターコネクト２′を形成す
るp++‐GaAs層のドーパントであるBeの熱拡散が顕著な
ため、その上部に積層されるMQW-pin構造の成長温度と
成長時間とを精密に制御する必要が生じる。
第６図は、このような問題点を解決するため、トンネ
ルインターコネクト２′の代わりにメタルインターコネ
クト、すなわち中間電極を用いた素子の断面図である。
同図においては、SiドープGaAs半導体基板40上に第４図
と同一構造の反射モードMQW-pin構造光変調部１と、n+
‐GaAs層42（厚さ0.5μｍ），p++‐GaAs層43（厚さ0.5
μｍ）で形成されるインターコネクト層４′と、第４図
と同一構造のpinダイオード３とが順に積層された構造
である。
ルインターコネクト２′の代わりにメタルインターコネ
クト、すなわち中間電極を用いた素子の断面図である。
同図においては、SiドープGaAs半導体基板40上に第４図
と同一構造の反射モードMQW-pin構造光変調部１と、n+
‐GaAs層42（厚さ0.5μｍ），p++‐GaAs層43（厚さ0.5
μｍ）で形成されるインターコネクト層４′と、第４図
と同一構造のpinダイオード３とが順に積層された構造
である。
成長ウエハから1.5cm角のチップを切り出した。その
中央部の1cm角に範囲にわたり、次のような３回のメサ
エッチングを行い、20×20アレイを形成した。
中央部の1cm角に範囲にわたり、次のような３回のメサ
エッチングを行い、20×20アレイを形成した。
第１段階：直径200μm,500μｍピッチのドットマトリッ
クスパターンをマスクにGaAs基板40の表面が露出するま
で。
クスパターンをマスクにGaAs基板40の表面が露出するま
で。
第２段階：直径150μm,500μｍピッチのドットマトリッ
クスパターンをマスクにp+‐GaAs層43が露出するまで。
クスパターンをマスクにp+‐GaAs層43が露出するまで。
第３段階：直径100μm,500μｍピッチのドットマトリッ
クスパターンをマスクにn+‐GaAs層42が露出するまで。
クスパターンをマスクにn+‐GaAs層42が露出するまで。
第２段階，第３段階のメサエッチングにより露出した
p+‐GaAs層43の表面と、n+‐GaAs層42の表面とを円環状
AuCr電極63（外径175μm,内径125μｍ）により接続し
た。受光部と変調部との接続部における抵抗損失の減少
により、応答速度が10nmに改善された。消光比，利得は
ともに上記（１）と同様であった。
p+‐GaAs層43の表面と、n+‐GaAs層42の表面とを円環状
AuCr電極63（外径175μm,内径125μｍ）により接続し
た。受光部と変調部との接続部における抵抗損失の減少
により、応答速度が10nmに改善された。消光比，利得は
ともに上記（１）と同様であった。
（３）AlGaAsエピタキシャル基板を用いたGaAs系素子。
第４図に示す素子の他の問題は、GaAs基板が動作波長
850nmに光を吸収するため、基板側の受光部においてGaA
s基板を完全に剥離しなければならないことである。第
７図は、この問題を解決した素子の断面図である。同図
においては、第４図と全く同様の素子構造が液相エピタ
キシャル成長法により作製されたAlGaAsエピタキシャル
基板（Al組成0.15,厚さ300μm,Teドープ量１×1018c
m-3）上に形成されている。AlGaAsエピタキシャル基板
のバンドギャップは波長換算値で780nm,850nmにおける
透過率は60％であった。この素子の消光比は30:1,利得
は１程度であった。応答速度はAlGaAs基板上に形成され
たAuGeNi電極のオーミック抵抗により40nsであった。
850nmに光を吸収するため、基板側の受光部においてGaA
s基板を完全に剥離しなければならないことである。第
７図は、この問題を解決した素子の断面図である。同図
においては、第４図と全く同様の素子構造が液相エピタ
キシャル成長法により作製されたAlGaAsエピタキシャル
基板（Al組成0.15,厚さ300μm,Teドープ量１×1018c
m-3）上に形成されている。AlGaAsエピタキシャル基板
のバンドギャップは波長換算値で780nm,850nmにおける
透過率は60％であった。この素子の消光比は30:1,利得
は１程度であった。応答速度はAlGaAs基板上に形成され
たAuGeNi電極のオーミック抵抗により40nsであった。
（４）受光部にフォトトランジスタ構造を用いたGaAs系
素子。
素子。
第４図〜第７図に示した光ゲートアレイは、受光部に
増幅作用のないフォトダイオードを用いているため、利
得が小さく、微弱光による高強度光のオン，オフが困難
である。第８図は受光部にヘテロ接合フォトトランジス
タ（HPT）構造を用いた素子の断面図であり、高利得の
スイッチングを可能にしたものである。SiドープGaAs基
板上に第４図と同一構造の反射モードMQW-pin構造光変
調部１と、n-Al0.3Ga0.7Asエミッタ層50（厚さ２μ
ｍ）,p-GaAsベース層51（厚さ0.25μｍ）およびn-GaAs
コレクタ層52（厚さ４μｍ）からなるHPT構造５とを分
子線エピタキシャル成長法により形成した。その他の構
造は第４図と同様であり、1cm角内に50×50アレイを形
成した。30Vの定電圧源を基板側に正極、素子側に負極
として接続した。
増幅作用のないフォトダイオードを用いているため、利
得が小さく、微弱光による高強度光のオン，オフが困難
である。第８図は受光部にヘテロ接合フォトトランジス
タ（HPT）構造を用いた素子の断面図であり、高利得の
スイッチングを可能にしたものである。SiドープGaAs基
板上に第４図と同一構造の反射モードMQW-pin構造光変
調部１と、n-Al0.3Ga0.7Asエミッタ層50（厚さ２μ
ｍ）,p-GaAsベース層51（厚さ0.25μｍ）およびn-GaAs
コレクタ層52（厚さ４μｍ）からなるHPT構造５とを分
子線エピタキシャル成長法により形成した。その他の構
造は第４図と同様であり、1cm角内に50×50アレイを形
成した。30Vの定電圧源を基板側に正極、素子側に負極
として接続した。
上記素子の光入出力特性を第11図内に実線で示す。入
力光Pi，バイアス光Pbともに波長850nmの半導体レーザ
光を用いた。入力光Pi，バイアス光Pbともに波長850nm
の半導体レーザ光を用いた。入力光Piは基板の裏面から
入射させ、その強度を０〜200μＷの間で変化させた。
バイアス光Pbとして強度10mWのレーザ光をスポット径50
μｍ以下に絞り込み、素子表面の光入出力部に入射さ
せ、その反射光Poの強度をパワーメータにより測定し
た。Pi＝50μＷにおいて負論理の閾値特性が現れ、消光
比（PoH/PoL）は30:1,利得（ΔPo／ΔPi）は60であっ
た。入力光照射用の半導体レーザをパルス動作させ、反
射光を応答をフォトダイオードで測定したところ、応答
速度は10nsであった。
力光Pi，バイアス光Pbともに波長850nmの半導体レーザ
光を用いた。入力光Pi，バイアス光Pbともに波長850nm
の半導体レーザ光を用いた。入力光Piは基板の裏面から
入射させ、その強度を０〜200μＷの間で変化させた。
バイアス光Pbとして強度10mWのレーザ光をスポット径50
μｍ以下に絞り込み、素子表面の光入出力部に入射さ
せ、その反射光Poの強度をパワーメータにより測定し
た。Pi＝50μＷにおいて負論理の閾値特性が現れ、消光
比（PoH/PoL）は30:1,利得（ΔPo／ΔPi）は60であっ
た。入力光照射用の半導体レーザをパルス動作させ、反
射光を応答をフォトダイオードで測定したところ、応答
速度は10nsであった。
第９図は、第８図の素子に比べてさらに大きな利得を
得るためにHPT構造の層構成が反転されている素子の層
構成である。すなわちHPT構造５において、表面側からn
-GaAsコレクタ層52（厚さ４μｍ）,p-GaAsベース層51
（厚さ0.25μｍ）およびn-Al0.3Ga0.7Asエミッタ層50
（厚さ２μｍ）の順に積層されている。エミッタ側から
入力光Piが入射するために高感度となり、HPT構造５の
利得が増加する。
得るためにHPT構造の層構成が反転されている素子の層
構成である。すなわちHPT構造５において、表面側からn
-GaAsコレクタ層52（厚さ４μｍ）,p-GaAsベース層51
（厚さ0.25μｍ）およびn-Al0.3Ga0.7Asエミッタ層50
（厚さ２μｍ）の順に積層されている。エミッタ側から
入力光Piが入射するために高感度となり、HPT構造５の
利得が増加する。
上記素子の光入出力特性を第11図に破線で示す。利得
は第８図に示す素子の1.25倍の75,応答速度は20nsであ
った。
は第８図に示す素子の1.25倍の75,応答速度は20nsであ
った。
HPT構造５にはBeを高濃度ドープしたp++‐GaAsベース
層を含むため、アニールにより熱劣化し易い。第８図，
第９図の構造は、HPT構造５の上にMQW-pin構造光変調部
１が積層されるため、その成長時間と成長温度とを精密
に制御するとともに素子作製プロセスの際の熱処理にも
留意する必要がある。第10図は、このような作製上の困
難を解決した素子の断面図である。すなわちTeドープn-
Al0.15Ga0.85As基板41（厚さ100μｍ）上に上方からn-A
l0.3Ga0.7Asエミッタ層50（厚さ２μｍ）,p-GaAsベース
層51（厚さ0.25μｍ）およびn-GaAsコレクタ層52（厚さ
４μｍ）からなるHPT構造５と、n++‐GaAs層20（厚さ0.
1μｍ）およびp++‐GaAs層21（厚さ0.1μｍ）からなる
トンネルインターコネクト２′と、p-AlAs層（厚さ715
Å）とp-Al0.3Ga0.7As層（厚さ629Å）とを交互に25周
期積層した構造からなるp-DBR層14,アンドープGaAs井戸
層（厚さ100Å）とアンドープAl0.3Ga0.7As障壁層（厚
さ30Å）とを交互に310周期積層した構造からなるi-MQW
層12およびn-Al0.3Ga0.7Asクラッド層15（厚さ0.5μ
ｍ）を順に積層した構造からなる反射モードMQW-pin構
造光変調部１とが積層されている。素子表面の円環状電
極63がAuGeNiで形成されているほかは第８図と同様であ
る。
層を含むため、アニールにより熱劣化し易い。第８図，
第９図の構造は、HPT構造５の上にMQW-pin構造光変調部
１が積層されるため、その成長時間と成長温度とを精密
に制御するとともに素子作製プロセスの際の熱処理にも
留意する必要がある。第10図は、このような作製上の困
難を解決した素子の断面図である。すなわちTeドープn-
Al0.15Ga0.85As基板41（厚さ100μｍ）上に上方からn-A
l0.3Ga0.7Asエミッタ層50（厚さ２μｍ）,p-GaAsベース
層51（厚さ0.25μｍ）およびn-GaAsコレクタ層52（厚さ
４μｍ）からなるHPT構造５と、n++‐GaAs層20（厚さ0.
1μｍ）およびp++‐GaAs層21（厚さ0.1μｍ）からなる
トンネルインターコネクト２′と、p-AlAs層（厚さ715
Å）とp-Al0.3Ga0.7As層（厚さ629Å）とを交互に25周
期積層した構造からなるp-DBR層14,アンドープGaAs井戸
層（厚さ100Å）とアンドープAl0.3Ga0.7As障壁層（厚
さ30Å）とを交互に310周期積層した構造からなるi-MQW
層12およびn-Al0.3Ga0.7Asクラッド層15（厚さ0.5μ
ｍ）を順に積層した構造からなる反射モードMQW-pin構
造光変調部１とが積層されている。素子表面の円環状電
極63がAuGeNiで形成されているほかは第８図と同様であ
る。
第11図に上記素子の光入出力特性を一点破線で示す。
入力光Piを素子の表面から入射させ、その強度を０〜20
0μＷの間で変化させた。バイアス光Pbとして強度10mW
のレーザ光をスポット径50μｍ以下に絞り込み、基板裏
面の光入出力部に入射させ、その反射光Poの強度をパワ
ーメータにより測定した。バイアス光Pbと反射光Poとが
それぞれAlGaAs基板を透過するため、出力光Poの強度は
0.7倍に減少しているが、消光比，利得および応答速度
は第８図に示す素子と同様であった。
入力光Piを素子の表面から入射させ、その強度を０〜20
0μＷの間で変化させた。バイアス光Pbとして強度10mW
のレーザ光をスポット径50μｍ以下に絞り込み、基板裏
面の光入出力部に入射させ、その反射光Poの強度をパワ
ーメータにより測定した。バイアス光Pbと反射光Poとが
それぞれAlGaAs基板を透過するため、出力光Poの強度は
0.7倍に減少しているが、消光比，利得および応答速度
は第８図に示す素子と同様であった。
（５）上記（１）のInP系素子。
第４図と同一構成の素子を下記の２つの材料系で作製
した。ただし、光ゲートアレイの動作波長（1.3〜1.5μ
ｍ）の光はInP基板を透過するため、基板側の受光部に
おいて基板は剥離されていない。
した。ただし、光ゲートアレイの動作波長（1.3〜1.5μ
ｍ）の光はInP基板を透過するため、基板側の受光部に
おいて基板は剥離されていない。
［InGaAs/InP系］ 反射モードMQW-pin構造光変調部１は、p+-In0.53Ga
0.47Asキャップ層10（厚さ0.1μｍ）と、p-InPクラッド
層11（厚さ0.5μｍ）と、アンドープIn0.53Ga0.47As井
戸層（厚さ80Å）とアンドープInP障壁層（厚さ30Å）
とを270周期交互に積層させた構造からなるi-MQW層12
と、n-InP（厚さ1222Å）とn-In0.63Ga0.37As0.8P
0.2（厚さ1130Å）とを40周期交互に積層させた構造か
らなるn-DBR層13とから構成されている。また、トンネ
ルインターコネクト２′は、n++-In0.53Ga0.47As層20
（厚さ0.1μｍ）と、p++-In0.53Ga0.47As層21（厚さ0.1
μｍ）とから構成されている。さらにフォトダイオード
３は、p-InP層30（厚さ0.5μｍ）と、i-In0.53Ga0.47As
層31（厚さ２μｍ）と、n-InP層32（厚さ0.5μｍ）とか
ら構成されている。また、基板としては、n-InP基板40
（厚さ200μｍ）を用い、エピタキシャル成長には、ガ
スソースMBE法を用いた。アレイの寸法，作製法は上記
（３）と同様である。また、入力光Pi，バイアス光Pbと
もに波長1550nmの半導レーザ光を用いた。入力光Piは基
板の裏面から入射させ、その強度を０〜20mWの間で変化
させた。バイアス光Pbとしては強度10mWのレーザ光をス
ポット径50μｍ以下に絞り込み、素子表面の光入出力部
に入射させ、その反射光Poの強度をパワーメータにより
測定した。25Vの定電圧源を基板側を正極，素子側を負
極として接続した。Pi-Po特性において、Pi＝3.4mWで負
論理の閾値特性が現れ、消光比（PoH/PoL）は20:1,応答
速度は20nsであった。
0.47Asキャップ層10（厚さ0.1μｍ）と、p-InPクラッド
層11（厚さ0.5μｍ）と、アンドープIn0.53Ga0.47As井
戸層（厚さ80Å）とアンドープInP障壁層（厚さ30Å）
とを270周期交互に積層させた構造からなるi-MQW層12
と、n-InP（厚さ1222Å）とn-In0.63Ga0.37As0.8P
0.2（厚さ1130Å）とを40周期交互に積層させた構造か
らなるn-DBR層13とから構成されている。また、トンネ
ルインターコネクト２′は、n++-In0.53Ga0.47As層20
（厚さ0.1μｍ）と、p++-In0.53Ga0.47As層21（厚さ0.1
μｍ）とから構成されている。さらにフォトダイオード
３は、p-InP層30（厚さ0.5μｍ）と、i-In0.53Ga0.47As
層31（厚さ２μｍ）と、n-InP層32（厚さ0.5μｍ）とか
ら構成されている。また、基板としては、n-InP基板40
（厚さ200μｍ）を用い、エピタキシャル成長には、ガ
スソースMBE法を用いた。アレイの寸法，作製法は上記
（３）と同様である。また、入力光Pi，バイアス光Pbと
もに波長1550nmの半導レーザ光を用いた。入力光Piは基
板の裏面から入射させ、その強度を０〜20mWの間で変化
させた。バイアス光Pbとしては強度10mWのレーザ光をス
ポット径50μｍ以下に絞り込み、素子表面の光入出力部
に入射させ、その反射光Poの強度をパワーメータにより
測定した。25Vの定電圧源を基板側を正極，素子側を負
極として接続した。Pi-Po特性において、Pi＝3.4mWで負
論理の閾値特性が現れ、消光比（PoH/PoL）は20:1,応答
速度は20nsであった。
［InGaAs/InAlAs系］ 反射モードMQW-pin構造光変調部１は、p+-In0.53Ga
0.47Asキャップ層10（厚さ0.1μｍ）と、ｐ−In0.52Al
0.48Asクラッド層11（厚さ0.5μｍ）と、アンドープIn
0.53Ga0.47As井戸層（厚さ70Å）とアンドープIn0.52Al
0.48As障壁層（厚さ30Å）とを300周期交互に積層させ
た構造からなるi-MQW層12と、n-In0.52Al0.48As（厚さ1
225Å）とn-In0.52(Al0.25Ga0.75)0.48As（厚さ1120
Å）とを40周期交互に積層させた構造からなるn-DBR層1
3とから構成されている。また、トンネルインターコネ
クト２′は、n++-In0.53Ga0.47As層20（厚さ0.1μｍ）
と、p++-In0.53Ga0.47As層21（厚さ0.1μｍ）とから構
成されている。さらにフォトダイオード３は、p-In0.52
Al0.48As層30（厚さ0.5μｍ）と、i-In0.53Ga0.47As層3
1（厚さ２μｍ）と、n-In0.52Al0.48As層32（厚さ0.5μ
ｍ）とから構成されている。また、基板としては、n-In
P基板40（厚さ200μｍ）を用い、エピタキシャル成長に
は、MBE法を用いた。アレイの寸法，作製法は上記
（３）と同様である。また、入力光Pi，バイアス光Pbと
もに波長1550nmの半導レーザ光を用いた。入力光Piは基
板の裏面から入射させ、その強度を０〜15mWの間で変化
させた。バイアス光Pbとしては強度10mWのレーザ光をス
ポット径50μｍ以下に絞り込み、素子表面の光入出力部
に入射させ、その反射光Poの強度をパワーメータにより
測定した。25Vの定電圧源を基板側を正極，素子側を負
極として接続した。Pi-Poにおいて、Pi＝3.4mWで負論理
の閾値特性が現れ、消光比（PoH/PoL）は25:1,応答速度
は20nsであった。
0.47Asキャップ層10（厚さ0.1μｍ）と、ｐ−In0.52Al
0.48Asクラッド層11（厚さ0.5μｍ）と、アンドープIn
0.53Ga0.47As井戸層（厚さ70Å）とアンドープIn0.52Al
0.48As障壁層（厚さ30Å）とを300周期交互に積層させ
た構造からなるi-MQW層12と、n-In0.52Al0.48As（厚さ1
225Å）とn-In0.52(Al0.25Ga0.75)0.48As（厚さ1120
Å）とを40周期交互に積層させた構造からなるn-DBR層1
3とから構成されている。また、トンネルインターコネ
クト２′は、n++-In0.53Ga0.47As層20（厚さ0.1μｍ）
と、p++-In0.53Ga0.47As層21（厚さ0.1μｍ）とから構
成されている。さらにフォトダイオード３は、p-In0.52
Al0.48As層30（厚さ0.5μｍ）と、i-In0.53Ga0.47As層3
1（厚さ２μｍ）と、n-In0.52Al0.48As層32（厚さ0.5μ
ｍ）とから構成されている。また、基板としては、n-In
P基板40（厚さ200μｍ）を用い、エピタキシャル成長に
は、MBE法を用いた。アレイの寸法，作製法は上記
（３）と同様である。また、入力光Pi，バイアス光Pbと
もに波長1550nmの半導レーザ光を用いた。入力光Piは基
板の裏面から入射させ、その強度を０〜15mWの間で変化
させた。バイアス光Pbとしては強度10mWのレーザ光をス
ポット径50μｍ以下に絞り込み、素子表面の光入出力部
に入射させ、その反射光Poの強度をパワーメータにより
測定した。25Vの定電圧源を基板側を正極，素子側を負
極として接続した。Pi-Poにおいて、Pi＝3.4mWで負論理
の閾値特性が現れ、消光比（PoH/PoL）は25:1,応答速度
は20nsであった。
（６）上記（４）のInP系素子。
第８図と同一構成の素子を下記の２つの材料で作製し
た。ただし、光ゲートアレイの動作波長（1.3〜1.5μ
ｍ）の光はInP基板を透過するため、基板側の受光部に
おいて基板は剥離されていない。
た。ただし、光ゲートアレイの動作波長（1.3〜1.5μ
ｍ）の光はInP基板を透過するため、基板側の受光部に
おいて基板は剥離されていない。
［InGaAs/InP系］ 反射モードMQW-pin構造光変調部１は、p+-In0.53Ga
0.47Asキャップ層10（厚さ0.1μｍ）と、p-InPクラッド
層11（厚さ0.5μｍ）と、アンドープIn0.53Ga0.47As井
戸層（厚さ80Å）とアンドープInP障壁層（厚さ30Å）
とを270周期交互に積層させた構造からなるi-MQW層12
と、ｎ−InP（厚さ1222Å）とn-In0.63Ga0.37As0.8P0.2
（厚さ1130Å）とを40周期交互に積層させた構造からな
るn-DBR層13とから構成されている。また、HPT構造５
は、n-InPエミッタ層50（厚さ２μｍ）と、p-In0.53Ga
0.47Asベース層51（厚さ0.25μｍ）と、n-In0.53Ga0.47
Asコレクタ層52（厚さ４μｍ）とから構成されている。
また、基板としては、n-InP基板40（厚さ200μｍ）を用
い、エピタキシャル成長には、ガスソースMBE法を用い
た。アレイの寸法，作製法は上記（４）と同様である。
また、入力光Pi，バイアス光Pbともに波長1550nmの半導
レーザ光を用いた。入力光Piは基板の裏面から入射さ
せ、その強度を０〜300μＷの間で変化させた。バイア
ス光Pbとしては強度10mWのレーザ光をスポット径50μｍ
以下に絞り込み、素子表面の光入出力部に入射させ、そ
の反射光Poの強度をパワーメータにより測定した。25V
の定電圧源を基板側に正極，素子側を負極として接続し
た。Pi-Po特性において、Pi＝180μＷで負論理の閾値特
性が現れ、消光比（PoH/PoL）は20:1,応答速度は10nsで
あった。
0.47Asキャップ層10（厚さ0.1μｍ）と、p-InPクラッド
層11（厚さ0.5μｍ）と、アンドープIn0.53Ga0.47As井
戸層（厚さ80Å）とアンドープInP障壁層（厚さ30Å）
とを270周期交互に積層させた構造からなるi-MQW層12
と、ｎ−InP（厚さ1222Å）とn-In0.63Ga0.37As0.8P0.2
（厚さ1130Å）とを40周期交互に積層させた構造からな
るn-DBR層13とから構成されている。また、HPT構造５
は、n-InPエミッタ層50（厚さ２μｍ）と、p-In0.53Ga
0.47Asベース層51（厚さ0.25μｍ）と、n-In0.53Ga0.47
Asコレクタ層52（厚さ４μｍ）とから構成されている。
また、基板としては、n-InP基板40（厚さ200μｍ）を用
い、エピタキシャル成長には、ガスソースMBE法を用い
た。アレイの寸法，作製法は上記（４）と同様である。
また、入力光Pi，バイアス光Pbともに波長1550nmの半導
レーザ光を用いた。入力光Piは基板の裏面から入射さ
せ、その強度を０〜300μＷの間で変化させた。バイア
ス光Pbとしては強度10mWのレーザ光をスポット径50μｍ
以下に絞り込み、素子表面の光入出力部に入射させ、そ
の反射光Poの強度をパワーメータにより測定した。25V
の定電圧源を基板側に正極，素子側を負極として接続し
た。Pi-Po特性において、Pi＝180μＷで負論理の閾値特
性が現れ、消光比（PoH/PoL）は20:1,応答速度は10nsで
あった。
［InGaAs/InAlAs系］ 反射モードMQW-pin構造光変調部１は、p+-In0.53Ga
0.47Asキャップ層10（厚さ0.1μｍ）と、p-In0.52Al
0.48Asクラッド層11（厚さ0.5μｍ）と、アンドープIn
0.53Ga0.47As井戸層（厚さ70Å）とアンドープIn0.52Al
0.48As障壁層（厚さ30Å）とを300周期交互に積層させ
た構造からなるi-MQW層12と、n-In0.52Al0.48As（厚さ1
225Å）とn-In0.52(Al0.25Ga0.75)0.48As（厚さ1120
Å）とを40周期交互に積層させた構造からなるn-DBR層1
3とから構成されている。また、HPT構造５は、n-In0.52
Al0.48Asエミッタ層50（厚さ２μｍ）と、p-In0.53Ga
0.47Asベース層51（厚さ0.25μｍ）と、n-In0.53Ga0.47
Asコレクタ層52（厚さ４μｍ）とから構成されている。
また、基板としては、n-InP基板40（厚さ200μｍ）を用
い、エピタキシャル成長には、MBE法を用いた。アレイ
の寸法，作製法は上記（３）と同様である。また、入力
光Pi，バイアス光Pbともに波長1520nmの半導レーザ光を
用いた。入力光Piは基板の裏面から入射させ、その強度
を０〜300μＷの間で変化させた。バイアス光Pbとして
は強度10mWのレーザ光をスポット径50μｍ以下に絞り込
み、素子表面の光入出力部に入射させ、その反射光Poの
強度をパワーメータにより測定した。25Vの定電圧源を
基板側を正極，素子側を負極として接続した。Pi-Po特
性において、Pi＝180μＷで負論理の閾値特性が現れ、
消光比（PoH／PoL）は25:1,応答速度は10nsであった。
0.47Asキャップ層10（厚さ0.1μｍ）と、p-In0.52Al
0.48Asクラッド層11（厚さ0.5μｍ）と、アンドープIn
0.53Ga0.47As井戸層（厚さ70Å）とアンドープIn0.52Al
0.48As障壁層（厚さ30Å）とを300周期交互に積層させ
た構造からなるi-MQW層12と、n-In0.52Al0.48As（厚さ1
225Å）とn-In0.52(Al0.25Ga0.75)0.48As（厚さ1120
Å）とを40周期交互に積層させた構造からなるn-DBR層1
3とから構成されている。また、HPT構造５は、n-In0.52
Al0.48Asエミッタ層50（厚さ２μｍ）と、p-In0.53Ga
0.47Asベース層51（厚さ0.25μｍ）と、n-In0.53Ga0.47
Asコレクタ層52（厚さ４μｍ）とから構成されている。
また、基板としては、n-InP基板40（厚さ200μｍ）を用
い、エピタキシャル成長には、MBE法を用いた。アレイ
の寸法，作製法は上記（３）と同様である。また、入力
光Pi，バイアス光Pbともに波長1520nmの半導レーザ光を
用いた。入力光Piは基板の裏面から入射させ、その強度
を０〜300μＷの間で変化させた。バイアス光Pbとして
は強度10mWのレーザ光をスポット径50μｍ以下に絞り込
み、素子表面の光入出力部に入射させ、その反射光Poの
強度をパワーメータにより測定した。25Vの定電圧源を
基板側を正極，素子側を負極として接続した。Pi-Po特
性において、Pi＝180μＷで負論理の閾値特性が現れ、
消光比（PoH／PoL）は25:1,応答速度は10nsであった。
以上の具体例において、下記を変更した構造も可能で
ある。
ある。
（１）ｎ型基板の代わりにｐ型基板を用い、各層の伝導
型を全て反転させた構造。
型を全て反転させた構造。
（２）第10図に一例を示したようにMQW-pin構造光変調
部と、フォトダイオードもしくはHPT構造の積層順序と
を反転させた構造。
部と、フォトダイオードもしくはHPT構造の積層順序と
を反転させた構造。
（３）i-MQW層にGaAs/InGaAsもしくはAlGaAs/InGaAsを
用い、DBR層にAlAs/GaAsを用い、受光部にInGaAspinダ
イオードもしくはHPT構造を用いて0.95μｍ帯で駆動さ
せる光ゲートアレイ。
用い、DBR層にAlAs/GaAsを用い、受光部にInGaAspinダ
イオードもしくはHPT構造を用いて0.95μｍ帯で駆動さ
せる光ゲートアレイ。
（４）受光部が下記の素子。
pnp構造のフォトトランジスタ。
i-MQW層を含むpinフォトダイオード。
ベース−コレクタ間にi-MQW層を含むHPT構造。
（５）基板にSi基板を用い、ヘテロエピタキシャル成長
によりGaAs系もしくはInP系の層構成を形成した素子。
によりGaAs系もしくはInP系の層構成を形成した素子。
［発明の効果］ 以上、説明したように本発明による光ゲートアレイに
よれば、消光比30:1以上の多重量子井戸（MQW）‐pin構
造を用いていることにより、複数の光ゲートを直列に配
置してカスケータブルに動作させるためには、従来素子
のように２つのpin構造間でスイッチング動作させる必
要がなく、単一のpin構造を用いた簡単な構成で可能で
ある。また、入力光とバイアス光は基板を境にそれぞれ
反対側から照射すれば良く、吸収が簡単である。このこ
とは、２つの光の２次元パターンの間で論理演算を行う
場合、それぞれのパターンを光ゲートアレイの両面に投
射させるだけで良く、高精度で複雑な光学系を必要とし
ない。さらに本発明による光ゲートアレイでは、受光部
と変調部とは垂直積層されており、それぞれの層構成を
任意に選べるため、例えば正負両論理のゲート動作が可
能であるとともに受光部をフォトトランジスタ構造とす
ることにより、微弱光により大強度のバイアス光のオ
ン，オフが可能となるなどの光入出力特性の設計自由度
が大きい。したがって本発明による光ゲートアレイを用
いることにより、複数の光の２次元情報間の論理演算を
簡単な構成で高速にかつ精度良く行うことができるなど
の極めて優れた効果が得られる。
よれば、消光比30:1以上の多重量子井戸（MQW）‐pin構
造を用いていることにより、複数の光ゲートを直列に配
置してカスケータブルに動作させるためには、従来素子
のように２つのpin構造間でスイッチング動作させる必
要がなく、単一のpin構造を用いた簡単な構成で可能で
ある。また、入力光とバイアス光は基板を境にそれぞれ
反対側から照射すれば良く、吸収が簡単である。このこ
とは、２つの光の２次元パターンの間で論理演算を行う
場合、それぞれのパターンを光ゲートアレイの両面に投
射させるだけで良く、高精度で複雑な光学系を必要とし
ない。さらに本発明による光ゲートアレイでは、受光部
と変調部とは垂直積層されており、それぞれの層構成を
任意に選べるため、例えば正負両論理のゲート動作が可
能であるとともに受光部をフォトトランジスタ構造とす
ることにより、微弱光により大強度のバイアス光のオ
ン，オフが可能となるなどの光入出力特性の設計自由度
が大きい。したがって本発明による光ゲートアレイを用
いることにより、複数の光の２次元情報間の論理演算を
簡単な構成で高速にかつ精度良く行うことができるなど
の極めて優れた効果が得られる。
第１図は本発明による光ゲートアレイの一実施例による
構成を説明する図、第２図は本発明に係わるMQW-pin変
調部の動作原理を説明する図、第３図は本発明による光
ゲートアレイの動作原理を説明する図、第４図は本発明
による光ゲートアレイの具体例を説明する受光部と変調
部との接続にトンネル接合を用いたGaAs系素子の断面
図、第５図は第４図に示す素子の光入出力特性を示す
図、第６図は本発明による光ゲートアレイの具体例を説
明する受光部と変調部との接続に中間電極を用いたGaAs
系素子の断面図、第７図は本発明による光ゲートアレイ
の具体例を説明するAlGaAsエピタキシャル基板を用いた
GaAs系素子の断面図、第８図〜第10図は本発明による光
ゲートアレイの具体例を説明する受光部にフォトトラン
ジスタ構造を用いたGaAs系素子の断面図、第11図は第８
図〜第10図で示した素子の光入出力特性を示す図、第12
図は従来素子の構造を説明する図である。 １……MQW-pin構造光変調部、10……p-GaAsキャップ
層、11……p-Al0.3Ga0.7Asクラッド層、12……i-Al0.3G
a0.7As/GaAsMQW層、13……n-DBR層、14……p-DBR層、15
……n-Al0.3Ga0.7Asクラッド層、２……トンネル接合
部、２′……トンネルインターコネクト、20……n++‐G
aAs層、21……p++‐GaAs層、22……n+‐GaAs層、23……
p+‐GaAs層、３……フォトダイオード、30……p-Al0.3G
a0.7As層、31……i-GaAs層、32……n-Al0.3Ga0.7As層、
４……半導体基板、４′……インターコネクト層、40…
…n-GaAs基板、41……n-Al0.15Ga0.85As基板、５……HP
T（ヘテロ接合フォトトランジスタ）構造、50……n-Al
0.3Ga0.7Asエミッタ層、51……p-GaAsベース層、52……
n-GaAsコクレタ層、６……電極、60……AuznNi円環状表
面電極、61……AuGeNi基板電極、62……AuCr接続電極、
63……AuCr中間電極、64……AuGeNi円環状電極、７……
絶縁層、70……SiN絶縁層、71……ポリイミド膜、72…
…SiN反射防止層、９……定電圧源。
構成を説明する図、第２図は本発明に係わるMQW-pin変
調部の動作原理を説明する図、第３図は本発明による光
ゲートアレイの動作原理を説明する図、第４図は本発明
による光ゲートアレイの具体例を説明する受光部と変調
部との接続にトンネル接合を用いたGaAs系素子の断面
図、第５図は第４図に示す素子の光入出力特性を示す
図、第６図は本発明による光ゲートアレイの具体例を説
明する受光部と変調部との接続に中間電極を用いたGaAs
系素子の断面図、第７図は本発明による光ゲートアレイ
の具体例を説明するAlGaAsエピタキシャル基板を用いた
GaAs系素子の断面図、第８図〜第10図は本発明による光
ゲートアレイの具体例を説明する受光部にフォトトラン
ジスタ構造を用いたGaAs系素子の断面図、第11図は第８
図〜第10図で示した素子の光入出力特性を示す図、第12
図は従来素子の構造を説明する図である。 １……MQW-pin構造光変調部、10……p-GaAsキャップ
層、11……p-Al0.3Ga0.7Asクラッド層、12……i-Al0.3G
a0.7As/GaAsMQW層、13……n-DBR層、14……p-DBR層、15
……n-Al0.3Ga0.7Asクラッド層、２……トンネル接合
部、２′……トンネルインターコネクト、20……n++‐G
aAs層、21……p++‐GaAs層、22……n+‐GaAs層、23……
p+‐GaAs層、３……フォトダイオード、30……p-Al0.3G
a0.7As層、31……i-GaAs層、32……n-Al0.3Ga0.7As層、
４……半導体基板、４′……インターコネクト層、40…
…n-GaAs基板、41……n-Al0.15Ga0.85As基板、５……HP
T（ヘテロ接合フォトトランジスタ）構造、50……n-Al
0.3Ga0.7Asエミッタ層、51……p-GaAsベース層、52……
n-GaAsコクレタ層、６……電極、60……AuznNi円環状表
面電極、61……AuGeNi基板電極、62……AuCr接続電極、
63……AuCr中間電極、64……AuGeNi円環状電極、７……
絶縁層、70……SiN絶縁層、71……ポリイミド膜、72…
…SiN反射防止層、９……定電圧源。
フロントページの続き (56)参考文献 特開 平３−216628（ＪＰ，Ａ) 特開 平１−179124（ＪＰ，Ａ) 特開 平１−259579（ＪＰ，Ａ) 特開 平２−103021（ＪＰ，Ａ) 特表 昭63−501528（ＪＰ，Ａ) Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，Ｖ ｏｌ．50 Ｎｏ．17（1987）ｐ．1119− ｐ．1121
Claims (6)
- 【請求項１】第１の光の２次元情報により第２の光の２
次元情報を制御する光ゲートアレイにおいて、半導体基
板上に第１の光の強度により電気出力が変化するpin構
造もしくはpn接合型フォトダイオードと、前記電気出力
により前記第１の光と同一波長の第２の光の光の反射強
度を変化させる機能を有し、多重量子井戸構造をｉ層に
含み、第１の光と同じ波長の光を反射する多重反射構造
をｐ層もしくはｎ層に含むpin構造光変調部とが垂直に
積層され、かつそれらが２次元的に配列されていること
を特徴とする光ゲートアレイ。 - 【請求項２】請求項１記載の光ゲートアレイにおいて、
前記pin構造光変調部の多重量子井戸構造ｉ層の残留キ
ャリア濃度を１×1014cm-3以下とし、かつ前記多重量子
井戸構造の障壁層の厚さを井戸層の厚さの半分以下とし
たことを特徴とする光ゲートアレイ。 - 【請求項３】請求項１または２記載の光ゲートアレイに
おいて、前記フォトダイオードとpin構造光変調部との
電気的接続に高濃度ドープｐ層とｎ層とからなるトンネ
ル接合を用いたことを特徴とする光ゲートアレイ。 - 【請求項４】請求項１または２記載の光ゲートアレイに
おいて、前記フォトダイオードとpin構造光変調部との
電気的接続に金属電極を用いたことを特徴とする光ゲー
トアレイ。 - 【請求項５】請求項1,2,3または４記載の光ゲートアレ
イにおいて、前記第１の光の強度により電気出力が変化
するpin構造もしくはpn接合型フォトダイオードに代え
てフォトトランジスタ構造を用いたことを特徴とする光
ゲートアレイ。 - 【請求項６】請求項1,2,3,4または５記載の光ゲートア
レイにおいて、前記第１の光と第２の光との両方が透過
する半導体基板を用いたことを特徴とする光ゲートアレ
イ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2179481A JP2692013B2 (ja) | 1990-07-09 | 1990-07-09 | 光ゲートアレイ |
| EP91100737A EP0443332B1 (en) | 1990-01-23 | 1991-01-22 | Optical gate array |
| DE69112235T DE69112235T2 (de) | 1990-01-23 | 1991-01-22 | Optisches Gate-Array. |
| US07/928,530 US5451767A (en) | 1990-01-23 | 1992-08-13 | Optical modulator gate array including multi-quantum well photodetector |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2179481A JP2692013B2 (ja) | 1990-07-09 | 1990-07-09 | 光ゲートアレイ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0467118A JPH0467118A (ja) | 1992-03-03 |
| JP2692013B2 true JP2692013B2 (ja) | 1997-12-17 |
Family
ID=16066594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2179481A Expired - Fee Related JP2692013B2 (ja) | 1990-01-23 | 1990-07-09 | 光ゲートアレイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2692013B2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3683370D1 (de) * | 1985-10-08 | 1992-02-20 | American Telephone & Telegraph | Nichtlineares und bistabiles optisches bauelement. |
| US4822992A (en) * | 1987-12-31 | 1989-04-18 | American Telephone And Telegraph Company | Wavelength conversion using self electrooptic effect devices |
| JPH01179124A (ja) * | 1988-01-11 | 1989-07-17 | Nippon Telegr & Teleph Corp <Ntt> | 光空間変調素子 |
| JPH01259579A (ja) * | 1988-04-11 | 1989-10-17 | Fujitsu Ltd | 半導体光素子 |
| JPH03216628A (ja) * | 1990-01-23 | 1991-09-24 | Nippon Telegr & Teleph Corp <Ntt> | 光三端子素子 |
-
1990
- 1990-07-09 JP JP2179481A patent/JP2692013B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，Ｖｏｌ．５０ Ｎｏ．１７（１９８７）ｐ．１１１９−ｐ．１１２１ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0467118A (ja) | 1992-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5451767A (en) | Optical modulator gate array including multi-quantum well photodetector | |
| US5212706A (en) | Laser diode assembly with tunnel junctions and providing multiple beams | |
| US5136603A (en) | Self-monitoring semiconductor laser device | |
| EP0737376B1 (en) | Integrated laser power monitor | |
| US6339496B1 (en) | Cavity-less vertical semiconductor optical amplifier | |
| JP3539977B2 (ja) | 光電半導体構成素子 | |
| US7197203B2 (en) | Optical element, optical module, and optical transmission device | |
| JPH06196681A (ja) | 受光発光集積素子 | |
| JPS62190780A (ja) | 光トランジスタ | |
| JP2674626B2 (ja) | 量子井戸光デバイス | |
| US6191431B1 (en) | Device for emitting electromagnetic radiation at a predetermined wavelength | |
| JP2902501B2 (ja) | 光変調半導体装置 | |
| JP2692013B2 (ja) | 光ゲートアレイ | |
| JPH03236276A (ja) | 光機能素子 | |
| JP2657288B2 (ja) | 光ゲートアレイ | |
| JP2657289B2 (ja) | 光ゲートアレイ | |
| EP0593531A1 (en) | Active optical logic device incorporating a surface-emitting laser | |
| JPH0810308B2 (ja) | 光ゲートアレイ | |
| JPS63269594A (ja) | 面発光型双安定半導体レ−ザ | |
| JPH0519323A (ja) | 光メモリーアレイ | |
| JPH0553164A (ja) | 光フリツプフロツプ素子 | |
| JPH04213432A (ja) | 半導体光スイッチ | |
| JPH04314022A (ja) | 光ゲートアレイ | |
| JPS6350874B2 (ja) | ||
| JPH0521837A (ja) | 半導体機能素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |