JPH0810308B2 - 光ゲートアレイ - Google Patents
光ゲートアレイInfo
- Publication number
- JPH0810308B2 JPH0810308B2 JP22834990A JP22834990A JPH0810308B2 JP H0810308 B2 JPH0810308 B2 JP H0810308B2 JP 22834990 A JP22834990 A JP 22834990A JP 22834990 A JP22834990 A JP 22834990A JP H0810308 B2 JPH0810308 B2 JP H0810308B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- layer
- mqw
- thickness
- optical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は光ゲートアレイに関し、特に第１の光の２次
元入力情報により第２の光の２次元出力情報を制御し、
かつその出力状態を保持する機能をもつ光ゲートアレイ
に関するものである。
元入力情報により第２の光の２次元出力情報を制御し、
かつその出力状態を保持する機能をもつ光ゲートアレイ
に関するものである。
光ゲートアレイは、光情報処理や光信号処理のキーデ
バイスとして、その開発が非常に望まれている。従来、
この種の素子としては、例えば文献「アプライド・フィ
ジックス・レターズ52巻、1419頁」に見られるように、
同一半導体基板上に形成された２つの多重量子井戸（MQ
W）pin型光変調器を外部電極により直列に接続し、かつ
その両端に定電圧源を接続した構成を有し、第１のpin
型光変調器の光入力強度により、第２のpin型光変調器
に照射された光の透過光を変化させる機能をもつ「シン
メトリック・シード（Ｓ−SEED）」と呼ばれる素子が提
案されている。この素子では、量子閉じ込めシュタルク
効果（QCSE）により、一定強度でバイアスされた光の透
過光をそれと同一波長の入力光により制御することがで
きる。その構成と特性を第10図を用いて説明する。
バイスとして、その開発が非常に望まれている。従来、
この種の素子としては、例えば文献「アプライド・フィ
ジックス・レターズ52巻、1419頁」に見られるように、
同一半導体基板上に形成された２つの多重量子井戸（MQ
W）pin型光変調器を外部電極により直列に接続し、かつ
その両端に定電圧源を接続した構成を有し、第１のpin
型光変調器の光入力強度により、第２のpin型光変調器
に照射された光の透過光を変化させる機能をもつ「シン
メトリック・シード（Ｓ−SEED）」と呼ばれる素子が提
案されている。この素子では、量子閉じ込めシュタルク
効果（QCSE）により、一定強度でバイアスされた光の透
過光をそれと同一波長の入力光により制御することがで
きる。その構成と特性を第10図を用いて説明する。
第10図（ａ）及び（ｂ）はこの従来素子の構成および
光入出力特性を示すものであり、この素子は、第10図
（ａ）に示すように、ｐ−AlGaAs層101,i−MQW層102,n
−AlGaAs層103で構成されるMQW-pin構造100が、ip-AlGa
As絶縁層104を介してGaAs基板105上に積層されている。
そして第１のpin構造100のｎ−AlGaAs層103と第２のpin
構造1001のｐ−AlGaAs層101とが電極107により接続され
ている。今、第１のpin構造100に入射される入力光をＰ
in、第２のpin構造1001に入射されるバイアス光をＰ
bias、その透過光をＰoutとすると、Pin-Pout特性には
第10図（ｂ）に示す正論理型の双安定特性が現れる。な
お、第10図中106は絶縁膜、108は定電圧源である。
光入出力特性を示すものであり、この素子は、第10図
（ａ）に示すように、ｐ−AlGaAs層101,i−MQW層102,n
−AlGaAs層103で構成されるMQW-pin構造100が、ip-AlGa
As絶縁層104を介してGaAs基板105上に積層されている。
そして第１のpin構造100のｎ−AlGaAs層103と第２のpin
構造1001のｐ−AlGaAs層101とが電極107により接続され
ている。今、第１のpin構造100に入射される入力光をＰ
in、第２のpin構造1001に入射されるバイアス光をＰ
bias、その透過光をＰoutとすると、Pin-Pout特性には
第10図（ｂ）に示す正論理型の双安定特性が現れる。な
お、第10図中106は絶縁膜、108は定電圧源である。
ところで前記の従来素子では、次のような４つの問題
点があった。
点があった。
第１に、pin構造の消光比が低いため、この素子を多
段に接続して動作させるためには２つのビーム間で差動
スイッチングさせる必要があり、第10図（ａ）に示すよ
うに２個のpin構造で１ゲートを構成する必要があっ
た。
段に接続して動作させるためには２つのビーム間で差動
スイッチングさせる必要があり、第10図（ａ）に示すよ
うに２個のpin構造で１ゲートを構成する必要があっ
た。
第２に、入力光をゼロとするとオフ状態にリセットさ
れるため、オン状態を保持するためには一定強度の光を
常に照射する必要があった。
れるため、オン状態を保持するためには一定強度の光を
常に照射する必要があった。
第３に、ディテクタ部がpin構造であるため、スイッ
チングするためにはバイアス光と同程度の入力光強度が
必要である。
チングするためにはバイアス光と同程度の入力光強度が
必要である。
第４に、入力光とバイアス光を２つの隣接するpin構
造に同一方向よりそれぞれ独立に照射する必要があり、
素子の取扱いが非常に困難であった。すなわち、S/N比
向上の点から入力光とバイアス光の分離が必要となり、
高精度で複雑な光学系が必要とされた。
造に同一方向よりそれぞれ独立に照射する必要があり、
素子の取扱いが非常に困難であった。すなわち、S/N比
向上の点から入力光とバイアス光の分離が必要となり、
高精度で複雑な光学系が必要とされた。
本発明は以上の点に鑑みてなされたもので、その目的
は、上記の問題点を解決し、消光比が大きく、高速で、
完全メモリ性を有し、かつ素子構成が簡単な光ゲートア
レイを実現することにある。
は、上記の問題点を解決し、消光比が大きく、高速で、
完全メモリ性を有し、かつ素子構成が簡単な光ゲートア
レイを実現することにある。
このような目的を達成するために本発明は、第１の光
の２次元入力情報により第２の光の２次元出力情報を制
御し、その出力状態を保持する機能をもつ光ゲートアレ
イにおいて、半導体基板上に、第１の光を照射すること
により電気出力が変化し、かつ光をオフしてもその状態
を保持するpnpn構造光サイリスタと、多重量子井戸（MQ
W）構造をｉ層に含み、かつ多層反射構造をｐ層または
ｎ層に含む構造からなり、印加電圧により第２の光の反
射光もしくは透過光強度が変化するMQW-pin変調器とが
垂直方向に積層され、かつそれらが２次元的に配列され
ていることを特徴とする。
の２次元入力情報により第２の光の２次元出力情報を制
御し、その出力状態を保持する機能をもつ光ゲートアレ
イにおいて、半導体基板上に、第１の光を照射すること
により電気出力が変化し、かつ光をオフしてもその状態
を保持するpnpn構造光サイリスタと、多重量子井戸（MQ
W）構造をｉ層に含み、かつ多層反射構造をｐ層または
ｎ層に含む構造からなり、印加電圧により第２の光の反
射光もしくは透過光強度が変化するMQW-pin変調器とが
垂直方向に積層され、かつそれらが２次元的に配列され
ていることを特徴とする。
本発明による光ゲートアレイでは、上記構成に基いて
次の３つの構造をとることにより高コントラストが得ら
れるため、単一のpin構造で光ゲート動作が可能とな
る。
次の３つの構造をとることにより高コントラストが得ら
れるため、単一のpin構造で光ゲート動作が可能とな
る。
（１） ｉ−MQW層の厚さは、残留キャリア濃度におい
てゼロバイアス時に空乏化し得る程度まで厚くしてあ
る。
てゼロバイアス時に空乏化し得る程度まで厚くしてあ
る。
（２） ｉ−MQW層の障壁層の厚さを井戸層の半分以下
に薄くすることにより、ｉ層中における実効的な吸収長
を長くしている。
に薄くすることにより、ｉ層中における実効的な吸収長
を長くしている。
（３） ｐ層またはｎ層をDBR（ディストリビューテッ
ド・ブラッグ・リフレクタ）構造といることにより、実
効的な吸収長を２倍としている。
ド・ブラッグ・リフレクタ）構造といることにより、実
効的な吸収長を２倍としている。
また本発明素子では、完全メモリ性、すなわち入力光
をオフしてもスイッチング後の光出力状態が保持される
機能をもつ。
をオフしてもスイッチング後の光出力状態が保持される
機能をもつ。
ディテクタ部は光サイリスタであるため、数μＷの入
力光でスイッチング可能であり、かつ応答速度は数nsで
ある。
力光でスイッチング可能であり、かつ応答速度は数nsで
ある。
さらに、入力光とバイアス光が基板を境にそれぞれ逆
方向から入射され、出力光はバイアス光の反射光として
取り出されるため、入力光とバイアス・出力光の分離が
容易である。特に、２つの２次元光パターンの間で論理
演算を行う場合、各々のパターンを光ゲートアレイの両
面に投射させるだけでよく、高精度で複雑な光学系を必
要としない。
方向から入射され、出力光はバイアス光の反射光として
取り出されるため、入力光とバイアス・出力光の分離が
容易である。特に、２つの２次元光パターンの間で論理
演算を行う場合、各々のパターンを光ゲートアレイの両
面に投射させるだけでよく、高精度で複雑な光学系を必
要としない。
まず、第１図を用いて本発明素子の構造について述べ
たあと、第２図から第６図を用いてその動作原理と特性
について説明する。さらに、第７図から第９図を用い
て、素子の層構造と光入出力特性の具体例を示す。
たあと、第２図から第６図を用いてその動作原理と特性
について説明する。さらに、第７図から第９図を用い
て、素子の層構造と光入出力特性の具体例を示す。
第１図は本発明素子の基本構造の断面図を示したもの
であり、同図（ａ）は反射型素子を、同図（ｂ）は透過
型素子をそれぞれ示す。本発明の反射型光ゲートアレイ
は、その素子構造を第１図（ａ）に示すように、ｐ型半
導体基板３上に、ｐ層11,n層12,p層13,およびｎ層14か
らなるpnpn構造光サイリスタ１と、ｎ−DBR構造21,i−M
QW層22およびｐクラッド層23からなるMQW-pin変調器２
とが積層された構造を有する。そして半導体基板３とpi
n変調器２の表面側には電極4,5がそれぞれ形成されてお
り、ここに定電圧源８を基板側が＋（プラス）となるよ
うに接続する。入力光Ｐinは基板３側より光サイリスタ
１に入射され、出力光Ｐoutはpin変調器２に照射された
バイアス光Ｐbaisの反射光として取り出されるものとな
っている。
であり、同図（ａ）は反射型素子を、同図（ｂ）は透過
型素子をそれぞれ示す。本発明の反射型光ゲートアレイ
は、その素子構造を第１図（ａ）に示すように、ｐ型半
導体基板３上に、ｐ層11,n層12,p層13,およびｎ層14か
らなるpnpn構造光サイリスタ１と、ｎ−DBR構造21,i−M
QW層22およびｐクラッド層23からなるMQW-pin変調器２
とが積層された構造を有する。そして半導体基板３とpi
n変調器２の表面側には電極4,5がそれぞれ形成されてお
り、ここに定電圧源８を基板側が＋（プラス）となるよ
うに接続する。入力光Ｐinは基板３側より光サイリスタ
１に入射され、出力光Ｐoutはpin変調器２に照射された
バイアス光Ｐbaisの反射光として取り出されるものとな
っている。
また本発明の透過型光ゲートアレイは、その素子構造
を第１図（ｂ）に示すように、ｐ型半導体基板３上に、
pnpn構造光サイリスタ１と、ｎ層20,i−MQW層22,および
ｐクラッド層23からなるMQW-pin変調器２とが積層され
た構造を有する。ここで、光サイリスタ１のエネルギー
バンドギャップEg2は、pin変調器２のエネルギーバンド
ギャップEg1より大きくしてある。入力光Ｐin（エネル
ギーｈν2）、バイアス光Ｐbias（エネルギーｈν1（＜
ｈν2））ともに基板３側より入射され、出力光Ｐoutは
バイアス光の透過光としてpin変調器２側より取り出さ
れるものとなっている。
を第１図（ｂ）に示すように、ｐ型半導体基板３上に、
pnpn構造光サイリスタ１と、ｎ層20,i−MQW層22,および
ｐクラッド層23からなるMQW-pin変調器２とが積層され
た構造を有する。ここで、光サイリスタ１のエネルギー
バンドギャップEg2は、pin変調器２のエネルギーバンド
ギャップEg1より大きくしてある。入力光Ｐin（エネル
ギーｈν2）、バイアス光Ｐbias（エネルギーｈν1（＜
ｈν2））ともに基板３側より入射され、出力光Ｐoutは
バイアス光の透過光としてpin変調器２側より取り出さ
れるものとなっている。
なお、第１図（ａ）及び（ｂ）において、ｎ型半導体
基板を用い各層の伝導型をすべて反転させた構造も可能
である。また半導体基板上に、MQW-pin構造，光サイリ
スタの順に積層し、入出力光の照射方向を反転させた構
造も可能である。
基板を用い各層の伝導型をすべて反転させた構造も可能
である。また半導体基板上に、MQW-pin構造，光サイリ
スタの順に積層し、入出力光の照射方向を反転させた構
造も可能である。
次に本発明素子の動作原理を説明するために、まずMQ
W-pin変調器の動作原理を第２図を用いて説明する。
W-pin変調器の動作原理を第２図を用いて説明する。
第２図（ａ）は、MQW-pin構造（同図（ｄ）参照）に
逆バイアス電圧Ｖをかけたときのｉ−MQW層の吸収スペ
クトルの変化を示す。量子閉じ込めシュタルク効果（QC
SE）により、吸収端付近に現れる励起子吸収ピークｑ
が、Ｖ（＝0,V′,V″）の増加と共に長波長側にシフト
する。この効果により、透過スペクトル（ｎ層が通常の
クラッド層の場合）、および反射スペクトル（ｎ層がDB
R構造の場合）における吸収ディップも、第２図（ｂ）
に示すようにＶ（＝0,V′,V″）の増加とともに長波長
側にシフトする。ここで、逆バイアス印加時（Ｖ＝
Ｖ″）の励起子吸収波長λ1、ゼロバイアス時（Ｖ＝
０）の励起子吸収波長λ2における光出力強度Ｐoutの電
圧依存性を第２図（ｃ）に示す。波長λ1の場合Ｖの増
加とともにＰoutは減少するが、λ2の場合は逆に増加す
る。なお、第２図中αはｉ−MQW層の吸収係数を、Ｐ
outT,PoutRはそれぞれMQW-pin構造の透過光出力，反射
光出力を示す。
逆バイアス電圧Ｖをかけたときのｉ−MQW層の吸収スペ
クトルの変化を示す。量子閉じ込めシュタルク効果（QC
SE）により、吸収端付近に現れる励起子吸収ピークｑ
が、Ｖ（＝0,V′,V″）の増加と共に長波長側にシフト
する。この効果により、透過スペクトル（ｎ層が通常の
クラッド層の場合）、および反射スペクトル（ｎ層がDB
R構造の場合）における吸収ディップも、第２図（ｂ）
に示すようにＶ（＝0,V′,V″）の増加とともに長波長
側にシフトする。ここで、逆バイアス印加時（Ｖ＝
Ｖ″）の励起子吸収波長λ1、ゼロバイアス時（Ｖ＝
０）の励起子吸収波長λ2における光出力強度Ｐoutの電
圧依存性を第２図（ｃ）に示す。波長λ1の場合Ｖの増
加とともにＰoutは減少するが、λ2の場合は逆に増加す
る。なお、第２図中αはｉ−MQW層の吸収係数を、Ｐ
outT,PoutRはそれぞれMQW-pin構造の透過光出力，反射
光出力を示す。
以上のように、MQW-pin変調器２の光出力強度は逆バ
イアス電圧により変化させることができ、その増減の方
向は動作波長により選択できる。
イアス電圧により変化させることができ、その増減の方
向は動作波長により選択できる。
第３図に本発明素子の等価回路を示す。
この素子は、第３図に示すように、pnpn構造光サイリ
スタ1,MQW-pin変調器2,および定電圧電源８（電圧ＶB）
が直列接続された回路で表される。ここで、MQW-pin変
調器２の逆バイアス電圧（ｐ層に対するｎ層の電位）を
Ｖ1、光サイリスタ１の順バイアス電圧（ｎ層に対する
ｐ層の電位）をＶ2、定電圧電源８の正極より光サイリ
スタ１とMQW-pin変調器２を通って負極へ流れ込む電流
をＩと定義する。Ｖ1とＶ2の和は常にＶBに保たれる。
言い換えれば、光サイリスタ１の印加電圧が減少すれ
ば、その分MQW-pin変調器２の印加電圧が増加する。
スタ1,MQW-pin変調器2,および定電圧電源８（電圧ＶB）
が直列接続された回路で表される。ここで、MQW-pin変
調器２の逆バイアス電圧（ｐ層に対するｎ層の電位）を
Ｖ1、光サイリスタ１の順バイアス電圧（ｎ層に対する
ｐ層の電位）をＶ2、定電圧電源８の正極より光サイリ
スタ１とMQW-pin変調器２を通って負極へ流れ込む電流
をＩと定義する。Ｖ1とＶ2の和は常にＶBに保たれる。
言い換えれば、光サイリスタ１の印加電圧が減少すれ
ば、その分MQW-pin変調器２の印加電圧が増加する。
次に、光サイリスタ１への入力光Ｐinを０から増加さ
せていった場合、MQW-pin変調器２の印加電圧Ｖ1の変化
について説明する。第４図にMQW-pin変調器２と光サイ
リスタ１のＩ−Ｖ曲線を、Ｖ1−Ｉ座標上に重ねて示
す。はバイアス光Ｐbaisを照射したときのMQW-pin変
調器２のＩ−Ｖ曲線、は入力光Ｐinがゼロのときの光
サイリスタ１のＩ−Ｖ曲線である。Ｐin＝０のときの動
作点はＡであり、MQW-pin変調器２はほぼゼロバイアス
状態である。次に、Ｐinが増加してＰ1に達したとき光
サイリスタ１のＩ−Ｖ曲線はとなる。このとき動作点
はＢからＣへジャンプするため、Ｖ1は急激に増加す
る。すなわち、MQW-pin変調器は、ゼロバイアスからフ
ルバイアス状態に急激にスイッチングする。ここで、Ｐ
inがＰ1より増加しても（）０に減少しても（）、
動作点はＣにとどまる。
せていった場合、MQW-pin変調器２の印加電圧Ｖ1の変化
について説明する。第４図にMQW-pin変調器２と光サイ
リスタ１のＩ−Ｖ曲線を、Ｖ1−Ｉ座標上に重ねて示
す。はバイアス光Ｐbaisを照射したときのMQW-pin変
調器２のＩ−Ｖ曲線、は入力光Ｐinがゼロのときの光
サイリスタ１のＩ−Ｖ曲線である。Ｐin＝０のときの動
作点はＡであり、MQW-pin変調器２はほぼゼロバイアス
状態である。次に、Ｐinが増加してＰ1に達したとき光
サイリスタ１のＩ−Ｖ曲線はとなる。このとき動作点
はＢからＣへジャンプするため、Ｖ1は急激に増加す
る。すなわち、MQW-pin変調器は、ゼロバイアスからフ
ルバイアス状態に急激にスイッチングする。ここで、Ｐ
inがＰ1より増加しても（）０に減少しても（）、
動作点はＣにとどまる。
動作点をＣからＡに戻すには、Ｐin＝０の状態でＰ
biasを一旦オフする。すなわちMQW-pin変調器が暗状態
になればＩ−Ｖ曲線はとなり、動作点はＤにジャンプ
する。再度Ｐbiasをオンしたとき、動作点はＤからＡに
移る。または、Ｐin＝０の状態でＶBをオフしてもよ
い。
biasを一旦オフする。すなわちMQW-pin変調器が暗状態
になればＩ−Ｖ曲線はとなり、動作点はＤにジャンプ
する。再度Ｐbiasをオンしたとき、動作点はＤからＡに
移る。または、Ｐin＝０の状態でＶBをオフしてもよ
い。
第５図及び第６図は、それぞれ動作状態がλ1，λ2に
おけるPin-Pout特性を示したものである。第５図におい
て同図（ａ）はλ1に設定したときのPin-Pout特性であ
り、同図（ｂ）〜（ｄ）は同図（ａ）の動作点における
各バイアス光，入力光，出力光のON-OFF状態をそれぞれ
示す。入力光Ｐinがゼロのとき、MQW-pin変調器はゼロ
バイアス状態すなわち透過状態であるが（Ａ）、Ｐin＝
Ｐ1のとき吸収状態にスイッチングするため、出力光Ｐ
outは急激に減少する。（Ｂ→Ｃ）。さらにＰin＝０と
しても、MQW-pin変調器は吸収状態にブロックされるた
め、Ｐoutは低い値を維持する（Ｃ→Ｅ）。ここでバイ
アス光Ｐbiasをパルス的にオフすると、透過状態にリセ
ットされる（Ｅ→Ａ）。このように、光入出力特性には
完全メモリ性を有する負論理型双安定性が現れる。
おけるPin-Pout特性を示したものである。第５図におい
て同図（ａ）はλ1に設定したときのPin-Pout特性であ
り、同図（ｂ）〜（ｄ）は同図（ａ）の動作点における
各バイアス光，入力光，出力光のON-OFF状態をそれぞれ
示す。入力光Ｐinがゼロのとき、MQW-pin変調器はゼロ
バイアス状態すなわち透過状態であるが（Ａ）、Ｐin＝
Ｐ1のとき吸収状態にスイッチングするため、出力光Ｐ
outは急激に減少する。（Ｂ→Ｃ）。さらにＰin＝０と
しても、MQW-pin変調器は吸収状態にブロックされるた
め、Ｐoutは低い値を維持する（Ｃ→Ｅ）。ここでバイ
アス光Ｐbiasをパルス的にオフすると、透過状態にリセ
ットされる（Ｅ→Ａ）。このように、光入出力特性には
完全メモリ性を有する負論理型双安定性が現れる。
また、第６図において同図（ａ）はλ2に設定したと
きのPin-Pout特性であり、その特性は、第６図（ａ）に
示すように正論理型双方安定性が現れる。なお、第６図
（ｂ）〜（ｄ）は同図（ａ）の動作点における各バイア
ス光，入力光，出力光のON-OFF状態をそれぞれ示す。
きのPin-Pout特性であり、その特性は、第６図（ａ）に
示すように正論理型双方安定性が現れる。なお、第６図
（ｂ）〜（ｄ）は同図（ａ）の動作点における各バイア
ス光，入力光，出力光のON-OFF状態をそれぞれ示す。
次に、本発明による光ゲートアレイのMQW-pin構造に
おいて、高コントラストを得るための改良点を、AlGaAs
/GaAs系を例として説明する。
おいて、高コントラストを得るための改良点を、AlGaAs
/GaAs系を例として説明する。
まず第１に、ｉ−MQW層の残留キャリア濃度を通常値
よりも２桁程度低い1014cm-3に低減化することにより、
ゼロバイアス時で空乏化し得る最大ｉ層厚を従来の４倍
の４μｍに伸ばし、この値を光ゲートアレイに適用し
た。
よりも２桁程度低い1014cm-3に低減化することにより、
ゼロバイアス時で空乏化し得る最大ｉ層厚を従来の４倍
の４μｍに伸ばし、この値を光ゲートアレイに適用し
た。
第２に、AlGaAs障壁層の厚さを従来の1/2の50Åとす
ることにより、ｉ−MQW層に含まれる井戸層の総数を1.5
倍近く増加させた。すなわち、ｉ−MQW層の厚さを４μ
ｍとした場合、従来のMQW構造（障壁層100Å、井戸層10
0Å）では200周期であるが、本発明に係わる構造（障壁
層50Å、井戸層100Å）では270周期が可能である。
ることにより、ｉ−MQW層に含まれる井戸層の総数を1.5
倍近く増加させた。すなわち、ｉ−MQW層の厚さを４μ
ｍとした場合、従来のMQW構造（障壁層100Å、井戸層10
0Å）では200周期であるが、本発明に係わる構造（障壁
層50Å、井戸層100Å）では270周期が可能である。
第３に、ｎ層をｎ−AlGaAs層（715Å）とｎ−Al0.3Ga
0.7As（629Å）とを交互に25周期積層させたDBR構造と
することにより、実効的な吸収長を２倍とした。
0.7As（629Å）とを交互に25周期積層させたDBR構造と
することにより、実効的な吸収長を２倍とした。
以上により、従来の10倍以上の消光比（30:1）を得る
ことができる。なお、これらの改良点はInGaAs/InP,InA
lAs/InGaAs,GaAs/InGaAs等の他の材料系にも適用でき
る。
ことができる。なお、これらの改良点はInGaAs/InP,InA
lAs/InGaAs,GaAs/InGaAs等の他の材料系にも適用でき
る。
以下、本発明の実施例について具体的に説明する。
実施例1;GaAs/AlGaAs系反射型素子 第７図に示すように、ZnドープGaAs基板31上に、p+-G
aAs層111（厚さ１μｍ）,n−GaAs層121（厚さ２μｍ）,
p−GaAs層131（厚さ0.2μｍ），n+-GaAs層141（厚さ0.5
μｍ）で形成されるpnpn構造光サイリスタ１と、ｎ−Al
As層（厚さ629Å）とｎ−Al0.3Ga0.7As層（厚さ715Å）
とを交互に25周期積層させた構造のｎ−DBR層211，アン
ドープGaAs（厚さ100Å）とアンドープAl0.3Ga0.7As
（厚さ50Å）とを交互に270周期積層させた構造のｉ−M
QW層221,p−Al0.3Ga0.7As層231（厚さ0.5μｍ），p+-Ga
As層24（厚さ0.1μｍ）で形成されるMQW-pin変調器２
を、分子線エピタキシャル成長により積層した。この時
ｐ型,n型ドーパントにはBe,Siを用いた。
aAs層111（厚さ１μｍ）,n−GaAs層121（厚さ２μｍ）,
p−GaAs層131（厚さ0.2μｍ），n+-GaAs層141（厚さ0.5
μｍ）で形成されるpnpn構造光サイリスタ１と、ｎ−Al
As層（厚さ629Å）とｎ−Al0.3Ga0.7As層（厚さ715Å）
とを交互に25周期積層させた構造のｎ−DBR層211，アン
ドープGaAs（厚さ100Å）とアンドープAl0.3Ga0.7As
（厚さ50Å）とを交互に270周期積層させた構造のｉ−M
QW層221,p−Al0.3Ga0.7As層231（厚さ0.5μｍ），p+-Ga
As層24（厚さ0.1μｍ）で形成されるMQW-pin変調器２
を、分子線エピタキシャル成長により積層した。この時
ｐ型,n型ドーパントにはBe,Siを用いた。
そして成長ウエハより1.5cm角にチップを切り出し
た。その中央部の1cm角の範囲にわたり、直径100μｍ、
200μｍのピッチで50×50のマトリックス状にメサ分解
することにより、ビット構成素子を形成した。ｐ−GaAs
キャップ層24の表面には、外径80μｍ、内径60μｍの円
環状のAuZnNiオーミック電極51（厚さ1000Å）、基板の
裏側には一面のAuZnNi/Cr/Auオーミック電極41（厚さ10
00Å）を形成した。ビット構成素子の側面をSiN膜61に
より絶縁し、隣接する素子の間隙をポリイミド62により
埋め込んだ。表面のAuZnNiオーミック電極51相互を接続
するために、光入出力部（円環状電極の内側）にAuCr電
極52（厚さ2000Å）を形成した。受光部のｐ−GaAs層と
素子の裏側のGaAs基板31をそれぞれ選択エッチングによ
り剥離した後、SiN反射防止膜71（厚さ1200Å）を形成
した。チップをパターン電極付のガラス基板に透明エポ
キシにより接着したあと、表面電極、基板電極と１対の
ガラス基板上のパターン電極とをそれぞれワイヤ・ボン
ディングにより接続した。30Vの定電圧源８を、基板側
をプラス、表面側をマイナスとして接続した。
た。その中央部の1cm角の範囲にわたり、直径100μｍ、
200μｍのピッチで50×50のマトリックス状にメサ分解
することにより、ビット構成素子を形成した。ｐ−GaAs
キャップ層24の表面には、外径80μｍ、内径60μｍの円
環状のAuZnNiオーミック電極51（厚さ1000Å）、基板の
裏側には一面のAuZnNi/Cr/Auオーミック電極41（厚さ10
00Å）を形成した。ビット構成素子の側面をSiN膜61に
より絶縁し、隣接する素子の間隙をポリイミド62により
埋め込んだ。表面のAuZnNiオーミック電極51相互を接続
するために、光入出力部（円環状電極の内側）にAuCr電
極52（厚さ2000Å）を形成した。受光部のｐ−GaAs層と
素子の裏側のGaAs基板31をそれぞれ選択エッチングによ
り剥離した後、SiN反射防止膜71（厚さ1200Å）を形成
した。チップをパターン電極付のガラス基板に透明エポ
キシにより接着したあと、表面電極、基板電極と１対の
ガラス基板上のパターン電極とをそれぞれワイヤ・ボン
ディングにより接続した。30Vの定電圧源８を、基板側
をプラス、表面側をマイナスとして接続した。
第８図は上記第７図に示した画素構成素子の光入出力
特性の一例である。入力光、バイアス光ともに850-855n
mの半導体レーザー光を用いた。入力光は基板の裏面よ
り入射させ、その強度Ｐinを０−100μｗの間で変化さ
せた。バイアス光として強度1mWのレーザ光をスポット
径50μｍ以下に絞り込み素子表面の光入出力部に入射さ
せ、その反射光強度Ｐoutをパワーメータにより測定し
た。第８図（ａ）に示すように、λ＝855nmのときPin-P
out特性には負論理型双安定特性が現れ、消光比（Ｐ
outH/POUTL）は30:1、応答速度は50nsであった。Ｐinを
ゼロに戻しても低透過状態を維持し、Ｐbiasをオフする
ことにより高透過状態にリセットすることを確認した。
特性の一例である。入力光、バイアス光ともに850-855n
mの半導体レーザー光を用いた。入力光は基板の裏面よ
り入射させ、その強度Ｐinを０−100μｗの間で変化さ
せた。バイアス光として強度1mWのレーザ光をスポット
径50μｍ以下に絞り込み素子表面の光入出力部に入射さ
せ、その反射光強度Ｐoutをパワーメータにより測定し
た。第８図（ａ）に示すように、λ＝855nmのときPin-P
out特性には負論理型双安定特性が現れ、消光比（Ｐ
outH/POUTL）は30:1、応答速度は50nsであった。Ｐinを
ゼロに戻しても低透過状態を維持し、Ｐbiasをオフする
ことにより高透過状態にリセットすることを確認した。
一方、λ＝850nmのときPin-Pout特性には第８図
（ｂ）に示すように正論理型の双安定特性が現れ、消光
比は40:1、応答速度は30nsであった。この場合にも、上
記のメモリ動作、リセット動作を確認した。
（ｂ）に示すように正論理型の双安定特性が現れ、消光
比は40:1、応答速度は30nsであった。この場合にも、上
記のメモリ動作、リセット動作を確認した。
実施例2;GaAs/AlGaAs系透過型素子 第９図に示すように、ZnドープGaAs基板31上に、p+-A
l0.1Ga0.9As層112（厚さ１μｍ）,n−Al0.1Ga0.9As層12
2（厚さ２μｍ）,p−Al0.1Ga0.9As層132（厚さ0.2μ
ｍ），n+-Al0.3Ga0.7As層142（厚さ0.5μｍ）で形成さ
れる光サイリスタ１と、ｎ−Al0.3Ga0.7As層201（厚さ
0.5μｍ），アンドープGaAs層（厚さ100Å）とアンドー
プAl0.3Ga0.7As（厚さ50Å）とを交互に270周期積層さ
せた構造のｉ−MQW層221,p−Al0.3Ga0.7As層231（厚さ
0.5μｍ），p+-GaAs層24（厚さ0.1μｍ）で形成されるM
QW-pin変調器２を、分子線エピタキシャル成長により積
層した。素子作製プロセスは上記実施例１と同様であ
る。
l0.1Ga0.9As層112（厚さ１μｍ）,n−Al0.1Ga0.9As層12
2（厚さ２μｍ）,p−Al0.1Ga0.9As層132（厚さ0.2μ
ｍ），n+-Al0.3Ga0.7As層142（厚さ0.5μｍ）で形成さ
れる光サイリスタ１と、ｎ−Al0.3Ga0.7As層201（厚さ
0.5μｍ），アンドープGaAs層（厚さ100Å）とアンドー
プAl0.3Ga0.7As（厚さ50Å）とを交互に270周期積層さ
せた構造のｉ−MQW層221,p−Al0.3Ga0.7As層231（厚さ
0.5μｍ），p+-GaAs層24（厚さ0.1μｍ）で形成されるM
QW-pin変調器２を、分子線エピタキシャル成長により積
層した。素子作製プロセスは上記実施例１と同様であ
る。
ここで、入力光には波長750nm、バイアス光には855nm
の半導体レーザ光を用いた。入力光は基板の裏面より入
射させ、その強度Ｐinを０−100μＷの間で変化させ
た。バイアス光として強度1mWのレーザ光をスポット径5
0μｍ以下に絞り込み基板の裏面よりに入射させ、その
透過光強度Ｐoutをパワーメータにより測定した。Pin-P
out特性には負論理型双安定特性が現れ、消光比（Ｐ
outH/PoutL）は18:1、応答速度は50nsであった。
の半導体レーザ光を用いた。入力光は基板の裏面より入
射させ、その強度Ｐinを０−100μＷの間で変化させ
た。バイアス光として強度1mWのレーザ光をスポット径5
0μｍ以下に絞り込み基板の裏面よりに入射させ、その
透過光強度Ｐoutをパワーメータにより測定した。Pin-P
out特性には負論理型双安定特性が現れ、消光比（Ｐ
outH/PoutL）は18:1、応答速度は50nsであった。
実施例3;GaAs/InGaAs系反射型素子 ZnドープGaAs基板上に、p+-GaAs層（厚さ１μｍ）,n
−GaAs層（厚さ２μｍ）,p−GaAs層（厚さ0.2μｍ），n
+-GaAs層（厚さ0.5μｍ）で形成される光サイリスタ１
と、ｎ−AlAs層（厚さ758Å）とｎ−GaAs層（厚さ629
Å）とを交互に25周期積層させた構造のｎ−DBR層，ア
ンドープIn0.15Ga0.85As層（厚さ100Å）とアンドープG
aAs（厚さ100Å）とを交互に100周期積層させた構造の
ｉ−MQW層，p+-GaAs層（厚さ0.5μｍ）で形成されるMQW
-pin変調器２を、分子線エピタキシャル成長により積層
した。
−GaAs層（厚さ２μｍ）,p−GaAs層（厚さ0.2μｍ），n
+-GaAs層（厚さ0.5μｍ）で形成される光サイリスタ１
と、ｎ−AlAs層（厚さ758Å）とｎ−GaAs層（厚さ629
Å）とを交互に25周期積層させた構造のｎ−DBR層，ア
ンドープIn0.15Ga0.85As層（厚さ100Å）とアンドープG
aAs（厚さ100Å）とを交互に100周期積層させた構造の
ｉ−MQW層，p+-GaAs層（厚さ0.5μｍ）で形成されるMQW
-pin変調器２を、分子線エピタキシャル成長により積層
した。
素子作製プロセスは、基板側のGaAs層のエッチングを
省略したほかは、実施例２と同様である。
省略したほかは、実施例２と同様である。
入力光、バイアス光ともに1050nmの固体レーザ光を用
いた。入力光は基板の裏面より入射させ、その強度Ｐin
を０−100μＷの間で変化させた。バイアス光として強
度1mWのレーザ光をスポット径50μｍ以下に絞り込み素
子表面の光入出力部に入射させ、その反射光強度Ｐout
をパワーメータにより測定した。Pin-Pout特性には負論
理型双安定特性が現れ、消光比（ＰoutH/PoutL）は10:
1、応答速度は80nsであった。
いた。入力光は基板の裏面より入射させ、その強度Ｐin
を０−100μＷの間で変化させた。バイアス光として強
度1mWのレーザ光をスポット径50μｍ以下に絞り込み素
子表面の光入出力部に入射させ、その反射光強度Ｐout
をパワーメータにより測定した。Pin-Pout特性には負論
理型双安定特性が現れ、消光比（ＰoutH/PoutL）は10:
1、応答速度は80nsであった。
実施例4;InGaAs/InAlAs系反射型素子 ZnドープInP基板上に、p+-In0.53Ga0.47As層（厚さ１
μｍ）,n−In0.53Ga0.47As層（厚さ２μｍ）,p−In0.53
Ga0.47As層（厚さ0.2μｍ），n+-In0.53Ga0.47As層（厚
さ0.5μｍ）で形成される光サイリスタ１と、ｎ−In
0.52Ga0.48As層（厚さ1225μｍ）とｎ−In0.52（Al0.25
Ga0.75）0.48As（厚さ1120Å）とを40周期交互に積層さ
せた構造からなるｎ−DBR層，アンドープIn0.53Ga0.47A
s井戸層（厚さ70Å）とアンドープIn0.52Al0.48As障壁
層（厚さ50Å）を250周期交互に積層させた構造からな
るｉ−MQW層,p−In0.52Al0.48Asクラッド層（厚さ0.5μ
ｍ），p+-In0.53Ga0.47Asキャップ層（厚さ0.1μｍ）で
形成されるMQW-pin変調器２を、分子線エピタキシャル
成長により積層した。
μｍ）,n−In0.53Ga0.47As層（厚さ２μｍ）,p−In0.53
Ga0.47As層（厚さ0.2μｍ），n+-In0.53Ga0.47As層（厚
さ0.5μｍ）で形成される光サイリスタ１と、ｎ−In
0.52Ga0.48As層（厚さ1225μｍ）とｎ−In0.52（Al0.25
Ga0.75）0.48As（厚さ1120Å）とを40周期交互に積層さ
せた構造からなるｎ−DBR層，アンドープIn0.53Ga0.47A
s井戸層（厚さ70Å）とアンドープIn0.52Al0.48As障壁
層（厚さ50Å）を250周期交互に積層させた構造からな
るｉ−MQW層,p−In0.52Al0.48Asクラッド層（厚さ0.5μ
ｍ），p+-In0.53Ga0.47Asキャップ層（厚さ0.1μｍ）で
形成されるMQW-pin変調器２を、分子線エピタキシャル
成長により積層した。
ここで、入力光，バイアス光ともに波長1520nmの半導
体レーザ光を用いた。入力光は基板の裏面より入射さ
せ、その強度Ｐinを０−10μＷの間で変化させた。バイ
アス光として強度10mWのレーザ光をスポット径50μｍ以
下に絞り込み素子表面の光入出力部に入射させた。Pin-
Pout特性には負論理型双安定特性が現れ、消光比（Ｐ
outH/PoutL）は25:1、応答速度は100nsであった。
体レーザ光を用いた。入力光は基板の裏面より入射さ
せ、その強度Ｐinを０−10μＷの間で変化させた。バイ
アス光として強度10mWのレーザ光をスポット径50μｍ以
下に絞り込み素子表面の光入出力部に入射させた。Pin-
Pout特性には負論理型双安定特性が現れ、消光比（Ｐ
outH/PoutL）は25:1、応答速度は100nsであった。
実施例5;InGaAs/InP系反射型素子ZnドープInP基板上
に、p+-In0.53Ga0.47As層（厚さ１μｍ）,n−In0.53Ga
0.47As層（厚さ２μｍ）,p−In0.53Ga0.47As層（厚さ0.
2μｍ），n+-In0.53Ga0.47As層（厚さ0.5μｍ）で形成
される光サイリスタ１と、ｎ−InP（厚さ1222Å）とｎ
−In0.63Ga0.37As0.80Ｐ0.20（厚さ1130Å）とを40周期
交互に積層させた構造からなるｎ−DBR層，アンドープI
n0.53Ga0.47As井戸層（厚さ80Å）とアンドープInP障壁
層（厚さ50Å）とを交互に230周期積層させた構造から
なるｉ−MQW層,p−InPクラッド層（厚さ0.5μｍ），p+-
In0.53Ga0.47Asキャップ層（厚さ0.1μｍ）で形成され
るMQW-pin変調器２を、ガスソースMBE法を用いて成長し
た。
に、p+-In0.53Ga0.47As層（厚さ１μｍ）,n−In0.53Ga
0.47As層（厚さ２μｍ）,p−In0.53Ga0.47As層（厚さ0.
2μｍ），n+-In0.53Ga0.47As層（厚さ0.5μｍ）で形成
される光サイリスタ１と、ｎ−InP（厚さ1222Å）とｎ
−In0.63Ga0.37As0.80Ｐ0.20（厚さ1130Å）とを40周期
交互に積層させた構造からなるｎ−DBR層，アンドープI
n0.53Ga0.47As井戸層（厚さ80Å）とアンドープInP障壁
層（厚さ50Å）とを交互に230周期積層させた構造から
なるｉ−MQW層,p−InPクラッド層（厚さ0.5μｍ），p+-
In0.53Ga0.47Asキャップ層（厚さ0.1μｍ）で形成され
るMQW-pin変調器２を、ガスソースMBE法を用いて成長し
た。
ここで、入力光，バイアス光ともに波長1550nmの半導
体レーザ光を用いた。入力光は基板の裏面より入射さ
せ、その強度Ｐinを０−100μＷの間で変化させた。バ
イアス光として強度1mWのレーザ光をスポット径50μｍ
以下に絞り込み素子表面の光入出力部に入射させた。P
in-Pout特性には負論理型双安定特性が現れ、消光比
（ＰoutH/PoutL）は20:1、応答速度は100nsであった。
体レーザ光を用いた。入力光は基板の裏面より入射さ
せ、その強度Ｐinを０−100μＷの間で変化させた。バ
イアス光として強度1mWのレーザ光をスポット径50μｍ
以下に絞り込み素子表面の光入出力部に入射させた。P
in-Pout特性には負論理型双安定特性が現れ、消光比
（ＰoutH/PoutL）は20:1、応答速度は100nsであった。
以上説明したように本発明による光ゲートアレイは、
消光比30:1以上のMQW-pin構造を用いることにより、単
一のpin構造で光ゲートを構成できる。また、ディテク
タ部に光サイリスタを用いているため、高速動作し、か
つメモリ機能をもつ。また、入力光とバイアス光は基板
を境にそれぞれ反対側から照射されるため、２つの光の
２次元パターン間の論理演算を容易に行うことができ
る。
消光比30:1以上のMQW-pin構造を用いることにより、単
一のpin構造で光ゲートを構成できる。また、ディテク
タ部に光サイリスタを用いているため、高速動作し、か
つメモリ機能をもつ。また、入力光とバイアス光は基板
を境にそれぞれ反対側から照射されるため、２つの光の
２次元パターン間の論理演算を容易に行うことができ
る。
以上により、本発明による光ゲートアレイを用いるこ
とにより、複数の光の２次元情報間の論理演算を、簡単
な構成で、高速にかつ精度よく行うことができる。
とにより、複数の光の２次元情報間の論理演算を、簡単
な構成で、高速にかつ精度よく行うことができる。
第１図は本発明による光ゲートアレイの素子断面の模式
図であって、第１図（ａ）はその反射型素子の模式図、
第１図（ｂ）は透過型素子の模式図、第２図は本発明に
係るMQW-pin変調器の動作原理を説明するためのもので
あって、第２図（ａ）はそのｉ−MQW層の吸収スペクト
ルを示す図、第２図（ｂ）は透過および反射スペクトル
を示す図、第２図（ｃ）は変調特性を示す図、第２図
（ｄ）はMQW-pin構造の模式図、第３図は本発明素子の
等価回路図、第４図は本発明素子の動作原理説明図、第
５図及び第６図はそれぞれ本発明素子の説明に供する光
入出力特性図、第７図は本発明の第１の実施例によるGa
As/AlGaAs系反射型素子の層構成図、第８図（ａ）及び
（ｂ）は第７図に示す素子の光入出力特性図、第９図は
本発明の第２の実施例によるGaAs/AlGaAs系透過型素子
の層構成図、第10図（ａ）及び（ｂ）は従来素子（Ｓ−
SEED）の一例を示す構成図およびその光入出力特性図で
ある。 １……pnpn構造光サイリスタ、２……MQW-pin変調器、
３……ｐ型半導体基板、4,5……電極、８……定電圧
源、20……ｎ層、21……ｎ−DBR層、22……ｉ−MQW層、
23……ｐクラッド層。
図であって、第１図（ａ）はその反射型素子の模式図、
第１図（ｂ）は透過型素子の模式図、第２図は本発明に
係るMQW-pin変調器の動作原理を説明するためのもので
あって、第２図（ａ）はそのｉ−MQW層の吸収スペクト
ルを示す図、第２図（ｂ）は透過および反射スペクトル
を示す図、第２図（ｃ）は変調特性を示す図、第２図
（ｄ）はMQW-pin構造の模式図、第３図は本発明素子の
等価回路図、第４図は本発明素子の動作原理説明図、第
５図及び第６図はそれぞれ本発明素子の説明に供する光
入出力特性図、第７図は本発明の第１の実施例によるGa
As/AlGaAs系反射型素子の層構成図、第８図（ａ）及び
（ｂ）は第７図に示す素子の光入出力特性図、第９図は
本発明の第２の実施例によるGaAs/AlGaAs系透過型素子
の層構成図、第10図（ａ）及び（ｂ）は従来素子（Ｓ−
SEED）の一例を示す構成図およびその光入出力特性図で
ある。 １……pnpn構造光サイリスタ、２……MQW-pin変調器、
３……ｐ型半導体基板、4,5……電極、８……定電圧
源、20……ｎ層、21……ｎ−DBR層、22……ｉ−MQW層、
23……ｐクラッド層。
Claims (2)
- 【請求項１】第１の光の２次元入力情報により第２の光
の２次元出力情報を制御し、その出力状態を保持する機
能をもつ光ゲートアレイにおいて、 半導体基板上に、 第１の光を照射することにより電気出力が変化し、かつ
光をオフしてもその状態を保持するpnpn構造光サイリス
タと、 多重量子井戸（MQW）構造をｉ層に含み、かつ多層反射
構造をｐ層またはｎ層に含む構造からなり、印加電圧に
より第２の光の反射光強度が変化するMQW-pin変調器と
が、 両者のｐ層どうしもしくはｎ層どうしが隣接するように
垂直方向に積層され、かつそれらが２次元的に配列され
ていることを特徴とする光ゲートアレイ。 - 【請求項２】第１の光の２次元入力情報により第２の光
の２次元出力情報を制御し、その出力状態を保持する機
能をもつ光ゲートアレイにおいて、 半導体基板上に、 第１の光を照射することにより電気出力が変化し、かつ
光をオフしてもその状態を保持するpnpn構造光サイリス
タと、 多重量子井戸（MQW）構造をｉ層に含み、印加電圧によ
り第２の光の透過光強度が変化するMQW-pin変調器と
が、 両者のｐ層どうしもしくはｎ層どうしが隣接するように
垂直方向に積層され、かつそれらが２次元的に配列され
ていることを特徴とする光ゲートアレイ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22834990A JPH0810308B2 (ja) | 1990-08-31 | 1990-08-31 | 光ゲートアレイ |
| EP91100737A EP0443332B1 (en) | 1990-01-23 | 1991-01-22 | Optical gate array |
| DE69112235T DE69112235T2 (de) | 1990-01-23 | 1991-01-22 | Optisches Gate-Array. |
| US07/928,530 US5451767A (en) | 1990-01-23 | 1992-08-13 | Optical modulator gate array including multi-quantum well photodetector |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22834990A JPH0810308B2 (ja) | 1990-08-31 | 1990-08-31 | 光ゲートアレイ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04110834A JPH04110834A (ja) | 1992-04-13 |
| JPH0810308B2 true JPH0810308B2 (ja) | 1996-01-31 |
Family
ID=16875073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22834990A Expired - Fee Related JPH0810308B2 (ja) | 1990-01-23 | 1990-08-31 | 光ゲートアレイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0810308B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2657289B2 (ja) * | 1990-11-02 | 1997-09-24 | 日本電信電話株式会社 | 光ゲートアレイ |
| JP2905739B2 (ja) * | 1996-04-24 | 1999-06-14 | 株式会社エイ・ティ・アール光電波通信研究所 | 全光型半導体画像記憶装置とその画像記憶及び消去方法、及び全光型半導体論理演算装置とその論理演算方法 |
-
1990
- 1990-08-31 JP JP22834990A patent/JPH0810308B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04110834A (ja) | 1992-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6339496B1 (en) | Cavity-less vertical semiconductor optical amplifier | |
| US5451767A (en) | Optical modulator gate array including multi-quantum well photodetector | |
| US5548128A (en) | Direct-gap germanium-tin multiple-quantum-well electro-optical devices on silicon or germanium substrates | |
| US4815087A (en) | High speed stable light emitting semiconductor device with low threshold current | |
| US5315430A (en) | Strained layer Fabry-Perot device | |
| JPH06196681A (ja) | 受光発光集積素子 | |
| JP2674626B2 (ja) | 量子井戸光デバイス | |
| JP2555297B2 (ja) | 半導体レーザ装置 | |
| US4847573A (en) | Optical modulator | |
| JPH04144183A (ja) | 面発光型半導体レーザ | |
| EP0317347A2 (en) | An optical semiconductor device | |
| JPH03236276A (ja) | 光機能素子 | |
| JPH0810308B2 (ja) | 光ゲートアレイ | |
| US6897993B2 (en) | Electroabsorption modulator, modulator laser device and method for producing an electroabsorption modulator | |
| JPH0563301A (ja) | 半導体光素子および光通信システム | |
| JP2692013B2 (ja) | 光ゲートアレイ | |
| JP2657289B2 (ja) | 光ゲートアレイ | |
| JP2657288B2 (ja) | 光ゲートアレイ | |
| JPH0697598A (ja) | 半導体発光装置 | |
| JPS63269594A (ja) | 面発光型双安定半導体レ−ザ | |
| JPH022507A (ja) | 空間光変調素子 | |
| JPH09179237A (ja) | 光メモリ素子 | |
| JPH07254755A (ja) | 半導体発光素子 | |
| JPH02262133A (ja) | 半導体デバイス | |
| JPH03182724A (ja) | 光偏向素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |