JP2684121B2 - 信号処理集積回路装置 - Google Patents
信号処理集積回路装置Info
- Publication number
- JP2684121B2 JP2684121B2 JP3009545A JP954591A JP2684121B2 JP 2684121 B2 JP2684121 B2 JP 2684121B2 JP 3009545 A JP3009545 A JP 3009545A JP 954591 A JP954591 A JP 954591A JP 2684121 B2 JP2684121 B2 JP 2684121B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- signal processing
- circuit
- modulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B17/00—Monitoring; Testing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明はＰＣＭ信号などの入力
信号に所定の処理を施す信号処理集積回路装置に関し、
特に変調がかけられた入力信号に所定の処理を施す信号
処理集積回路装置に関する。
信号に所定の処理を施す信号処理集積回路装置に関し、
特に変調がかけられた入力信号に所定の処理を施す信号
処理集積回路装置に関する。
【０００２】
【従来の技術】図６は従来の信号処理集積回路装置の構
成を示すブロック図である。以下、該信号処理集積回路
装置をテストする場合を説明する。テスト信号発生装置
２００からテスト信号を入力パッド１を介して信号処理
回路２の入力部３に入力する。この時、同期装置（図示
せず）によりテスト信号発生装置２００を信号処理回路
２に同期させる。信号処理回路２は入力信号に処理を施
し、出力部４および出力パッド５を介して出力する。こ
の出力信号を測定することにより信号処理集積回路装置
のテストを行う。
成を示すブロック図である。以下、該信号処理集積回路
装置をテストする場合を説明する。テスト信号発生装置
２００からテスト信号を入力パッド１を介して信号処理
回路２の入力部３に入力する。この時、同期装置（図示
せず）によりテスト信号発生装置２００を信号処理回路
２に同期させる。信号処理回路２は入力信号に処理を施
し、出力部４および出力パッド５を介して出力する。こ
の出力信号を測定することにより信号処理集積回路装置
のテストを行う。
【０００３】なお、高能率でテストが行うため、テスト
信号発生装置２００はテストする信号処理集積回路装置
に応じたテスト信号を発生するようにあらかじめプログ
ラミングしておく必要がある。特に変調がかけられた信
号（変調信号）に処理を施す信号処理集積回路装置、例
えば衛星放送のＰＣＭデコーダーやコンパクトディスク
（ＣＤ）のＰＣＭデコーダーのテストにおいては、テス
ト信号発生装置２００で発生されるテスト信号は変調信
号でなければならない。
信号発生装置２００はテストする信号処理集積回路装置
に応じたテスト信号を発生するようにあらかじめプログ
ラミングしておく必要がある。特に変調がかけられた信
号（変調信号）に処理を施す信号処理集積回路装置、例
えば衛星放送のＰＣＭデコーダーやコンパクトディスク
（ＣＤ）のＰＣＭデコーダーのテストにおいては、テス
ト信号発生装置２００で発生されるテスト信号は変調信
号でなければならない。
【０００４】
【発明が解決しようとする課題】従来の信号処理集積回
路装置は以上のように構成されており、変調信号に処理
を施すための信号処理集積回路装置のテストにおいては
変調信号を入力する必要がある。例えば、衛星放送受信
機に使用する音声信号処理集積回路装置では、ディジタ
ル化された音声データと該音声データをアナログ信号に
復調するために必要な情報（音声信号復調情報）とを取
り扱う。そして、受信側（図６における信号処理回路２
に相当する）でデータクロックを精度良く再生するため
に、前記２つのデータをＰＮ（pseudo noise）信号によ
ってスクランブルした信号を入力信号としている。従っ
て、衛星放送受信機に使用する音声信号処理集積回路装
置をテストする場合は、音声データおよび音声信号復調
情報を作成した後、更にこれら２つのデータをＰＮ信号
によりスクランブルし、このスクランブルされた信号を
入力信号とする必要がある。
路装置は以上のように構成されており、変調信号に処理
を施すための信号処理集積回路装置のテストにおいては
変調信号を入力する必要がある。例えば、衛星放送受信
機に使用する音声信号処理集積回路装置では、ディジタ
ル化された音声データと該音声データをアナログ信号に
復調するために必要な情報（音声信号復調情報）とを取
り扱う。そして、受信側（図６における信号処理回路２
に相当する）でデータクロックを精度良く再生するため
に、前記２つのデータをＰＮ（pseudo noise）信号によ
ってスクランブルした信号を入力信号としている。従っ
て、衛星放送受信機に使用する音声信号処理集積回路装
置をテストする場合は、音声データおよび音声信号復調
情報を作成した後、更にこれら２つのデータをＰＮ信号
によりスクランブルし、このスクランブルされた信号を
入力信号とする必要がある。
【０００５】このように変調信号に処理を施す信号処理
集積回路装置のテストにおいては、信号処理集積回路装
置の諸特性をすべてテストできるような信号を作成し、
更にこれらの信号に所定の変調をかけることが必要とな
り作業が複雑になるという問題点がある。
集積回路装置のテストにおいては、信号処理集積回路装
置の諸特性をすべてテストできるような信号を作成し、
更にこれらの信号に所定の変調をかけることが必要とな
り作業が複雑になるという問題点がある。
【０００６】また、このようなテスト信号は変調がかか
っているため、発生したテスト信号が正常か否かを判定
するのが困難であるという問題点もある。更に、衛星放
送受信機のように疑似乱数信号によって変調がかけられ
た信号を取り扱う場合には、テスト信号も当然その様な
変調信号でなければならず、従って繰り返し記述が少な
いためテスト信号の圧縮率が低くなるという問題点もあ
る。
っているため、発生したテスト信号が正常か否かを判定
するのが困難であるという問題点もある。更に、衛星放
送受信機のように疑似乱数信号によって変調がかけられ
た信号を取り扱う場合には、テスト信号も当然その様な
変調信号でなければならず、従って繰り返し記述が少な
いためテスト信号の圧縮率が低くなるという問題点もあ
る。
【０００７】これらの問題点を解決するためにテスト信
号発生装置２００と信号処理回路２との間に、テスト信
号発生装置２００からのテスト信号に変調を施し、信号
処理回路２に応じた変調信号を生成する変調装置を設け
ることも考えられる。このような構成にするとテスト信
号の作成作業が容易になるとともに、信号の繰り返し記
述が多くなりテスト信号の圧縮率は良くなる。しかし、
このような構成にするとテスト信号信号発生装置２００
と変調装置の間および変調装置と信号処理回路２の間の
同期を各々とる必要があり、同期をとるための装置が別
に２つ必要となるという問題点がある。
号発生装置２００と信号処理回路２との間に、テスト信
号発生装置２００からのテスト信号に変調を施し、信号
処理回路２に応じた変調信号を生成する変調装置を設け
ることも考えられる。このような構成にするとテスト信
号の作成作業が容易になるとともに、信号の繰り返し記
述が多くなりテスト信号の圧縮率は良くなる。しかし、
このような構成にするとテスト信号信号発生装置２００
と変調装置の間および変調装置と信号処理回路２の間の
同期を各々とる必要があり、同期をとるための装置が別
に２つ必要となるという問題点がある。
【０００８】この発明は上記のような問題点を解決する
ためになされたもので、変調信号に処理を施すための信
号処理集積回路装置のテストを行う際に、同期をとるた
めの装置が少なくなり、テスト信号の作成及び確認が容
易に行え、かつ、テスト信号の圧縮率が高い信号処理集
積回路装置を得ることを目的とする。
ためになされたもので、変調信号に処理を施すための信
号処理集積回路装置のテストを行う際に、同期をとるた
めの装置が少なくなり、テスト信号の作成及び確認が容
易に行え、かつ、テスト信号の圧縮率が高い信号処理集
積回路装置を得ることを目的とする。
【０００９】
【課題を解決するための手段】この発明に係る信号処理
装置は、１チップ上に形成された信号処理集積回路装置
であって、入力信号が入力される入力端子と、与えられ
る変調信号に所定の処理を施す信号処理回路と、前記入
力端子および前記信号処理回路に接続され、前記信号処
理回路からのタイミング信号により前記信号処理回路と
の同期がとられ、前記入力端子からの前記入力信号に変
調をかけ、前記信号処理回路に応じた変調信号を出力す
る変調回路と、選択信号が入力される選択信号入力端子
と、前記選択信号入力端子，前記入力端子および前記変
調回路に接続され、前記選択信号入力端子からの前記選
択信号に応じて前記入力信号および前記変調信号のうち
どちらか一方を選択的に前記信号処理回路に与える選択
手段とを備えている。
装置は、１チップ上に形成された信号処理集積回路装置
であって、入力信号が入力される入力端子と、与えられ
る変調信号に所定の処理を施す信号処理回路と、前記入
力端子および前記信号処理回路に接続され、前記信号処
理回路からのタイミング信号により前記信号処理回路と
の同期がとられ、前記入力端子からの前記入力信号に変
調をかけ、前記信号処理回路に応じた変調信号を出力す
る変調回路と、選択信号が入力される選択信号入力端子
と、前記選択信号入力端子，前記入力端子および前記変
調回路に接続され、前記選択信号入力端子からの前記選
択信号に応じて前記入力信号および前記変調信号のうち
どちらか一方を選択的に前記信号処理回路に与える選択
手段とを備えている。
【００１０】
【作用】この発明における変調回路は、入力信号に変調
をかけ、信号処理回路に応じた変調信号を選択手段に与
える。選択手段は選択信号に応じて入力信号および変調
信号のうちどちらか一方を選択的に出力し、信号処理回
路に与える。変調回路と信号処理回路は同一チップ上設
けられており、信号処理回路のタイミング信号を利用し
て変調回路を信号処理回路に同期させることができる。
をかけ、信号処理回路に応じた変調信号を選択手段に与
える。選択手段は選択信号に応じて入力信号および変調
信号のうちどちらか一方を選択的に出力し、信号処理回
路に与える。変調回路と信号処理回路は同一チップ上設
けられており、信号処理回路のタイミング信号を利用し
て変調回路を信号処理回路に同期させることができる。
【００１１】
【実施例】図１は、この発明に係る信号処理集積回路装
置の一実施例を示すブロック図である。図において図６
に示した従来の信号処理集積回路装置との相違点は、セ
レクトパッド７，セレクタ８および変調回路９を新たに
設け、かつ、信号処理回路２，セレクタ８，変調回路９
ならびに各パッド１，５，７を１チップ上に設けたこと
である。セレクタ８にはセレクトパッド７を介してチッ
プ外からセレクト信号５０が入力されるとともに、入力
パッド１を介してチップ外から入力信号３０も入力され
ている。変調回路９は入力パッド１からの入力信号３０
に変調をかけ、信号処理回路２に応じた変調信号４０を
セレクタ８に与える。変調回路９には信号処理回路２の
クロックを利用したタイミング信号１１が入力されてい
る。このタイミング信号１１により変調回路９と信号処
理回路２の同期がとられる。セレクタ８はセレクト信号
５０に応じてスイッチングされ、入力信号３０および変
調信号４０のどちらか一方を選択的に信号処理回路２に
与える。
置の一実施例を示すブロック図である。図において図６
に示した従来の信号処理集積回路装置との相違点は、セ
レクトパッド７，セレクタ８および変調回路９を新たに
設け、かつ、信号処理回路２，セレクタ８，変調回路９
ならびに各パッド１，５，７を１チップ上に設けたこと
である。セレクタ８にはセレクトパッド７を介してチッ
プ外からセレクト信号５０が入力されるとともに、入力
パッド１を介してチップ外から入力信号３０も入力され
ている。変調回路９は入力パッド１からの入力信号３０
に変調をかけ、信号処理回路２に応じた変調信号４０を
セレクタ８に与える。変調回路９には信号処理回路２の
クロックを利用したタイミング信号１１が入力されてい
る。このタイミング信号１１により変調回路９と信号処
理回路２の同期がとられる。セレクタ８はセレクト信号
５０に応じてスイッチングされ、入力信号３０および変
調信号４０のどちらか一方を選択的に信号処理回路２に
与える。
【００１２】図２は「三菱電気“９０年”半導体データ
ブックＡＶ編」に掲載されている信号処理回路２の一構
成例を示すブロック図である。図２の信号処理回路２は
衛星放送受信用音声信号処理回路を示す。
ブックＡＶ編」に掲載されている信号処理回路２の一構
成例を示すブロック図である。図２の信号処理回路２は
衛星放送受信用音声信号処理回路を示す。
【００１３】図３は変調回路９の一構成例を示す回路図
である。この回路は図２に示した衛星放送受信用音声信
号処理回路に用いられる変調回路（以下、衛星変調回路
という）である。該衛星変調回路は衛星放送受信用音声
信号処理回路が処理すべき変調信号を生成するように予
め設計されている。衛星変調回路はＰＮ信号発生回路１
００およびＥｘ．ＯＲゲート１１０により構成されてい
る。Ｅｘ．ＯＲゲート１１０の一方入力には入力パッド
１からの入力信号３０が、他方入力にはＰＮ信号発生回
路１００からのＰＮ信号１０５が各々入力されている。
ＰＮ信号発生回路１００は、一般的に良く知られた回路
構成となっている。つまり、ＰＮ信号発生回路１００は
種々の論理ゲート（ＡＮＤゲート，Ｅｘ．ＯＲゲート，
ＯＲゲート，負論理インバータ）およびシフトレジスタ
により構成されている。ＰＮ信号発生回路１００には信
号処理回路２との同期をとるためのタイミング信号（三
つの信号より構成されている）１１が入力されている。
三つのタイミング信号１１のうち二つは図２に示した回
路におけるマスターカウンタ２Ａのカウント値をデコー
ドして生成する。もう一つは前記マスタカウンタ２Ａが
カウントしている基準クロックを用いる。三つのタイミ
ング信号１１の組み合わせにより、各シフトレジスタの
Ｓ端子に例えば“０”を入力して各シフトレジスタをセ
ットする。その後三つのタイミング信号１１の組み合わ
せによりＰＮ信号１０５が作成される。ＰＮ信号１０５
はＥｘ．ＯＲゲート１１０の一方入力に与えられる。Ｅ
ｘ．ＯＲゲート１１０の他方入力には入力パッド１から
入力信号（ディジタル化された音声データと音声信号復
調情報）３０が与えられる。Ｅｘ．ＯＲゲート１１０は
入力信号３０とＰＮ信号１０５との排他的論理和（ＰＮ
信号１０５により音声データと音声信号復調情報をスク
ランブルさせる）をセレクタ８に与える。
である。この回路は図２に示した衛星放送受信用音声信
号処理回路に用いられる変調回路（以下、衛星変調回路
という）である。該衛星変調回路は衛星放送受信用音声
信号処理回路が処理すべき変調信号を生成するように予
め設計されている。衛星変調回路はＰＮ信号発生回路１
００およびＥｘ．ＯＲゲート１１０により構成されてい
る。Ｅｘ．ＯＲゲート１１０の一方入力には入力パッド
１からの入力信号３０が、他方入力にはＰＮ信号発生回
路１００からのＰＮ信号１０５が各々入力されている。
ＰＮ信号発生回路１００は、一般的に良く知られた回路
構成となっている。つまり、ＰＮ信号発生回路１００は
種々の論理ゲート（ＡＮＤゲート，Ｅｘ．ＯＲゲート，
ＯＲゲート，負論理インバータ）およびシフトレジスタ
により構成されている。ＰＮ信号発生回路１００には信
号処理回路２との同期をとるためのタイミング信号（三
つの信号より構成されている）１１が入力されている。
三つのタイミング信号１１のうち二つは図２に示した回
路におけるマスターカウンタ２Ａのカウント値をデコー
ドして生成する。もう一つは前記マスタカウンタ２Ａが
カウントしている基準クロックを用いる。三つのタイミ
ング信号１１の組み合わせにより、各シフトレジスタの
Ｓ端子に例えば“０”を入力して各シフトレジスタをセ
ットする。その後三つのタイミング信号１１の組み合わ
せによりＰＮ信号１０５が作成される。ＰＮ信号１０５
はＥｘ．ＯＲゲート１１０の一方入力に与えられる。Ｅ
ｘ．ＯＲゲート１１０の他方入力には入力パッド１から
入力信号（ディジタル化された音声データと音声信号復
調情報）３０が与えられる。Ｅｘ．ＯＲゲート１１０は
入力信号３０とＰＮ信号１０５との排他的論理和（ＰＮ
信号１０５により音声データと音声信号復調情報をスク
ランブルさせる）をセレクタ８に与える。
【００１４】図４はセレクタ８の一構成例である。セレ
クタ８は、ＡＮＤゲート８ａ，８ｂ、インバター８ｃお
よびＯＲゲート８ｄよりなる。ＡＮＤゲート８ａの一方
入力には入力パッド１からの入力信号３０が、他方入力
にはセレクト信号５０が各々入力されている。ＡＮＤゲ
ート８ｂの一方入力には変調回路９からの変調信号４０
が、他方入力にはインバータ８ｃを介してセレクト信号
５０の反転信号が各々入力されている。ＡＮＤゲート８
ａ，８ｂはセレクト信号５０に応じて入力信号および変
調信号のどちらか一方を選択的に出力する。ＡＮＤゲー
ト８ａ，８ｂの２出力はＯＲゲート８ｄに入力される。
ＯＲゲート８ｄはＡＮＤゲート８ａ，８ｂの出力の論理
和を出力する。ＯＲゲート８ｄの出力は信号処理回路２
に入力される。
クタ８は、ＡＮＤゲート８ａ，８ｂ、インバター８ｃお
よびＯＲゲート８ｄよりなる。ＡＮＤゲート８ａの一方
入力には入力パッド１からの入力信号３０が、他方入力
にはセレクト信号５０が各々入力されている。ＡＮＤゲ
ート８ｂの一方入力には変調回路９からの変調信号４０
が、他方入力にはインバータ８ｃを介してセレクト信号
５０の反転信号が各々入力されている。ＡＮＤゲート８
ａ，８ｂはセレクト信号５０に応じて入力信号および変
調信号のどちらか一方を選択的に出力する。ＡＮＤゲー
ト８ａ，８ｂの２出力はＯＲゲート８ｄに入力される。
ＯＲゲート８ｄはＡＮＤゲート８ａ，８ｂの出力の論理
和を出力する。ＯＲゲート８ｄの出力は信号処理回路２
に入力される。
【００１５】次に、上記のように構成された信号処理集
積回路装置の動作について説明する。通常モードにおい
てはセレクトパッド７から入力されるセレクト信号５０
によりセレクタ８を入力パッド１（入力信号３０）側に
切り替える。つまり、図４においてＯＲゲート８ｄから
入力信号３０を出力させるように、“Ｈ”レベルのセレ
クト信号５０をセレクトパッド７から入力する。入力信
号３０はＱＰＳＫ差動変換２Ｂに入力される。衛星放送
受信用の音声信号処理回路２は入力信号３０に所定の処
理を施す。処理が施された入力信号３０は出力セレクタ
２Ｃおよび出力パッド５を介して出力される。
積回路装置の動作について説明する。通常モードにおい
てはセレクトパッド７から入力されるセレクト信号５０
によりセレクタ８を入力パッド１（入力信号３０）側に
切り替える。つまり、図４においてＯＲゲート８ｄから
入力信号３０を出力させるように、“Ｈ”レベルのセレ
クト信号５０をセレクトパッド７から入力する。入力信
号３０はＱＰＳＫ差動変換２Ｂに入力される。衛星放送
受信用の音声信号処理回路２は入力信号３０に所定の処
理を施す。処理が施された入力信号３０は出力セレクタ
２Ｃおよび出力パッド５を介して出力される。
【００１６】テストモードにおいてはセレクト信号５０
によりセレクタ８を変調回路９側に切り替える。つま
り、図４においてＯＲゲート８ｄから変調信号４０を出
力させるように、“Ｌ”レベルのセレクト信号５０をセ
レクトパッド７から入力する。テスト信号発生装置２０
０Ａからテスト信号が入力パッド１を介して変調回路９
に与えられる。変調回路９は与えられたテスト信号に、
信号処理回路２に応じた変調を施し、変調信号４０を出
力する。セレクタ８から変調信号４０が信号処理回路２
に入力される。変調信号４０はＱＰＳＫ差動変換２Ｂに
入力される。そして衛星放送受信用の音声信号処理回路
２は変調信号４０に所定の処理を施し、処理が施された
変調信号４０は出力セレクタ２Ｃおよび出力パッド５を
介して出力される。出力パッド５からの信号を測定する
ことにより衛星放送受信用音声信号処理回路２のテスト
を行う。
によりセレクタ８を変調回路９側に切り替える。つま
り、図４においてＯＲゲート８ｄから変調信号４０を出
力させるように、“Ｌ”レベルのセレクト信号５０をセ
レクトパッド７から入力する。テスト信号発生装置２０
０Ａからテスト信号が入力パッド１を介して変調回路９
に与えられる。変調回路９は与えられたテスト信号に、
信号処理回路２に応じた変調を施し、変調信号４０を出
力する。セレクタ８から変調信号４０が信号処理回路２
に入力される。変調信号４０はＱＰＳＫ差動変換２Ｂに
入力される。そして衛星放送受信用の音声信号処理回路
２は変調信号４０に所定の処理を施し、処理が施された
変調信号４０は出力セレクタ２Ｃおよび出力パッド５を
介して出力される。出力パッド５からの信号を測定する
ことにより衛星放送受信用音声信号処理回路２のテスト
を行う。
【００１７】以上のように変調回路９を信号処理回路２
と同一チップ内に設け、信号処理回路２の発生している
クロック（図２ではマスターカウンタ２Ａの出力をデコ
ードしたクロックおよびマスターカウンタ２Ａがカウン
トしている基準クロック）を用いて変調回路９を信号処
理回路２に同期させるようにしているので、同期をとる
ための装置はテスト信号発生装置２００Ａと変調回路９
との間のみに設ければよく、同期をとるための装置が少
なくなる。変調回路９は信号処理回路２に応じた変調信
号を発生するようにあらかじめ設計し、信号処理回路２
と同一チップ上に形成するので、テスト信号発生装置２
００Ａで発生するテスト信号は変調前のものでよく、従
ってテスト信号の作成（記述）や確認が容易になり、テ
スト時の作業が簡単になる。更に、乱数信号によって変
調がかけられた変調信号に処理を施す衛星放送受信機用
音声信号処理集積回路装置のテストを行う場合も、テス
ト信号は変調前のものでよいので信号の圧縮率は高くな
る。
と同一チップ内に設け、信号処理回路２の発生している
クロック（図２ではマスターカウンタ２Ａの出力をデコ
ードしたクロックおよびマスターカウンタ２Ａがカウン
トしている基準クロック）を用いて変調回路９を信号処
理回路２に同期させるようにしているので、同期をとる
ための装置はテスト信号発生装置２００Ａと変調回路９
との間のみに設ければよく、同期をとるための装置が少
なくなる。変調回路９は信号処理回路２に応じた変調信
号を発生するようにあらかじめ設計し、信号処理回路２
と同一チップ上に形成するので、テスト信号発生装置２
００Ａで発生するテスト信号は変調前のものでよく、従
ってテスト信号の作成（記述）や確認が容易になり、テ
スト時の作業が簡単になる。更に、乱数信号によって変
調がかけられた変調信号に処理を施す衛星放送受信機用
音声信号処理集積回路装置のテストを行う場合も、テス
ト信号は変調前のものでよいので信号の圧縮率は高くな
る。
【００１８】図５は信号処理回路２の他の一構成例を示
すブロック図であり、このブロック図の回路も「三菱電
機“９０”半導体データブックＡＶ編」に掲載されてい
る。図５の信号処理回路はＣＤプレーヤ用音声信号処理
回路を示す。セレクタ８からの入力信号３０あるいは変
調信号４０はスライスレベルコントロール２Ｘに入力さ
れる。入力された信号は所定の処理が施されＤＡＣイン
タフェース２Ｙから出力される。タイミング信号１１は
タイミング生成２Ｚからの信号をデコードすることによ
り生成される。なお、信号処理回路２をＣＤプレーヤ用
音声信号処理回路とした場合には、変調回路９を該信号
処理回路２に対応する変調信号を発生する回路に変更す
る必要がある。
すブロック図であり、このブロック図の回路も「三菱電
機“９０”半導体データブックＡＶ編」に掲載されてい
る。図５の信号処理回路はＣＤプレーヤ用音声信号処理
回路を示す。セレクタ８からの入力信号３０あるいは変
調信号４０はスライスレベルコントロール２Ｘに入力さ
れる。入力された信号は所定の処理が施されＤＡＣイン
タフェース２Ｙから出力される。タイミング信号１１は
タイミング生成２Ｚからの信号をデコードすることによ
り生成される。なお、信号処理回路２をＣＤプレーヤ用
音声信号処理回路とした場合には、変調回路９を該信号
処理回路２に対応する変調信号を発生する回路に変更す
る必要がある。
【００１９】なお、上記実施例では入力信号４０，出力
信号が１つの場合（すなわち入力パッド１，信号処理回
路２の入出力部，変調回路９の入出力部，出力パッド５
が各々１つの場合）について示したが、これらの信号の
数は任意である。また、セレクタ８の構成は図４に示す
構成に限定されず、セレクト信号５０に応じて入力信号
３０および変調信号４０を選択的に出力することができ
ればいかなる構成でもよい。また、セレクト信号の様態
も任意である。
信号が１つの場合（すなわち入力パッド１，信号処理回
路２の入出力部，変調回路９の入出力部，出力パッド５
が各々１つの場合）について示したが、これらの信号の
数は任意である。また、セレクタ８の構成は図４に示す
構成に限定されず、セレクト信号５０に応じて入力信号
３０および変調信号４０を選択的に出力することができ
ればいかなる構成でもよい。また、セレクト信号の様態
も任意である。
【００２０】
【発明の効果】以上のようにこの発明によれば、信号処
理回路からのタイミング信号により信号処理回路との同
期がとられ、入力端子からの入力信号に変調をかけ、信
号処理回路に応じた変調信号を出力する変調回路と、選
択信号に応じて入力信号および変調信号のうちどちらか
一方を選択的に信号処理回路に与える選択手段とを１チ
ップ上に設けたので、信号処理回路のタイミング信号を
用いて変調回路を信号処理回路に同期させることができ
る。その結果、信号処理集積回路装置のテスト時に従来
のように信号処理回路と変調回路の同期をとるための装
置が不要となる。また、従来のように変調後のテスト信
号を作成する必要がなくなるのでテスト信号の生成作業
が簡単になる。更に、変調前の信号であるためテスト信
号の確認を容易に行うことができ、かつ、テスト信号の
圧縮率も高くなるという効果がある。
理回路からのタイミング信号により信号処理回路との同
期がとられ、入力端子からの入力信号に変調をかけ、信
号処理回路に応じた変調信号を出力する変調回路と、選
択信号に応じて入力信号および変調信号のうちどちらか
一方を選択的に信号処理回路に与える選択手段とを１チ
ップ上に設けたので、信号処理回路のタイミング信号を
用いて変調回路を信号処理回路に同期させることができ
る。その結果、信号処理集積回路装置のテスト時に従来
のように信号処理回路と変調回路の同期をとるための装
置が不要となる。また、従来のように変調後のテスト信
号を作成する必要がなくなるのでテスト信号の生成作業
が簡単になる。更に、変調前の信号であるためテスト信
号の確認を容易に行うことができ、かつ、テスト信号の
圧縮率も高くなるという効果がある。
【図１】この発明に係る信号処理集積回路装置の一構成
例を示すブロック図である。
例を示すブロック図である。
【図２】信号処理回路の一構成例を示すブロック図であ
る。
る。
【図３】変調回路の一構成例を示す図である。
【図４】セレクタの一構成例を示す図である。
【図５】信号処理回路の他の構成例を示す図である。
【図６】従来の信号処理集積回路装置を示すのブロック
図である。
図である。
１ 入力パッド ２ 信号処理回路 ７ セレクトパッド ８ セレクタ ９ 変調回路
Claims (1)
- 【請求項１】 １チップ上に形成された信号処理集積回
路装置であって、入力信号が入力される入力端子と、与
えられる変調信号に所定の処理を施す信号処理回路と、
前記入力端子および前記信号処理回路に接続され、前記
信号処理回路からのタイミング信号により前記信号処理
回路との同期がとられ、前記入力端子からの前記入力信
号に変調をかけ、前記信号処理回路に応じた変調信号を
出力する変調回路と、選択信号が入力される選択信号入
力端子と、前記選択信号入力端子，前記入力端子および
前記変調回路に接続され、前記選択信号入力端子からの
前記選択信号に応じて前記入力信号および前記変調信号
のうちどちらか一方を選択的に前記信号処理回路に与え
る選択手段とを備えた信号処理集積回路装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3009545A JP2684121B2 (ja) | 1991-01-30 | 1991-01-30 | 信号処理集積回路装置 |
| US07/703,841 US5282224A (en) | 1991-01-30 | 1991-05-21 | Signal processing integrated circuit device |
| KR1019910020361A KR950006707B1 (ko) | 1991-01-30 | 1991-11-15 | 신호처리 집적회로장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3009545A JP2684121B2 (ja) | 1991-01-30 | 1991-01-30 | 信号処理集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04262275A JPH04262275A (ja) | 1992-09-17 |
| JP2684121B2 true JP2684121B2 (ja) | 1997-12-03 |
Family
ID=11723249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3009545A Expired - Lifetime JP2684121B2 (ja) | 1991-01-30 | 1991-01-30 | 信号処理集積回路装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5282224A (ja) |
| JP (1) | JP2684121B2 (ja) |
| KR (1) | KR950006707B1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04271542A (ja) * | 1991-02-27 | 1992-09-28 | Nec Corp | データ伝送回路 |
| US5937004A (en) * | 1994-10-13 | 1999-08-10 | Fasulo, Ii; Albert Joseph | Apparatus and method for verifying performance of digital processing board of an RF receiver |
| IL114727A (en) * | 1995-07-25 | 1998-06-15 | Jolt Ltd | System and method for wirelessly communicating a sound signal |
| US6573703B1 (en) * | 1999-04-05 | 2003-06-03 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| US6633340B1 (en) * | 1999-09-12 | 2003-10-14 | Matsushita Electric Industrial Co., Ltd. | Video signal processor |
| US6553098B1 (en) * | 2000-04-11 | 2003-04-22 | Verizon Laboratories Inc. | Apparatus and method for assessing leakage from cable networks |
| US9405015B2 (en) | 2012-12-18 | 2016-08-02 | Subcarrier Systems Corporation | Method and apparatus for modeling of GNSS pseudorange measurements for interpolation, extrapolation, reduction of measurement errors, and data compression |
| US9250327B2 (en) * | 2013-03-05 | 2016-02-02 | Subcarrier Systems Corporation | Method and apparatus for reducing satellite position message payload by adaptive data compression techniques |
| US11616587B1 (en) * | 2020-11-30 | 2023-03-28 | Meta Platforms, Inc. | Remote clock synchronization using network communication and satellite signals |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3875500A (en) * | 1973-11-28 | 1975-04-01 | Nasa | Pseudo-noise test set for communication system evaluation |
| US4055808A (en) * | 1976-05-20 | 1977-10-25 | Intertel, Inc. | Data communications network testing system |
| JPS54111201A (en) * | 1978-02-20 | 1979-08-31 | Nec Corp | Signal processing circuit |
| JPS583672U (ja) * | 1981-07-01 | 1983-01-11 | アルプス電気株式会社 | Ｒｆ変調装置 |
| US4918623A (en) * | 1985-10-04 | 1990-04-17 | Codex Corporation | Testing the performance of a communication line between two modems using modem processor |
-
1991
- 1991-01-30 JP JP3009545A patent/JP2684121B2/ja not_active Expired - Lifetime
- 1991-05-21 US US07/703,841 patent/US5282224A/en not_active Expired - Fee Related
- 1991-11-15 KR KR1019910020361A patent/KR950006707B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04262275A (ja) | 1992-09-17 |
| KR950006707B1 (ko) | 1995-06-21 |
| US5282224A (en) | 1994-01-25 |
| KR920015788A (ko) | 1992-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3038219B2 (ja) | ディジタル化されたアナログ信号を表すデータ語の送受信デバイス | |
| JP2684121B2 (ja) | 信号処理集積回路装置 | |
| JPH02223243A (ja) | 差動展開スペクトラムデータエンコーダとデータ相関器と展開スペクトラム信号符号化方法とデータ信号相関方法 | |
| JPS60229545A (ja) | 双方向デイジタル通信方式 | |
| JPS6038957A (ja) | ４相ｐｓｋ波の位相不確定除去回路 | |
| JPS61269547A (ja) | デ−タ信号復調装置 | |
| JPS616942A (ja) | 光多重通信方式 | |
| US5984521A (en) | Method and apparatus for generating descrambling data for CD-ROM decoder | |
| JP2512004B2 (ja) | 符号誤り率測定装置 | |
| JP2888012B2 (ja) | パルス通信装置 | |
| JPS5940731A (ja) | 雑音除去装置 | |
| JPH08331120A (ja) | スクランブル符号生成回路 | |
| JP2784051B2 (ja) | ディジタル無線通信方式 | |
| JPH06243695A (ja) | ピークホールド装置 | |
| JPS5974741A (ja) | デイジタルデ−タ伝送方式 | |
| JPH0126208B2 (ja) | ||
| JPS63196129A (ja) | スペクトラム拡散通信受信装置 | |
| JPS5931903B2 (ja) | 位相変調通信装置 | |
| JPH11289590A (ja) | オーディオデータ処理装置 | |
| JPH0530102A (ja) | 簡易秘話装置 | |
| JPH04238441A (ja) | 試験用エラー発生回路 | |
| JPS6037585A (ja) | デ−タ帰還型暗号装置 | |
| JPH0677952A (ja) | 秘話伝送装置 | |
| JPH10320915A (ja) | 記録再生装置 | |
| JPH11340875A (ja) | スペクトル拡散通信装置 |