JP2681148B2 - Method for manufacturing thin film junction field effect element - Google Patents
Method for manufacturing thin film junction field effect elementInfo
- Publication number
- JP2681148B2 JP2681148B2 JP61178276A JP17827686A JP2681148B2 JP 2681148 B2 JP2681148 B2 JP 2681148B2 JP 61178276 A JP61178276 A JP 61178276A JP 17827686 A JP17827686 A JP 17827686A JP 2681148 B2 JP2681148 B2 JP 2681148B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- thin film
- amorphous semiconductor
- junction
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 title claims description 61
- 230000005669 field effect Effects 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 238000000034 method Methods 0.000 title claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 87
- 239000000758 substrate Substances 0.000 claims description 24
- 230000004888 barrier function Effects 0.000 claims description 9
- 239000010408 film Substances 0.000 claims description 8
- 230000001681 protective effect Effects 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 230000005684 electric field Effects 0.000 claims 1
- 230000005685 electric field effect Effects 0.000 claims 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 229910006404 SnO 2 Inorganic materials 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 229910000078 germane Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
- H01L29/8086—Thin film JFET's
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、物理的支持基板上に形成されたアモルファ
ス系半導体薄膜を素子構築上の主たる薄膜とし、かつ、
接合ゲート構造を有する薄膜接合電界効果素子の製造方
法に関するものである。
〔従来の技術〕
物理的な支持基板上にアモルファスまたは微結晶シリ
コン等のアモルファス系半導体薄膜を形成し、このアモ
ルファス系半導体薄膜を素子構築上の主たる薄膜として
用いた薄膜電界効果素子は、大面積液晶ディスプレイの
マトリクスや周辺駆動回路への応用が検討されている。
従来のこの種の素子の基本構造は、金属−絶縁物−半導
体（Metal−Insulator−Semiconductor以下、MISと称す
る）接合を有する電界効果トランジスタであった。
〔発明が解決しようとする課題〕
しかし、アモルファスまたは微結晶半導体のMIS接合
はピンホールが多く、絶縁膜中の電荷濃度も大きく、再
現性に乏しく、半導体薄膜と絶縁膜との間の界面準位密
度も大きく、かつバラツイているので、単結晶シリコン
のMIS接合に比べ一般に劣っていた。このため、
1.キャリアリークが原因となって絶縁層の絶縁破壊や特
性劣化が生ずる。
2.絶縁膜を薄くすることができないために、トランスコ
ンダクタンスが小さい。
3.界面準位密度が大きくバラツクので、トランスコンダ
クタンスの再現性が悪い。
4.ゲートしきい値電圧の設計性が悪く、バラツキが大き
い。したがって、駆動電圧を小さくして低電力化をする
ことが難しい。
等の問題があった。
また、ヘテロ接合形、pin形等の光電変換素子であっ
て、同様に物理的な支持基板上のアモルファス系半導体
薄膜を素子構築上の主たる薄膜として利用する光電変換
素子と同一の基板上に能動素子としての電界効果素子を
集積したい場合、従来のMIS型薄膜トランジスタ構造で
は、その断面構造上、同一基板に集積される光電変換素
子の断面構造と必ずしも類似点が多いとは言えず、製造
上、同一製造工程でそれら光電変換素子と薄膜トランジ
スタを作製して行くことが困難なこともあった。
そうかと言って、アモルファス系半導体薄膜をチャン
ネル領域として利用する場合、単結晶、多結晶の半導体
基板を用いて接合ゲート構造素子を構築する時の在来手
法をそのままに適用することはできなかった。例えば当
該アモルファス系半導体薄膜に対し、単結晶、多結晶系
における通常の考えに従ってゲート接合が単純にpn接合
を形成するようなゲートを構築すると、バリア性が不完
全になり、リーク電流の増大などを認めることがあった
し、アモルファスｐ層、ｎ層の抵抗が著しく高いがた
め、素子の最高動作周波数は大幅に低く抑えられてしま
った。これに対し、ゲートの抵抗を下げ、外部回路との
接続を考慮する上で望ましい導電性のゲートを用い、こ
れをショットキ接合を形成する関係で単に半導体薄膜上
に形成するという手法もありはするが、この手法もま
た、ただ単にアモルファス系半導体薄膜に適用した場合
には再現性に乏しくなり、実用的な素子は到底得られな
かった。
本発明はこのような従来の欠点に鑑み、特性の安定
化、均一化、再現性の良好化、低電圧駆動化が図れ、か
つまた同一の物理的支持基板上に作製されることのある
ヘテロ接合形やpin形の光電変換素子とも断面構造上の
各層積層関係において類似点が多く、その結果、同一製
造工程でそれら光電変換素子と共に集積形成も可能であ
る外、何よりも現に商品として提供し得る、実用的な薄
膜電界効果素子を提供せんとするものである。
［課題を解決するための手段］
本発明は上記課題を解決するため、アモルファス系半
導体薄膜を用いた薄膜接合電界効果素子の製造方法とし
て、
物理的な支持基板上にゲートの一部をなす導電層を
所定の形状に形成する工程と；
該導電層に接し、該導電層と相まってゲートを構成
するバリア形成用アモルファス半導体層を所定の形状に
形成する工程と；
上記物理的な支持基板と上記バリア形成用アモルフ
ァス半導体層に接する関係で弱い導電型を有するｉ型ア
モルファス系半導体薄膜を形成し、該バリア形成用アモ
ルファス半導体層と該ｉ型アモルファス系半導体薄膜と
でヘテロ接合ないしpi接合またはni接合を形成する工程
と；
それぞれ上記ゲートとは反対側から上記ｉ型アモル
ファス系半導体薄膜に接し、互いには離間したソース、
ドレイン電極を所定の形状に形成する工程と；
を有して成る手法を提案する。
そして、本発明によりこうした手法が提示された結果
としてみると、当業者には自明の範囲内の改変方法とし
て、本発明はまた、
′物理的な支持基板上に互いに離間したソース、ドレ
イン電極を所定の形状に形成する工程と；
′上記物理的な支持基板と該ソース、ドレイン電極に
接する関係で弱い導電型を有するｉ型アモルファス系半
導体薄膜を形成する工程と；
′該ソース、ドレイン電極とは反対側から該ｉ型アモ
ルファス系半導体薄膜に接する関係でバリア形成用アモ
ルファス半導体層を形成し、該バリア形成用アモルファ
ス半導体層と該ｉ型アモルファス系半導体とでヘテロ接
合ないしpi接合またはni接合を形成する工程と；
′該バリア形成用アモルファス半導体層に接し、該バ
リア形成用アモルファス半導体層と相まってゲートを構
成する導電層を所定の形状に形成する工程と；
を有して成る手法も提案する。
［作 用］
本発明によれば、同じ薄膜素子ではあっても従来のMI
S構造素子とは異なり、種々の問題を起こしていたゲー
ト絶縁膜そのものが存在しないので、ゲートしきい値電
圧を小さくすることができ、かつ、そのバラツキも小さ
くなる。その結果、安定度も高まり、低電圧駆動が可能
となる。
また、素子構造内部に、ゲート積層構造の一方を構成
する半導体層とアモルファス系半導体薄膜とによりヘテ
ロ接合ないしpi（またはni）接合構造が形成されるの
で、薄膜積層関係として見ると、同様に物理的支持基板
上の薄膜構造中に形成されるヘテロ接合形やpin形光電
変換素子における断面構造と同一または類似の構造が得
られ、したがって本素子は、それらと同一基板上に読一
製造工程で集積することも可能となる。
さらに、従前の単結晶ないし多結晶半導体基板を用い
た場合と異なり、アモルファス系特有の問題であるゲー
ト接合でのバリアの不完全性やゲート抵抗の著しい増
大、導電性ゲートを用いる場合の再現性の悪さをも克服
し得、現に実用に耐える素子を提供することができる。
［実施例］
第１図は、後に第２図に即して詳述する本発明製造方
法の一実施例に従って作製された薄膜接合電界効果素子
を示している。チャネルとなる弱い導電形を有するアモ
ルファスまたは微結晶半導体のアモルファス系半導体薄
膜１（以下、第１の半導体層という）を導電性のゲート
電極２に接して設ける。なお、上記における「弱い導電
形」には、後述もするように弱いｐ形と弱いｎ形がある
が、これら導電形を具体的に特定する必要がなく、ｐ形
でもｎ形でも適用できる説明に関しては、これらの総称
として、本書ではｉ形という表記を用いる旨、約束す
る。請求範囲中におけるｉ形という表記も、この定義に
従うものである。ゲート電極２は後述するように、導電
層2aと第２の半導体層2bとで構成される。この第１の半
導体層１の厚さは100Å程度以上あれば動作する。この
第１の半導体層１に接して導電性のソース電極5,ドレイ
ン電極６を設ける。
この薄膜接合電界効果素子の基本的なバイアス条件
は、従来型の電界効果素子と同様で、ソース電極５とド
レイン電極６の間にソース・ドレイン電圧を印加し、こ
のとき、ソース・ドレイン間に流れる電流をゲート電極
２に印加するゲート電圧で制御する。第１の半導体層１
は、ゲート電極２との間にバリアを形成する特性を有す
るものとする。このため、第１の半導体層１内のキャリ
アは、ゲート電極２とソース電極５間の電圧により増減
する。ゲート電極２が逆バイアスのとき、ソース・ドレ
イン電流は減少していく。ゲート電極２が第１の半導体
層１に対してキャリア注入接合を形成している場合は、
ゲート電極２からキャリアを第１半導体層１内に注入す
ることができるから、ゲート電極２が深く順バイアスさ
れたときに大きなドレイン・ソース電流が得られる。
ゲート電極２の導電層2aには、ニッケル，アルミニウ
ム，白金等金属材料またはSnO2,ITO等の透明導電性酸化
物を使用する。さらに、第１の半導体層１と逆導電形に
して当該第１の半導体層１との間でpiまたはni接合を形
成するか、原子組成または組成比を変えてヘテロ接合を
構成するようにし、第１の半導体層１に対しバリアを形
成するような第２の半導体層2bを導電層2aに接して設
け、２層構造のゲート電極２を形成する。すなわち、第
１の半導体層１が弱いｎ型の導電形を有するときは、第
２の半導体層2bはｐ型の導電形を有し、第１の半導体層
１が弱いｐ型の導電形を有するときは、第２の半導体層
2bはｎ型の導電形を有するものとする。また、同一導電
形でもバリアが形成されるようなヘテロ接合とする。こ
のような２層のゲート電極２では、半導体同士の接合を
ゲート接合として用いることができるので、しきい値電
圧の再現性、トランスコンダクタンスの均一性に優れた
素子が得られる。第１および第２の半導体層1,2bがアモ
ルファスまたは微結晶半導体層である場合は、シラン，
ジシラン，四弗化シリコン，ゲルマン等の原料ガスのプ
ラズマCVD,光CVD,熱CVD等で成長させることができる。
第１の半導体層１に接して設ける導電性のソース電極5,
ドレイン電極６には、ニッケル，アルミニウム等の金属
材料を使用する。また、必要に応じてソース電極５と第
１の半導体層１の間およびドレイン電極６と第１の半導
体層１の間に、それぞれ不純物濃度の高いドープ層5a,6
aを挿入し、オーミック性の向上を図るとともに、ゲー
ト・ドレイン，ゲート・ソース間のパンチスルーを防止
して、薄膜接合電界効果素子の動作電圧範囲を広げるこ
とができる。なお、第１図の例では、ゲート電極２は、
本素子の物理的支持基板をなす基板100上に形成されて
いたが、ソース，ドレイン電極5,6が基板100上に形成さ
れ、第１の半導体層１の上面にゲート電極２を設けた構
成でもよい。
次に、本発明の薄膜接合電界効果素子の製造工程例を
第２図に基づき説明する。
工程（ａ）
ガラス等の基板100上にゲート電極２の導電層2aをニ
ッケル，アルミニウム等の金属の真空蒸着，電子ビーム
蒸着で形成する。等金属の代わりにSnO2を導電層2aに用
いるときは、SnCl2,SbCl2,H2Oの混合ガスの熱CVDまたは
SnCl4・5H2OとSbCl3のHCl溶液のスプレー法等でSnO2を
基板上に附着させる。導電層2aの平面寸法は所定の形状
にホトエッチング技術，マスク蒸着技術等により整形す
る。
工程（ｂ）
モノシランまたはジシランとジボランガスのプラズマ
CVD,光CVD,熱CVD等により、２層のゲート電極２の第２
の半導体層2bに相当するｐ型アモルファスシリコンを少
なくともゲート電極２の上に成長させる。
工程（ｃ）
２層のゲート電極２の第２の半導体層2b上に第１の半
導体層１を所定の寸法に形成する。所定の寸法にする手
法は、工程（ａ）に述べたものと同様である。すなわ
ち、シランまたはジシランのプラズマCVD,光CVD,熱CVD
でノンドープ水素化アモルファスシリコンを得る。ノン
ドープ水素化アモルファスシリコンは、一般に弱いｎ型
の導電形を有するので、工程（ｂ）で形成したｐ型アモ
ルファスシリコンは、このノンドープアモルファスシリ
コンに対しバリアを形成する。
工程（ｄ）
第１の半導体層１である上記ノンドープアモルファス
リシコン上に導電性のソース電極5,ドレイン電極６とな
るニッケル・アルミニウム等の金属薄膜を工程（ａ）に
述べた方法で所定の形状に形成し、第１図に示した実施
例と等価な薄膜接合電界効果素子を得る。さらに、薄膜
接合電界効果素子の安定度を増すために、第１の半導体
層１に接して、熱CVD,光CVD,プラズマCVD等によりシリ
コンナイトライド，シリコンオキシナイトライド等から
なる保護膜７を設けることもできる。また、ソース、ド
レイン電極5,6に接している第１の半導体層１部分にチ
ャネル型に応じてｐまたはｎ形不純物をイオン注入また
はプラズマドーピング等で選択的に導入するか、これら
の不純物を含む半導体薄膜5a,6aを第２の半導体層2bと
ソース，ドレイン電極5,6の間に挿入することにより、
ソース・ドレイン電極5,6とチャネルのオーム性接触を
良好にすることができる。また、ゲート電極２とのパン
チスルーを防止することができる。
〔発明の効果〕
以上詳細に説明したように、この発明の薄膜接合電界
効果素子は、弱い導電形を有するｉ形のアモルファス形
半導体薄膜と、ゲート積層構造の中、当該アモルファス
系半導体薄膜に接触する半導体層とがゲート接合を形成
するので、ゲートしきい値電圧が小さく、トランスコン
ダクタンスのバラツキが少なく、安定である等の利点が
あり、このため、低電圧駆動が可能である。さらに、素
子構造そのものの内部に主たる薄膜としてのｉ形アモル
ファス系半導体薄膜との間でヘテロ接合を形成するかpi
またはni接合を形成する薄膜積層構造を有するため、例
えばヘテロ接合形、pin形等の光電変換素子と同一製造
工程で製造可能であるので、それらの素子と同一基板上
に形成でき、経済的，機能的にも優れた集積回路が実現
できる。DETAILED DESCRIPTION OF THE INVENTION [Industrial field of application] The present invention uses an amorphous semiconductor thin film formed on a physical supporting substrate as a main thin film in device construction, and
The present invention relates to a method for manufacturing a thin film junction field effect element having a junction gate structure. [Prior art] An amorphous semiconductor thin film such as amorphous or microcrystalline silicon is formed on a physical supporting substrate, and this amorphous semiconductor thin film is used as a main thin film in device construction. Applications to liquid crystal display matrices and peripheral drive circuits are under consideration.
The conventional basic structure of this type of element is a field effect transistor having a metal-insulator-semiconductor (hereinafter referred to as MIS) junction. [Problems to be Solved by the Invention] However, the MIS junction of an amorphous or microcrystalline semiconductor has many pinholes, the charge concentration in the insulating film is large, and the reproducibility is poor, and the interface level between the semiconductor thin film and the insulating film is low. Since the unit density is also large and varied, it is generally inferior to the MIS junction of single crystal silicon. Therefore, 1. Carrier leakage causes dielectric breakdown of the insulating layer and deterioration of characteristics. 2. The transconductance is small because the insulating film cannot be thinned. 3. The reproducibility of transconductance is poor because the interface state density is large and varies. 4. The gate threshold voltage is poorly designed and varies widely. Therefore, it is difficult to reduce the driving voltage to reduce the power consumption. And so on. In addition, it is a heterojunction type or pin type photoelectric conversion element, and similarly, an amorphous semiconductor thin film on a physically supporting substrate is used as the main thin film in the element construction. If you want to integrate the field effect element as an element, in the conventional MIS type thin film transistor structure, because of its cross-sectional structure, it can be said that there are not always many similarities to the cross-sectional structure of the photoelectric conversion element integrated on the same substrate, in manufacturing, It may be difficult to manufacture the photoelectric conversion element and the thin film transistor in the same manufacturing process. However, when using an amorphous semiconductor thin film as a channel region, it was not possible to directly apply the conventional method for constructing a junction gate structure element using a single crystal or polycrystal semiconductor substrate. . For example, if a gate that simply forms a pn junction is constructed for the amorphous semiconductor thin film according to the usual idea of single crystal and polycrystal systems, the barrier property becomes incomplete and the leak current increases, etc. However, since the amorphous p-layer and the n-layer have extremely high resistance, the maximum operating frequency of the device was suppressed to a significantly low level. On the other hand, it is possible to use a conductive gate that is desirable in consideration of connection with an external circuit by lowering the resistance of the gate, and simply forming it on a semiconductor thin film in the relationship of forming a Schottky junction. However, this method also has poor reproducibility when simply applied to an amorphous semiconductor thin film, and a practical device could not be obtained at all. In view of such conventional drawbacks, the present invention is capable of stabilizing the characteristics, making the characteristics uniform, improving the reproducibility, driving at a low voltage, and may be formed on the same physical supporting substrate. The junction-type and pin-type photoelectric conversion devices also have many similarities in the layer stacking relationship in cross-sectional structure, and as a result, they can be integrated together with those photoelectric conversion devices in the same manufacturing process. It is intended to provide a practical thin film field effect device. [Means for Solving the Problems] In order to solve the above problems, the present invention provides a method for manufacturing a thin film junction field effect device using an amorphous semiconductor thin film, in which a conductive material forming a part of a gate on a physical supporting substrate. Forming a layer into a predetermined shape; forming a barrier-forming amorphous semiconductor layer in contact with the conductive layer and forming a gate together with the conductive layer into a predetermined shape; the physical support substrate and the above An i-type amorphous semiconductor thin film having a weak conductivity type is formed in contact with the barrier-forming amorphous semiconductor layer, and the barrier-forming amorphous semiconductor layer and the i-type amorphous semiconductor thin film are heterojunction or pi-junction or ni-junction. And a step of forming a source that is in contact with the i-type amorphous semiconductor thin film from the side opposite to the gate and is separated from each other,
A method of forming a drain electrode in a predetermined shape is provided. Then, as a result of the present invention showing such a method, as a modified method within the scope obvious to those skilled in the art, the present invention also provides that'the source and drain electrodes are separated from each other on the physical supporting substrate. Forming a predetermined shape; 'forming an i-type amorphous semiconductor thin film having a weak conductivity type in contact with the physical support substrate and the source and drain electrodes;' and the source and drain electrodes Forms a barrier-forming amorphous semiconductor layer from the opposite side in contact with the i-type amorphous semiconductor thin film, and forms a heterojunction or a pi-junction or an ni-junction between the barrier-forming amorphous semiconductor layer and the i-type amorphous semiconductor. And a step of forming a gate in contact with the barrier-forming amorphous semiconductor layer, and forming a gate together with the barrier-forming amorphous semiconductor layer. Process and to form a conductive layer formed into a predetermined shape; method comprising a also proposed. [Operation] According to the present invention, even if the same thin film element is used, the conventional MI
Unlike the S-structure element, since the gate insulating film itself, which has caused various problems, does not exist, the gate threshold voltage can be reduced and its variation can be reduced. As a result, stability is improved and low voltage driving becomes possible. In addition, since a heterojunction or a pi (or ni) junction structure is formed inside the element structure by the semiconductor layer that constitutes one of the gate laminated structures and the amorphous semiconductor thin film, when viewed as a thin film laminated relationship, A cross-sectional structure that is the same as or similar to the heterojunction type or pin type photoelectric conversion element formed in the thin film structure on the mechanical support substrate can be obtained. Therefore, this element can be manufactured on the same substrate by the reading and manufacturing process. It is possible to accumulate. Furthermore, unlike the case of using the conventional single-crystal or polycrystalline semiconductor substrate, the imperfection of the barrier at the gate junction, the significant increase of the gate resistance, and the reproducibility when using the conductive gate, which are the problems peculiar to the amorphous system, It is possible to provide a device that can overcome practical problems and can actually be used practically. Example FIG. 1 shows a thin film junction field effect element manufactured according to an example of the manufacturing method of the present invention, which will be described later in detail with reference to FIG. An amorphous semiconductor thin film 1 of an amorphous or microcrystalline semiconductor having a weak conductivity type (hereinafter referred to as a first semiconductor layer) serving as a channel is provided in contact with a conductive gate electrode 2. Note that the "weak conductivity type" in the above includes weak p-type and weak n-type, as will be described later, but it is not necessary to specify these conductivity types specifically, and explanation is applicable to both p-type and n-type. With regard to the above, as a general term for these, this document promises to use the notation of i-type. The notation "i-form" in the claims also complies with this definition. The gate electrode 2 is composed of a conductive layer 2a and a second semiconductor layer 2b as described later. If the thickness of the first semiconductor layer 1 is about 100 Å or more, it operates. A conductive source electrode 5 and drain electrode 6 are provided in contact with the first semiconductor layer 1. The basic bias condition of this thin film junction field effect element is the same as that of the conventional field effect element, and a source-drain voltage is applied between the source electrode 5 and the drain electrode 6, and at this time, between the source and drain. The flowing current is controlled by the gate voltage applied to the gate electrode 2. First semiconductor layer 1
Has a property of forming a barrier with the gate electrode 2. Therefore, the carriers in the first semiconductor layer 1 increase or decrease depending on the voltage between the gate electrode 2 and the source electrode 5. When the gate electrode 2 is reverse biased, the source / drain current decreases. When the gate electrode 2 forms a carrier injection junction with the first semiconductor layer 1,
Since carriers can be injected into the first semiconductor layer 1 from the gate electrode 2, a large drain-source current can be obtained when the gate electrode 2 is deeply forward biased. For the conductive layer 2a of the gate electrode 2, a metal material such as nickel, aluminum or platinum or a transparent conductive oxide such as SnO 2 or ITO is used. Furthermore, the first semiconductor layer 1 is made to have an opposite conductivity type to form a pi or ni junction with the first semiconductor layer 1, or the atomic composition or composition ratio is changed to form a heterojunction, A second semiconductor layer 2b that forms a barrier with respect to the first semiconductor layer 1 is provided in contact with the conductive layer 2a to form a gate electrode 2 having a two-layer structure. That is, when the first semiconductor layer 1 has a weak n-type conductivity, the second semiconductor layer 2b has a p-type conductivity and the first semiconductor layer 1 has a weak p-type conductivity. When having, the second semiconductor layer
2b has an n-type conductivity. Further, the heterojunction is such that a barrier is formed even with the same conductivity type. In such a two-layer gate electrode 2, a junction between semiconductors can be used as a gate junction, so that an element having excellent reproducibility of threshold voltage and uniformity of transconductance can be obtained. If the first and second semiconductor layers 1 and 2b are amorphous or microcrystalline semiconductor layers, silane,
It can be grown by plasma CVD, optical CVD, thermal CVD, etc. of a source gas such as disilane, silicon tetrafluoride, and germane.
A conductive source electrode 5 provided in contact with the first semiconductor layer 1,
A metal material such as nickel or aluminum is used for the drain electrode 6. Further, if necessary, between the source electrode 5 and the first semiconductor layer 1 and between the drain electrode 6 and the first semiconductor layer 1, the doped layers 5a and 6 having a high impurity concentration are formed.
By inserting a, the ohmic property can be improved, and punch-through between the gate / drain and the gate / source can be prevented to widen the operating voltage range of the thin film junction field effect element. In the example of FIG. 1, the gate electrode 2 is
The source and drain electrodes 5 and 6 are formed on the substrate 100 which is formed on the substrate 100 which is a physical support substrate of the present device, and the gate electrode 2 is provided on the upper surface of the first semiconductor layer 1. But it's okay. Next, an example of a manufacturing process of the thin film junction field effect element of the present invention will be described with reference to FIG. Step (a) A conductive layer 2a of the gate electrode 2 is formed on a substrate 100 such as glass by vacuum vapor deposition or electron beam vapor deposition of a metal such as nickel or aluminum. When SnO 2 is used for the conductive layer 2a instead of the metal, SnCl 2 , SbCl 2 , H 2 O mixed gas thermal CVD or
SnCl 4 · 5H 2 O and SbCl Spray Method 3 HCl solution such as a SnO 2 is Fuchaku on the substrate in. The plane dimension of the conductive layer 2a is shaped into a predetermined shape by a photoetching technique, a mask vapor deposition technique, or the like. Step (b) Plasma of monosilane or disilane and diborane gas
The second of the two-layer gate electrode 2 is formed by CVD, photo CVD, thermal CVD, etc.
P-type amorphous silicon corresponding to the semiconductor layer 2b is grown on at least the gate electrode 2. Step (c) The first semiconductor layer 1 is formed to a predetermined size on the second semiconductor layer 2b of the two-layer gate electrode 2. The method of setting the predetermined size is the same as that described in the step (a). That is, silane or disilane plasma CVD, optical CVD, thermal CVD
To obtain non-doped hydrogenated amorphous silicon. Since non-doped hydrogenated amorphous silicon generally has a weak n-type conductivity, the p-type amorphous silicon formed in step (b) forms a barrier to this non-doped amorphous silicon. Step (d) A metal thin film such as nickel / aluminum to be the conductive source electrode 5 and drain electrode 6 is formed on the non-doped amorphous silicon that is the first semiconductor layer 1 by the method described in step (a). Formed into a shape, a thin film junction field effect element equivalent to the embodiment shown in FIG. 1 is obtained. Further, in order to increase the stability of the thin film junction field effect device, a protective film 7 made of silicon nitride, silicon oxynitride, etc. is formed by thermal CVD, photo CVD, plasma CVD or the like in contact with the first semiconductor layer 1. It can also be provided. Also, depending on the channel type, p or n-type impurities are selectively introduced into the first semiconductor layer 1 portion in contact with the source / drain electrodes 5 and 6 by ion implantation, plasma doping, or the like. By inserting the containing semiconductor thin films 5a and 6a between the second semiconductor layer 2b and the source and drain electrodes 5 and 6,
The ohmic contact between the source / drain electrodes 5 and 6 and the channel can be improved. In addition, punch through with the gate electrode 2 can be prevented. [Effects of the Invention] As described in detail above, the thin film junction field effect element of the present invention makes contact with an i-type amorphous semiconductor thin film having a weak conductivity type and the amorphous semiconductor thin film in a gate laminated structure. Since it forms a gate junction with the semiconductor layer, the semiconductor device has advantages such as a small gate threshold voltage, a small transconductance variation, and stability. Therefore, low voltage driving is possible. In addition, whether a heterojunction is formed with the i-type amorphous semiconductor thin film as the main thin film inside the element structure itself.
Or, since it has a thin film laminated structure that forms an ni junction, it can be manufactured in the same manufacturing process as, for example, a heterojunction type, pin type photoelectric conversion element, etc., so that these elements can be formed on the same substrate, which is economical, An integrated circuit excellent in function can be realized.
【図面の簡単な説明】
第１図はこの発明の薄膜接合電界効果素子の一実施例の
構成を示す断面図、第２図はこの発明の薄膜接合電界効
果素子の製造工程例を説明するための図である。
図中、１は第１の半導体層、２はゲート電極、2aは導電
層、2bは第２の半導体層、５はソース電極、６はドレイ
ン電極、７は保護膜、100は基板である。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a sectional view showing a structure of an embodiment of a thin film junction field effect element of the present invention, and FIG. 2 is a view for explaining an example of a manufacturing process of the thin film junction field effect element of the present invention. FIG. In the figure, 1 is a first semiconductor layer, 2 is a gate electrode, 2a is a conductive layer, 2b is a second semiconductor layer, 5 is a source electrode, 6 is a drain electrode, 7 is a protective film, and 100 is a substrate.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−158185（ＪＰ，Ａ) 特開 昭58−121675（ＪＰ，Ａ) 特開 昭58−148458（ＪＰ，Ａ) 特開 昭61−35565（ＪＰ，Ａ) 特開 昭51−59280（ＪＰ，Ａ) 特開 昭56−27975（ＪＰ，Ａ) 特開 昭58−170070（ＪＰ，Ａ) 特開 昭61−10280（ＪＰ，Ａ) 特開 昭56−91470（ＪＰ，Ａ) ────────────────────────────────────────────────── ─── Continuation of front page (56) References JP-A-61-158185 (JP, A) JP-A-58-121675 (JP, A) JP 58-148458 (JP, A) JP 61-35565 (JP, A) JP-A-51-59280 (JP, A) JP-A-56-27975 (JP, A) JP-A-58-170070 (JP, A) JP 61-10280 (JP, A) JP-A-56-91470 (JP, A)
Claims (1)
所定の形状に形成する工程と； 該導電層に接し、該導電層と相まってゲートを構成する
バリア形成用アモルファス半導体層を所定の形状に形成
する工程と； 上記物理的な支持基板と上記バリア形成用アモルファス
半導体層に接する関係で弱い導電型を有するｉ型アモル
ファス系半導体薄膜を形成し、該バリア形成用アモルフ
ァス半導体層と該ｉ型アモルファス系半導体薄膜とでヘ
テロ接合ないしpi接合またはni接合を形成する工程と； それぞれ上記ゲートとは反対側から上記ｉ型アモルファ
ス系半導体薄膜に接し、互いには離間したソース、ドレ
イン電極を所定の形状に形成する工程と； を有して成る薄膜接合電界効果素子の製造方法。 ２．上記ｉ型アモルファス系半導体薄膜にあって上記ソ
ース、ドレイン電極が接する部分に、予め高不純物濃度
半導体薄膜を形成しておくこと； を特徴とする特許請求の範囲第１項記載の薄膜接合電界
効果素子の製造方法。 ３．上記ソース、ドレイン電極の形成後、上記ｉ型アモ
ルファス系半導体薄膜の表面上に保護膜を形成する工程
を含むこと； を特徴とする特許請求の範囲第１項または第２項記載の
薄膜接合電界効果素子の製造方法。 ４．物理的な支持基板上に互いに離間したソース、ドレ
イン電極を所定の形状に形成する工程と； 上記物理的な支持基板と該ソース、ドレイン電極に接す
る関係で弱い導電型を有するｉ型アモルファス系半導体
薄膜を形成する工程と； 該ソース、ドレイン電極とは反対側から該ｉ型アモルフ
ァス系半導体薄膜に接する関係でバリア形成用アモルフ
ァス半導体層を形成し、該バリア形成用アモルファス半
導体層と該ｉ型アモルファス系半導体とでヘテロ接合な
いしpi接合またはni接合を形成する工程と； 該バリア形成用アモルファス半導体層に接し、該バリア
形成用アモルファス半導体層と相まってゲートを構成す
る導電層を所定の形状に形成する工程と； を有して成る薄膜接合電界効果素子の製造方法。 ５．上記ソース、ドレイン電極上に予め高不純物濃度半
導体薄膜を形成しておくこと； を特徴とする特許請求の範囲第４項記載の薄膜接合電界
効果素子の製造方法。 ６．上記導電層の形成後、上記ｉ型アモルファス系半導
体薄膜の表面上に保護膜を形成する工程を含むこと； を特徴とする特許請求の範囲第５項または第６項記載の
薄膜接合電界効果素子の製造方法。(57) [Claims] A step of forming a conductive layer forming a part of the gate in a predetermined shape on a physical support substrate; and a barrier forming amorphous semiconductor layer in contact with the conductive layer and forming a gate together with the conductive layer in a predetermined shape A step of forming an i-type amorphous semiconductor thin film having a weak conductivity type in contact with the physical supporting substrate and the barrier-forming amorphous semiconductor layer, and forming the barrier-forming amorphous semiconductor layer and the i-type A step of forming a heterojunction, a pi junction or an ni junction with the amorphous semiconductor thin film; a source and a drain electrode that are in contact with the i-type amorphous semiconductor thin film from the opposite sides of the gates and are separated from each other in a predetermined shape And a step of: forming a thin film junction field effect element. 2. The thin film junction electric field effect according to claim 1, wherein a high impurity concentration semiconductor thin film is formed in advance on a portion of the i-type amorphous semiconductor thin film where the source and drain electrodes are in contact with each other. Device manufacturing method. 3. The step of forming a protective film on the surface of the i-type amorphous semiconductor thin film after forming the source and drain electrodes, the thin-film junction electric field according to claim 1 or 2. Method for manufacturing effect element. 4. A step of forming source and drain electrodes spaced apart from each other on a physical support substrate in a predetermined shape; and an i-type amorphous semiconductor having a weak conductivity type in contact with the physical support substrate and the source and drain electrodes A step of forming a thin film; an amorphous semiconductor layer for barrier formation is formed so as to contact the i-type amorphous semiconductor thin film from the side opposite to the source and drain electrodes, and the amorphous semiconductor layer for barrier formation and the i-type amorphous Forming a heterojunction or a pi junction or an ni junction with the semiconductor, and forming a conductive layer in contact with the barrier-forming amorphous semiconductor layer and forming a gate together with the barrier-forming amorphous semiconductor layer in a predetermined shape A method of manufacturing a thin film junction field effect device, comprising: 5. A high-impurity-concentration semiconductor thin film is previously formed on the source and drain electrodes. The method for manufacturing a thin film junction field effect device according to claim 4, characterized in that: 6. 7. A thin film junction field effect element according to claim 5 or 6, further comprising the step of forming a protective film on the surface of the i-type amorphous semiconductor thin film after forming the conductive layer. Manufacturing method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61178276A JP2681148B2 (en) | 1986-07-29 | 1986-07-29 | Method for manufacturing thin film junction field effect element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61178276A JP2681148B2 (en) | 1986-07-29 | 1986-07-29 | Method for manufacturing thin film junction field effect element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6334978A JPS6334978A (en) | 1988-02-15 |
| JP2681148B2 true JP2681148B2 (en) | 1997-11-26 |
Family
ID=16045641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61178276A Expired - Lifetime JP2681148B2 (en) | 1986-07-29 | 1986-07-29 | Method for manufacturing thin film junction field effect element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2681148B2 (en) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5159280A (en) * | 1974-11-20 | 1976-05-24 | Fujitsu Ltd | HANDOTA ISOCHI |
| JPS5627975A (en) * | 1979-08-17 | 1981-03-18 | Oki Electric Ind Co Ltd | Manufacture of compound semiconductor device |
| JPS58121675A (en) * | 1982-01-12 | 1983-07-20 | Citizen Watch Co Ltd | Manufacture of thin film transistor |
| JPS58148458A (en) * | 1982-03-01 | 1983-09-03 | Stanley Electric Co Ltd | Thin film transistor |
| JPS58170070A (en) * | 1982-03-31 | 1983-10-06 | Nippon Telegr & Teleph Corp <Ntt> | Field effect transistor |
| JPS6110280A (en) * | 1984-06-26 | 1986-01-17 | Nec Corp | Junction type fet |
| JPH0815157B2 (en) * | 1984-07-27 | 1996-02-14 | 株式会社日立製作所 | Method for manufacturing thin film transistor |
| JPS61158185A (en) * | 1984-12-28 | 1986-07-17 | Hosiden Electronics Co Ltd | Thin film transistor |
-
1986
- 1986-07-29 JP JP61178276A patent/JP2681148B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6334978A (en) | 1988-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4668968A (en) | Integrated circuit compatible thin film field effect transistor and method of making same | |
| US4673957A (en) | Integrated circuit compatible thin film field effect transistor and method of making same | |
| JP3327135B2 (en) | Field effect transistor | |
| US5658808A (en) | Method of fabricating polycrystalline silicon thin-film transistor having symmetrical lateral resistors | |
| JPH06349853A (en) | Mos transistor and its manufacture | |
| KR100292718B1 (en) | Semiconductor device and manufacturing method thereof | |
| KR950006486B1 (en) | Semiconductor device and its making method | |
| US6288413B1 (en) | Thin film transistor and method for producing same | |
| JP2681148B2 (en) | Method for manufacturing thin film junction field effect element | |
| JPH0564862B2 (en) | ||
| JPH05183164A (en) | Semiconductor device | |
| US11264384B2 (en) | CMOS structure and method for manufacturing CMOS structure | |
| JP2523679B2 (en) | Thin film transistor and manufacturing method thereof | |
| US20210151605A1 (en) | Thin film transistor and method for manufacturing a thin film transistor | |
| KR102583088B1 (en) | Tunneling Field Effect Transistor | |
| JP2869653B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3256643B2 (en) | Semiconductor device | |
| JP3079566B2 (en) | Thin film transistor and method of manufacturing the same | |
| JPH04162477A (en) | Thin film transistor | |
| JPH05275453A (en) | Junction fet and manufacture thereof | |
| JPH05183131A (en) | Thin film transistor | |
| JP3703427B2 (en) | MOS field effect transistor | |
| JP2568037B2 (en) | Amorphous silicon semiconductor device for liquid crystal display element | |
| KR0175385B1 (en) | Polysilicon tft & the manufacturing method thereof | |
| JP2635950B2 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |