JP2673030B2

JP2673030B2 - 超音波探傷器のゲート回路

Info

Publication number: JP2673030B2
Application number: JP2149570A
Authority: JP
Inventors: 茂徳青木; 鋭機和泉; 康雄田中
Original assignee: Hitachi Construction Machinery Co Ltd
Current assignee: Hitachi Construction Machinery Co Ltd
Priority date: 1990-06-07
Filing date: 1990-06-07
Publication date: 1997-11-05
Anticipated expiration: 2012-11-05
Also published as: JPH0442051A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は超音波探傷器のゲート回路に関し、特に、被
検査物体の内部に複数の欠陥が存在する場合にこれらの
複数の欠陥のすべての大きさと位置を検出することので
きる超音波探傷器のゲート回路に関するものである。

〔従来の技術〕

超音波探傷器は、物体表面や内部の状態を、当該物体
を破壊することなく検査する装置として知られている。
超音波探傷器では、被検査物体に対して放射した超音波
の反射波、すなわちエコーを適宜に電気的に処理しエコ
ー波形を表示するが、一般的には、アナログ信号である
エコー波形をそのまま処理してオシロスコープに波形表
示する手段が採用されている。しかしながら、近年では
例えば特開昭63−95353号公報に開示されるようにディ
ジタル処理して波形表示するディジタル形超音波探傷器
が提案されている。この文献に開示されるディジタル形
超音波探傷器では、主要部にA/D変換器と波形メモリを
備え、被検査物体から反射され戻って来る各種のエコー
波形を、A/D変換器によって所定サンプリング期間でサ
ンプリングしてディジタル値に変換し、これらのエコー
波形のサンプリングデータを前記波形メモリに記憶し、
その後波形メモリに記憶されたサンプリングデータを取
出し、液晶表示部にエコー波形を表示するように構成さ
れる。しかしながら、従来のディジタル形超音波探傷器
では、一般的に液晶表示部における横方向に配列された
表示のためのドット数が少なく、制約されているので、
波形メモリからサンプリングデータを取出すときにアド
レスを所定の条件で選択することにより適当な間隔で間
引いてサンプリングデータを取出している。その結果、
エコー波形を液晶表示部で表示する場合において、すべ
てのサンプリングデータを用いて波形を描いている訳で
はないので、本当の姿のエコー波形を表示することがで
きない。従って、通常、欠陥についてのエコー波形の高
さで欠陥の大きさを知ることができるのであるが、液晶
表示器において当該高さに対応するサンプリングデータ
が入力されていない場合には欠陥の正確な大きさを知る
ことができないという不具合が生じる。このような不具
合が超音波探傷器に存在すると、本来、製品内の欠陥の
程度を調べ、当該製品の良・不良を検査する超音波探傷
器において、その検査の信頼性が顕著に損なわれること
になる。また、エコー波形の高さを正確に表示すること
ができないということは、エコー波形の横軸上の位置も
不正確となるから、エコー波形の高さに対応する欠陥位
置も必然的に正確に表示されないことになる。

そこで、かかるディジタル形超音波探傷器における問
題を解決すべく、本出願人は、先に被検査物体内に存在
する欠陥の大きさと位置を正確に表示することのできる
ディジタル形超音波探傷器を提案した（特願昭63−2693
81号）。この超音波探傷器では、被検査物体に送信パル
スを与えた後において、当該送信パルスが被検査物体内
を移動して欠陥を走査する時間として設定される任意の
時間範囲を選択するゲート回路と、当該時間範囲におい
て発生する欠陥エコー波形のサンプリング値の最大値を
取出す最大値検出回路と、前記最大値が発生したときに
この最大値が発生した箇所の位置データに相当するアド
レスをラッチするラッチ回路を有している。本超音波探
傷器の構成によれば、欠陥に関するエコーの最大値を確
実に保持し、これを表示装置に表示できるように構成す
ると共に、最大値に対応する位置データも確保すること
ができるように構成されているので、常に欠陥の大きさ
と位置を正確に表示することができる。

〔発明が解決しようとする課題〕

しかしながら、例えば第20図（ａ）に示すように被検
査物体１において上下方向の位置を異ならせて同じ大き
さの２つの欠陥1a,1bが存在する場合には、各欠陥によ
って反射して生じるエコー波形と測定範囲の関係を示し
た第20図（ｂ）で明らかなように、本出願人による前記
ディジタル形超音波探傷器では最大値のみを検出するよ
うに構成されているので、これらの欠陥をすべて検出す
ることができないという不具合が生じる。つまり、同じ
大きさの欠陥1a,1bであっても深さが異なるため、深位
置に存在する欠陥1bのエコー1Bのレベルは減衰し、その
高さが欠陥1aに起因する欠陥エコー1Aよりも低くなる。
従って、最大値しか検出できない超音波探傷器では、欠
陥エコー1Aのみを検出し、欠陥エコー1Bを検出すること
ができないという不具合が生じる。このような不具合が
あると、被検査物体の内部構造を正確に調べたい場合
や、欠陥の個数によって被検査物体の良・不良を判定す
る場合には役に立たないことになる。なお、第20図
（ａ）において２は探触子、Agは測定範囲であり、第20
図（ｂ）においてＴは探触子２から超音波が放射された
ときに直ちに現れる送信波、Ｂは図示しない水槽の底面
で反射された水槽底面エコーである。第20図（ｂ）にお
いても測定範囲Agが時間軸において定義される。

本発明の目的は、被検査物体の内部における測定範囲
の中に複数の欠陥が存在し、これの欠陥によって高さの
異なる複数のエコー波形が発生する場合に、これらのす
べてのエコー波形のピーク点のレベルとその存在位置を
正確に検出することのできる超音波探傷器のゲート回路
を提供することにある。

また本発明の他の目的は、前記の目的を達成する超音
波探傷器のゲート回路において、ゲート信号発生回路の
構成の簡素化を図ることのできる超音波探傷器ゲート回
路を提供することにある。

〔課題を解決するための手段〕

本発明に係わる第１の超音波探傷器のゲート回路は、
超音波探触子に対して所定のパルスを出力する送信部
と、超音波探触子からの信号を受信する受信部と、この
受信部で受信された信号を所定のサンプリング周期で順
次にA/D変換するA/D変換器と、このA/D変換器で変換さ
れたデータを記憶する波形メモリと、この波形メモリの
アドレスを順次に指定するアドレスカウンタと、波形メ
モリに記憶されたデータを表示する表示部を備えた超音
波探傷器のゲート回路において、パルス出力後の任意の
時間範囲を選択するゲート手段と、選択された時間範囲
内でA/D変換されたデータを所定のサンプリング周期に
相当する時間だけ保持する第１のラッチ回路と、この第
１のラッチ回路に保持されているデータよりもサンプリ
ング周期分以前にA/D変換されたデータを保持する第２
のラッチ回路と、第１のラッチ回路で保持されたデータ
と第２のラッチ回路で保持されたデータとを比較し、第
１のラッチ回路に保持されているデータが第２のラッチ
回路に保持されているデータよりも大きいか、又は等し
いときに高レベルとなるピーク信号を出力する比較回路
と、この比較回路からのピーク信号が高レベルから低レ
ベルとなったとき、そのときの第２のラッチ回路に保持
されているデータをピーク値として判定する判定回路と
から形成され、選択された時間範囲に存在する前記デー
タのうちすべてのピーク値を検出するピーク値検出手段
と、ピーク値のそれぞれが検出されたとき、各ピーク値
に対応するアドレスカウンタの出力値を格納する記憶手
段を設けたことを特徴点として有する。

本発明に係る第２の超音波探傷器のゲート回路は、前
記第１の装置構成において、前記ゲート手段を、１ビッ
トメモリで構成されるタイミング処理用メモリと、この
タイミング処理用メモリのアドレスを順次に指定するア
ドレスカウンタと、順次に出力されるタイミング処理用
メモリの格納データを受取り、これにより時間範囲を設
定するフリップフロップ回路で構成したことを特徴点と
して有する。

本発明に係る第３の超音波探傷器のゲート回路は、前
記第１の装置構成において、前記ゲート手段を、時間範
囲の始点がセットされるラッチ回路と、時間範囲の終点
がセットされるラッチ回路と、始点又は終点をアドレス
カウンタの出力値と比較するコンパレータと、このコン
パレータの出力で時間範囲を設定するフリップフロップ
回路で構成したことを特徴点として有する。

〔作用〕

本発明による第１の超音波探傷器のゲート回路では、
ピーク値検出回路を設けるように構成し、これによって
被検査物体の中に複数の欠陥が存在し、それらによって
高さの異なる複数のエコー信号が信号処理回路に取込ま
れたとしても、これらのエコー信号のすべてのピーク値
とその存在位置を正確に検出することができる。

また本発明による第２及び第３の超音波探傷器のゲー
ト回路では、欠陥検査範囲を指定する時間範囲を作るた
めのゲート手段を、回路として簡素化できる構成を採用
して形成するようにしたため、回路規模が小形化し、ハ
ード的且つソフト的に簡単に作製することができる。

〔実施例〕

以下に、本発明の実施例を添付図面に基づいて説明す
る。

第１図は本発明に係る超音波探傷器の系統図である。
第１図において、１は被検査物体、1aと1bは被検査物体
１内の欠陥を示す。この超音波探傷器は被検査物体１の
内部に存在する複数の欠陥の大きさと位置を検出するこ
とを前提としており、その一例として２個の欠陥1a,1b
が存在する例を示す。２は探触子であり、被検査物体１
内に超音波を放射すると共にその反射波をこれに比例し
た電気的信号（エコー信号）に変換する作用を有する。
３は探触子２にパルスを出力して超音波を発生させる送
信部、４は探触子２からのエコーを受信する受信部であ
る。受信部４には減衰回路4a、増幅回路4b、検波回路4c
が備えられている。５は受信部４で受信されたアナログ
エコー信号をデジタル値に変換するA/D変換器、６はA/D
変換器５で変換されたデータを記憶する波形メモリ、７
は波形メモリ６のアドレスを指定するアドレスカウンタ
である。８は水晶発振子で構成されるタイミング回路で
あり、送信部３のパルス出力タイミング、A/D変換器５
の変換タイミング、及びアドレスカウンタ７のアドレス
指定タイミングを制御する。

10は波形メモリ６に記憶されたデータの処理やタイミ
ング回路８の駆動等の所要の制御を行うCPU（中央処理
装置）、11は種々のパラメータやデータ等を一時記憶す
るRAM（ランダム・アクセス・メモリ）、12はCPU10の処
理手順を記憶するROM（リード・オンリ・メモリ）であ
る。13は所要のデータを入力するためのキーボード入力
部である。14はマトリックス状に設置された所定数の液
晶ドットで構成される液晶表示部、15は液晶表示部14の
表示を制御する表示部コントローラ、15mは表示部コン
トローラ15に備えられる液晶表示部14に表示するデータ
を記憶する表示メモリである。16は被検査物体１の任意
の測定範囲を設定すると共に当該測定範囲内に存在する
複数の欠陥のピーク値及びピーク値の位置を検出するゲ
ート回路である。17は超音波探傷器本体を示し、一点鎖
線で囲まれた部分によって構成される。

なお、被検査物体１を超音波により検査する場合、通
常、探触子２を被検査物体１に直接接触させず、両者間
に水を介在させて検査が行われる。そのため、被検査物
体１は水槽中に置かれる。第１図において、Ｗは水槽、
Waは水槽に入れられた水を示している。

第２図は第１図に示すキーボード入力部13の平面図で
ある。第２図で、13aは数字「０」〜「９」よりなる数
値キー、13bは小数点用キー、13cは音速を入力するため
の音速キー、13dはゲートレベルを入力するためのゲー
トレベルキー、13eはゲート始点を入力するためのゲー
ト始点キー、13fはゲート終点を入力するためのゲート
終点キー、13gは入力した数値をセットするためのセッ
トキーである。

第３図は第１図に示すゲート回路16のブロック図であ
る。第３図で、第１図に示す部分と同一部分には同一符
号が付してある。ゲート回路16はゲート信号発生回路18
及びピーク値検出回路19により構成されている。ゲート
信号発生回路18は、被検査物体１における検査すべき領
域のエコー信号のみを抽出するためのゲート信号を作成
する機能を有する。また、ピーク値検出回路19はゲート
信号発生回路18で作成されたゲート期間に入力されるエ
コー信号のピーク値を検出する機能及び当該ピーク値が
発生したときのアドレスを検出する機能を有する。ここ
で、ゲート信号発生回路18及びピーク値検出回路19の構
成を図を参照して説明する。

第４図は第３図に示すゲート信号発生回路18のブロッ
ク図である。第４図で、第１図に示す部分と同一部分に
は同一符号を付して説明を省略する。18aはタイミング
回路８から出力される第１のクロック信号ａの周波数を
分周（例えば、1/8に分周）して第２のクロック信号ｂ
を出力する分周回路、18bは後述するビットパターンを
格納するタイミング処理用メモリ、18cはタイミング処
理用メモリ18bのアドレスを第２のクロック信号ｂに同
期して順次に指定するアドレスカウンタ、18dはタイミ
ング処理用メモリ18bの１つのアドレスの格納されたデ
ータ（例えば８ビットのデータ）をシリアルに出力する
ためのシフトレジスタ、18eはフリップフロップ回路で
ある。このゲート信号発生回路18の動作については後述
する本実施例の動作において説明する。

第５図は第３図に示すピーク値検出回路19のブロック
図である。第５図において、第１図に示す部分と同一部
分には同一符号を付して説明を省略する。18は第３図及
び第４図に示すゲート信号発生回路である。19aはアド
レスカウンタ７のカウント値をラッチするラッチ回路、
19bは検波信号に対してCPU10に設定された値（後述する
しきい値）をラッチするラッチ回路、19cはタイミング
回路８の第１のクロック信号ａによりA/D変換器５の出
力信号を順次ラッチしてゆくラッチ回路、19dはタイミ
ング回路８のクロック信号によりラッチ回路19cの出力
信号を順次ラッチしてゆくラッチ回路、19e,19fはゲー
ト信号発生回路18からゲート信号が出力されているとき
のみ作動するコンパレータである。コンパレータ19eは
ラッチ回路19bにラッチされた設定値とラッチ回路19cに
ラッチされた値とを比較し、後者の値が設定値以上の時
高レベル信号を出力する。コンパレータ19fはラッチ回
路19cの値とラッチ回路19dの値とを比較し、条件に応じ
た２つの出力信号を波形判定回路19hに出力する。第１
の出力信号（図中上側の出力）では、前者の値が後者の
値より大きいときに高レベル信号を出力し、第２の出力
信号（図中下側の出力）では、前者の値と後者の値が等
しいときに高レベル信号を出力する。19gはコンパレー
タ19eの出力信号により作動するフリップフロップ回路
である。波形判定回路19hはコンパレータ19eと19fの出
力信号により後述する波形の形状判定とそのピーク点を
決定する。19iは波形判定回路19hの出力信号によりメモ
リ19jとメモリ19kをそれぞれ制御するメモリ制御回路、
19jはメモリ制御回路19iからの信号により、ラッチ回路
19aの信号を格納するメモリ、19kはメモリ制御回路19i
からの信号によりラッチ回路19dからの出力信号を格納
するメモリである。

次に、第６図〜第12図を参照しながら本実施例の動作
を説明する。第６図は本実施例において被検査物体１の
具体例となるものの検査領域を示す図、第７図は第６図
に示す被検査物体１から得られるエコー信号波形図であ
る。第６図で、説明を簡単にするため２は水を介さずに
被検査物体１の表面に密着せしめられた探触子である。
Agは被検査物体１に対する検査範囲を示し、この例の場
合、検査範囲Agより外側の欠陥の検査は不要とされる。
ｌg1は被検査物体１の表面から検査範囲の始点までの距
離、ｌg2は同じく終点までの距離を示す。第７図で、Ｔ
は送信波、1A,1Bはそれぞれ1a,1bの欠陥エコー、Ｂは底
面エコーである。

また、ｔg1,tg2は第３図と第２図に示すゲート信号発
生回路18から出力されるゲート始点及びゲート終点を示
し、それぞれ距離ｌg1,lg2に対応する。更にy₀はCPU10
に設定されたエコー信号の大きさに対する前述のしきい
値、y_P1,y_P2は第３図と第５図に示すピーク値検出回路1
9で検出されるピーク値を示す。

なお、第８図（ａ）〜（ｅ）はタイミングチャート、
第９図はタイミング処理用メモリの内容説明図、第10及
び11図はフローチャート、第12図（ａ）〜（ｄ）はシフ
トレジスタの内容説明図である。

本実施例による超音波探傷器の全体の検査動作を分け
ると、（Ｉ）ゲート信号発生回路18のタイミング処理用メモリ
18bにゲートに必要な値を格納する動作、（II）ゲート信号検出器18からコンパレータ19e,19fに
対してゲートタイミング信号を発生させる動作、（III）ピーク値検出回路19で検波信号ピーク値を検出
する動作、（IV）ラッチ回路19aにより欠陥位置を検出する動作、（Ｖ）しきい値y₀を設定してイベント信号を発生させる
動作、の５つの部分動作に大きく分類することができる。そこ
で、以下の説明においては、上記の順に従って各動作に
分けて、本実施例による装置の動作を説明する。

（Ｉ）タイミング処理用メモリ18bにゲートタイミング
信号発生のためのデータを格納する動作この動作は、先に述べたように、シフトレジスタ18d
からは信号「１」，「０」より成る信号列（ビットパタ
ーン）がフリップフロップ回路18eから出力される。こ
の出力は第１のクロック信号に同期する。今、フリップ
フロップ回路18eが、最初に入力した信号「１」で高レ
ベル出力状態となり、次に信号「１」が入力すると低レ
ベル出力状態になる機能を有する回路に構成されている
と、このフリップフロップ回路18eの出力がゲート信号
発生器18からピーク値検出回路19に対し出力されるゲー
トタイミング信号となる。

そこで、シフトレジスタ18dから出力されるビットパ
ターンとして、最初に出力される信号「１］の発生タイ
ミングが第８図（ａ）（第７図に示す信号と同一信号）
に示す時間ｔg1に、その次に出力される信号「１」の発
生タイミング時間がｔg2に一致し、各信号「１」の前後
の信号がすべて「０」で構成されているパターンを用い
れば第８図（ｂ）に示すゲートタイミング信号が得られ
ることが判る。本実施例のタイミング処理用メモリ18b
には、このようなビットパターンを先頭のビットから例
えば８ビットずつ区切り、それから各８ビットが順にタ
イミング処理用メモリ18bのアドレスにデータとして格
納されている。次に、このようなデータの作成手順を、
第９図に示すタイミング処理用メモリ18bの内容説明図
と第10図及び第11図に示すフローチャートを参照しなが
ら説明する。

第９図でA_m(0),A_m(1),A_m(2),・・・はタイミング処理
用メモリ18bのアドレスを示し、b₇〜b₀は各アドレスに
格納されるデータのビットを示す。図示されたデータは
説明のための単なる例を示したもので、第８図（ｂ）に
示すゲートタイミング信号を発生させるためのデータで
はないが、仮に図示のデータが格納されている場合、ゲ
ートタイミング信号はアドレスA_m(1)のビットb₅の
「１」で立上り、アドレスA_m(2)のビットb₃の「１」で
立下がることになる。このようなデータは次のようにし
て作成される。

先ず、キーボード入力部13の各キー13a〜13gを用い
て、被検査物体１の音速V_Sと距離ｌg1,lg2が入力され
る。CPU10は、これらの値を読込む（第10図に示すステ
ップS₁）。CPU10は、これらの値に基づき各距離ｌg1,l2
gに対応する時間ｔg1,tg2（第７図及び第８図（ａ）に
示されている）を演算する（ステップS₂）。これらの演
算は各距離の２倍を音速で割って得られる。次いで、CP
U10は第８図（ｄ）に示すように、各時間ｔg1,tg2に対
応するアドレスカウンタ７のカウント値Cg1,Cg2を演算
する（ステップS₃）。すなわち、アドレスカウンタ７は
タイミング回路８から出力されるクロック信号ａにより
歩進されるので、カウント値は時間に比例し、従って上
記の各時間ｔg1,tg2はカウント値で表すことができる。
そして各時間ｔg1,tg2をクロック信号ａの周期τ_０（＝
τ_Ｓ）で割ることにより前記演算が得られる。この演算
の際、得られたカウント値が小数点以下となった場合は
敵宜の手段で整数化が行なわれる。このようにして得ら
れたカウント値Cg1,Cg2に基づいて、第９図に示すよう
なタイミング処理用メモリのデータが作成される（ステ
ップS₄）。次に、第11図に示すフローチャートを参照し
ながらステップS₄の処理の詳細を説明する。

最初に、第９図に示す各ビットをb_Pで表し、Ｐ＝７と
おく。すなわち、ビットb₇から処理が開始される。また
カウント値を表すため変数ｑを用い、この変数ｑを０と
おく。更に第９図に示す各アドレスをA_m(u)で表わし、
ｕ＝０とおく。すなわち、第１番目のアドレスA_m(0)か
ら処理が開始される。また目標カウント値をCgiで代表
させ、ｉ＝１とすることにより、まず最初のカウント値
Cg1が目標とされる。そして、定められたフラグが０（F
lag＝０）とされる（ステップS₄₁）。このフラグは、カ
ウント値が目標とするカウント値に達したか否かの判断
に用いられ、達したとき「１」、達しないとき「０」と
される。

次いで、前記ステップS₃で演算された目標カウント値
Cgiが読み出され（ステップS₄₂）、変数ｑの値と目標カ
ウント値Cgiとが等しいか否か比較される（ステップ
S₄₃）。最初はｑ＝０であるので、第１番目のアドレスA
_m(0)のビットb₇の値が「０」とされ（ステップS₄₄）、
この場合、目標カウント値Cg1に達していないので、フ
ラグは「０」とされる（ステップS₄₅）。更に、そのア
ドレスのビットが最終のビットb₀か否かが判断され（ス
テップS₄₇）、この場合には最終ビットではないので、
次のビットb₆の処理を行うため（Ｐ−１）の演算が行わ
れ（ステップS₄₈）、変数ｑの値に１が加算される（ス
テップS₄₉）。この場合カウント値ｑは「１」となる。
次いでフラグが「１」になっているか否か、すなわち目
標カウント値Cg1に達したか否かが判断され（ステップS
₅₀）、達していない場合、ステップS₄₃に戻る。このよ
うにS₄₃〜S₅₀のステップが繰返され、ステップS₄₇でそ
のアドレスの最終ビット（Ｐ＝０）の値の処理終了が確
認されると、新しくアドレスの各ビットの処理を行なう
べく、Ｐ＝７をセットし、アドレスの順番を示す値ｕに
１を加算する処理が行われる（ステップS₅₅）。

上記の処理の繰返しにおいて、ステップS₄₃で、ｑ＝C
giであると判断されたとき、すなわちカウント値ｑが目
標カウント値Cg1に達したと判断されたとき、そのアド
レスの当該ビットの値が「１」とされる（ステップ
S₅₁）。そして、第10図に示すステップS₄における目標
カウント値の処理数、すなわちCg1,Cg2の２つの処理が
終了したか否かが判断され（ステップS₅₂）、終了して
いない場合には次の目標カウント値Cg2を設定するため
変数ｉの値に１を加えてｉ＝２とし（ステップS₅₃）、
フラグFlagを「１」とする（ステップS₅₄）。そしてス
テップS₅₀でフラグが「１」であることを確認し、フラ
グFlagを０に戻した後（ステップS₅₆）、処理ステップS
₄₂に戻り、次の目標カウント値Cg2が読込まれる。

以上の処理が繰返され、最終の目標カウント値Cg2に
対するビットが「１」とされたとき、すべての処理が終
了する。これにより、タイミング処理メモリ18bの記憶
データにおいて、各目標カウント値に対するビットは
「１」、それ以外のビットは「０」とされる。

（II）ゲートタイミング信号を発生させる動作上記（Ｉ）の動作により、タイミング処理用メモリ18
bにはカウント値Cg1,Cg2に対応するデータが格納され
る。これらのデータによりゲートタイミング信号を発生
させるには、以下の処理が実行される。

先ずアドレスカウンタ18cはクロック信号ｂと同期し
てタイミング処理用メモリ18bのアドレスをA_m(0)から順
に指定してゆく。当該アドレスが指定されると、そのア
ドレスの８個のデータがクロック信号ｂに同期して同時
にシフトレジスタ18dに移される。次いで、シフトレジ
スタ18dは当該データをクロック信号ａに同期させて上
位ビットから順にフリツプフロツプ回路18eに出力して
ゆく。これを第12図（ａ）〜（ｄ）により説明する。

第12図（ａ）〜（ｄ）は第４図に示すシフトレジスタ
の内容説明図である。今、仮に各アドレスに格納されて
いるデータが第９図に示すデータであるとする。まず、
アドレスカウンタ18cによりアドレスA_m(0)が指定される
と、そのデータ（すべて「０」）は第12図（ａ）に示す
ようにシフトレジスタ18dに移される。次いで、シフト
レジスタ18dに矢印で示すように値「０」を入力する
と、第12図（ｂ）に示すようにビットb₇の値「０」がシ
フトレジスタ18dから出力される。このようにして値
「０」をクロック信号ａに同期して入力すると、ビット
b₇〜b₀の値が同一周期で出力されてゆき、最後にシフト
レジスタ18dの内容は第12図（ｃ）に示すように入力さ
れた値「０」で埋められる。このとき、次のクロック信
号ｂが出力され、アドレスカウンタ18cにより次のアド
レスA_m(1)が指定され、シフトレジスタ18dには第12図
（ｄ）に示すように当該アドレスのデータが移される。
そして、先きの場合と同様に値「０」に所定のタイミン
グで入力してゆくと、その上位ビットb₇から順にその値
が出力される。すなわちシフトレジスタ18dからフリツ
プフロツプ回路18eには、タイミング処理用メモリ18bに
格納されているビットパターンがシリアルに出力されて
ゆくことになる。図示の例では、最初の値「１」は第11
番目、次の値「１」は第21番目に出力される。

先に述べたようにアドレスカウンタ７のカウンタはク
ロック信号ａと同期しているので、上記（Ｉ）の動作に
より格納されたデータに基づいてシフトレジスタ18dか
ら最初の値「１」が出力される時点は、カウント値がCg
1に達した時点、すなわちカウント開始から時間ｔg1が
経過した時点である。そして、この値「１」の入力によ
り、フリップフロップ回路18eからは、第８図（ｂ）に
示す高レベル信号が出力される。この高レベル信号は、
カウント値Cg2（時間ｔg2に対応する）においてその次
の値「１」がシフトレジスタ18dから出力されることに
より低レベルに戻される。このようにして、第５図に示
す如く、ゲート信号発生回路18から第８図（ｂ）に示す
ゲートタイミング信号がコンパレータ19e,19fに出力さ
れ、そのゲート期間の間２つのコンパレータ19e,19fは
比較動作を行うように能動状態にセットされる。

（III）ピーク値検出動作本実施例の超音波探傷器による欠陥検査は、上記
（Ｉ）で説明したタイミング処理用メモリ18bへのデー
タの格納後、タイミング回路８からの周期T₀のトリガ信
号（探触子２から超音波を放射させる信号）の出力によ
り開始される。トリガ信号の周期T₀は被検査物体１の材
質及び探傷サイクルタイムにより決定される。すなわ
ち、被検査物体１の材質が超音波の減衰の度合いが小さ
いものであれば、エコーが充分減衰されないうちに次の
超音波が送信されると互いに干渉を生じるし、また必要
とする探傷サイクルタイムより極度に短かくすれば上記
干渉が生じなくても電力消費が不必要に大きくなる。従
ってトリガ信号の周期T₀は、これらを考慮して決定され
る。

タイミング回路８のトリガ信号により送信部３からパ
ルスが出力されて第６図における探触子２を励振する
と、探触子２から超音波が放射される。一方、放射され
た超音波は欠陥等の各所で反射され、その結果、受信部
４からは第８図（ａ）に示すエコー信号が出力される。
このエコー信号はA/D変換器５で周期τ_Ｓで順次A/D変換
され、変換されたデータは順次波形メモリ６及びゲート
回路16に出力される。波形メモリ６は前述のようにこれ
らのデータを格納する。一方、ゲート回路16に入力され
たデータは第５図に示すようにラッチ回路19cにより順
次ラッチされてゆくが、ゲート信号発生回路18から上記
（II）で説明したゲートタイミング信号が出力されない
間はコンパレータ19e,19fは動作せず、ピーク値検出動
作は行なわれない。

またラッチ回路19dは、第13図に示すように、タイミ
ング回路８からの出力信号ａによってラッチ回路19cの
出力をラッチする。従って、第13図で明らかなように、
ラッチ回路19cと19dは、それぞれ、A/D変換されたデー
タにおいて１クロック分ずれた値を出力することにな
る。

トリガ信号が出力されてから（その出力時点は第８図
（ａ）に示す送信波Ｔが発生する時点に対応する）時間
ｔg1が経過すると、第８図（ｂ）に示すようにゲート信
号発生回路18からゲートタイミング信号が出力され、コ
ンパレータ19e,19fが能動状態となり、コンパレータ19f
はラッチ回路19c,19dにラッチされているデータを比較
する。ここで、コンパレータ19fは、ラッチ回路19cにラ
ッチされたデータDcとラッチ回路23dにラッチされたデ
ータDdの間において、Dc＞Dd又はDc＝Ddの関係が満たさ
れているとき、高レベル信号を波形判定回路19hに出力
する機能を有する。第５図でコンパレータ19fでは２つ
の出力が示されているが、例えば上側出力はDc＞Ddが成
立するとき高レベルになる出力であり、下側出力はDc＝
Ddが成立するとき高レベルになる出力である。このよう
にコンパレータ19fはDc＝Ddのときにも高レベル信号を
出す機能を有する。こうしてコンパレータ19fは、エコ
ー波形を所定のサンプリングタイミングで順次A/D変換
し、そのサンプリング値において隣合う波形データを逐
次比較して、それぞれ前後の波形データで大小関係を出
力することになる。

波形判定回路19hではコンパレータ19f,19eの出力信号
から、ゲートレベルy₀以上のピーク点を見つける動作を
行う。つまり、コンパレータ19eの出力が高レベルであ
り、且つコンパレータ19fの２つの出力に関し第１の出
力又は第２の出力のいずれかが高レベルであるとき、か
かる高レベル出力状態から２つの出力が低レベルとなる
変化点を見つける動作を行う。換言すれば、コンパレー
タ19fの２つの出力を１つとみなして考えると、コンパ
レータ19fは、Dc≧Ddのときその単一出力は高レベルと
なり、Dc＜Ddのとき低レベルとなるので、Dc≧Ddの状態
（高レベル出力）からDc＜Ddの状態（低レベル出力）に
変化した点の見つける動作を行うことになる。そして、
その変化点のデータをメモリ19kに格納するため、メモ
リ制御回路19iに信号を出力する。

メモリ制御回路19iでは、波形判定回路19hからの出力
とタイミング回路８からの信号によりメモリ19kに順次
データが格納できるような制御動作を行う。格納するタ
イミングは、第８図（ｅ）及び第７図に示すように、典
型的なエコー波形の変化としてエコー信号の振幅が一度
上昇して減少に転じた場合には、そのピーク点であり、
その時のピーク値y_P1,y_P2を格納する。このようにして
ピーク値検出回路では、複数の欠陥エコーのそれぞれの
ピーク点をすべて検出することができる。そして、この
ピーク値データをCPU10で解析することにより、欠陥の
大きさを把握することができる。但しエコー波形の頂部
に平坦部が含まれる場合には、エコー波形のピーク点を
どの箇所にするかという問題が発生する。本実施例で
は、以下に説明するように、この問題を解決している。

（IV）欠陥位置検出動作上記（III）で述べたように、波形判定回路19hは、A/
D変換器５から入力された新しいデータが一度増加して
減少に転じた時点で、メモリ制御回路19iに記憶実行信
号を出力する。この時メモリ制御回路19iはメモリ19kに
信号を出力すると同時に、メモリ19jにも記憶実行信号
を出力して、ピーク値の位置を示すアドレスカウンタ７
の値をラッチ回路19aから取入れ、格納する。実際上ピ
ーク位置の決定は、エコー波形の形を考慮して行わなけ
ればならないので、それについて第14図を参照して説明
する。

第14図（ａ）に示すようにエコー波形が単純に上昇し
て下降する場合には、ピークは１点となるが、（ｂ）に
示すように同じ波形データが続く場合、波形の頂部は平
坦となってピークの位置を時間的に１点に定めることが
できない。そこで、一例としてピークの位置を第14図
（ｂ）の黒丸で示すように、同じデータの一番前の点Ｐ
をピークの位置と設定する。またピーク値は、下降を始
める変化点Ｐ′の振幅値をメモリ19kに格納する。従っ
て、ピーク位置についてはＰ点のアドレスカウンタ７の
出力信号をラッチ回路19aにラッチしておいて、変化点
Ｐ′のピーク値データをメモリ19kに格納する時、同時
にラッチ回路19aのラッチ内容をメモリ19jに格納する。
つまり、本実施例による装置構成では、エコー波形にお
いてピークに相当する部分が平坦になったときには、位
置的にはその平坦部の前縁の点をピーク点として検出す
るように構成されている。

第15図に特定な形状をしたエコー信号とメモリ19jの
格納タイミングの関係の一例を示す。第15図（ａ）はエ
コー信号を示し、1A′,1B′はそれぞれ欠陥エコーであ
り、Agはゲート範囲である。ラッチ回路19aは第15図
（ｃ）の実線で示すようにゲート範囲の中で、エコー信
号が上昇する時だけカウント値を更新する。メモリ19j
は、第15図（ｄ）に示す如く、矢印で指示された時刻に
それぞれエコー1A′のピーク位置A_P1とエコー1B′のピ
ーク位置A_P2を格納する。つまり、エコー信号の波形が
下降を始めた時点で記憶動作を実行することになる。

前述したようなピーク点の決定方法に従えば、その他
に、例えば第14図（ｃ），（ｄ）に示したエコー波形の
場合には、それぞれ黒丸で示したＰ点がピーク点として
決定される。

第15図と前記説明で明らかなように、欠陥エコー1
A′,1B′のそれぞれのピークP₁,P₂に対応してアドレス
値A_P1,A_P2を得ることができ、これによって正確な欠陥
位置を知ることができる。これらの欠陥の位置の波検査
物体１の表面からの距離Lg1,Lg2は次式により求められ
る。

（IV）しきい値y₀を設定してイベント信号を発生する動
作しきい値y₀は、ゲート間にA/D変換器５から出力され
る検波信号の中に欠陥からのエコー信号があるか否かを
判断するための値であり、検波信号中に含まれるノイズ
成分を考慮して決定される。このしきい値y₀はキーボー
ド入力部13のゲートレベルキー13d、数値キー13a、小数
点用キー13b及びセットキー13gによりCPU10に入力さ
れ、ラッチ回路19bに保持される。この状態において、
ゲート信号発生回路18からゲートタイミング信号が出力
されると、コンパレータ19eは能動状態となり、A/D変換
器５から順次出力されてラッチ回路19cにラッチされて
ゆくエコー信号データと、ラッチ回路19bにラッチされ
ているしきい値y₀とを順次比較してゆく。そして、ラッ
チ回路19cにラッチされたデータがしきい値y₀以上のと
き、コンパレータ19eは高レベル信号をフリップフロッ
プ回路19gに出力する。これにより、フリップフロップ
回路19gは、第８図（ｃ）に示すように高レベルのイベ
ント信号を出力する。このイベント信号は、ゲート期間
中において欠陥が検出されたことを意味する信号であ
り、CPU10に入力される。CPU10は、このイベント信号に
基づき、欠陥等を検出したことを意味する表示又は警報
を発生する。なお、イベント信号をCPU10を介すること
なく直接、表示又は警報のための信号として使用するこ
ともできる。

以上、本実施例の構成及び動作を説明した。この説明
から明らかなように、本実施例では、ピーク値検出回路
19を設けるように構成したため、被検査物体１の内部に
上下位置が異なる複数の欠陥が存在する場合において、
複数の欠陥に起因して発生するエコーのすべてのピーク
値を検出することができる。これによって被検査物体１
の内部に存在するすべての欠陥の大きさを正確に知るこ
とができる。

また、各ピーク値が発生したときのそれぞれのアドレ
スを検出できるように構成したため、各欠陥の位置を正
確に知ることができる。

なお、上記実施例の説明では、ゲート期間を１つ設定
する例について説明したが、２つ以上のゲート期間を設
定することもできるのは明らかである。

次に本発明の他の実施例を第16図〜第18図を参照して
説明する。この実施例ではゲート信号発生回路18の構成
を更に簡素なものにしている。前記のゲート信号発生回
路18のタイミング処理用メモリでは８ビットメモリを使
用したため、分周回路18aとシフトレジスタ18dを必要と
していたが、本実施例では、タイミング処理メモリに１
ビットメモリを使用するため、これらの回路要素を省略
することができる。第16図は本実施例によるタイミング
処理メモリ118の構成を示す。本図において第４図にお
いて示された回路要素には同一の符号を付し、その説明
を省略する。

本実施例のタイミング処理用メモリ118bの内部は、第
17図に示されるように、アドレスのそれぞれの番地に１
ビット分のデータが格納される。従って、このタイミン
グ処理用メモリ118bにおいてアドレスを指定すると１ビ
ット分のデータが出力されることになる。このため、先
の実施例で必要とされた、８ビットのデータを１ビット
に変換するためのシフトレジスタ18dと、その同期をと
るための分周回路18aは不要となる。

第18図は本実施例における前述の第11図に相当する図
である。このデータをセットするフローにおいて、ビッ
トを識別するための変数Ｐが不要となり、そのため処理
フローが簡素となる。第18図の処理フローにおいて第11
図に示したステップと実質的に同一のものには同一の符
号を付している。

本実施例によれば、回路構成は簡素となり、回路規模
は小さくなる。従って、回路基板を小さくすることがで
き、部品点数が減少して回路の動作信頼性が高くなり、
消費電力が小さくなるという利点が生じる。

次に本発明の更なる他の実施例を説明する。前記実施
例におけるゲート信号発生回路ではいずれの場合にもタ
イミング処理用メモリを使用していた。従ってゲート範
囲を設定する場合には、ゲート開始時刻とゲート終了時
刻に相当するメモリのアドレスを産出し、そのアドレス
にデータを格納する作業が必要となり、ソフトウェア的
に複雑となり、ゲートの設定に時間を要することにな
る。そこで本実施例によるゲート信号発生回路では、第
19図に示す構成とした。第19図において、218aは被検査
物体１を検査する領域の開始位置に相当する値をラッチ
するラッチ回路、218bは当該領域の終了位置に相当する
値をラッチするラッチ回路である。これらのラッチ回路
にラッチされる値は、それぞれ予めCPU10に設定されて
いる。218cはアドレスカウンタ７のカウント値とラッチ
回路218aのラッチされた値とを比較するコンパレータ、
218dはアドレスカウンタ７のカウント値とラッチ回路21
8bのラッチされた値とを比較するコンパレータである。
各コンパレータ218c,218dは＋側入力端子と−側入力端
子を有し、−側入力端子の値が＋側入力端子の値より大
きいとき低レベルの出力信号を出し、また＋側入力端子
の値が−側入力端子の値以上のとき高レベルの出力信号
を出すように動作する。次いで、218eは各コンパレータ
218c,218dの出力信号により動作するフリップフロップ
回路である。フリップフロップ回路218eはセット端子Ｓ
とリセット端子Ｒを有し、セット端子Ｓへの入力が低レ
ベル（０）から高レベル（１）に変化したときその出力
は高レベルになり、またリセット端子Ｒへの入力が低レ
ベルから高レベルに変化したときその出力が低レベルに
なる。このフリップフロップ回路218eの出力は、ゲート
信号発生回路218の出力となり、エコー信号に対するゲ
ートタイミング信号となる。

上記の本実施例によれば、ソフトウェア的に簡素化さ
れ、またメモリを使用しないため、ハードウェア的にも
小型化されるという利点を有する。

〔発明の効果〕

以上の説明で明らかなように本発明によれば、次のよ
うな効果を奏する。

第１の本発明によれば、被検査物体の検査領域を設定
する任意な時間範囲内におけるエコー信号が複数発生す
る場合において、複数のエコー信号のピークの値をすべ
て検出すると共に、それらのピークに対応するアドレス
カウンタの出力値を格納するように構成したため、被検
査物体に含まれる複数の欠陥の大きさと位置とを同時に
正確に知ることができる。

また第２及び第３の本発明によれば、前記の任意な時
間範囲を設定するためのゲート信号発生回路を簡単な構
成で実現できるようにしたため、回路規模を小さくし、
部品点数を削減し、消費電力を低減し、ハード的にもソ
フト的にも簡素化を達成することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す超音波探傷器のブロッ
ク図、第２図はキーボード入力部の平面図、第３図はゲ
ート回路のブロック図、第４図はゲート信号発生回路の
ブロック図、第５図はピーク値検出回路のブロック図、
第６図は被検査物体の内部状態を示す図、第７図は被検
査物体から得られるエコー信号の波形図、第８図はゲー
ト回路の動作を説明するためのタイムチャート、第９図
はタイミング処理用メモリの内容説明図、第10図及び第
11図はゲート回路の動作を説明するためのフローチャー
ト、第12図はシフトレジスタの内容説明図、第13図はラ
ッチ回路19c,19dのラッチ内容の変化を示すタイミング
チャート、第14図は波形に応じたピーク点の決め方の例
を示す図、第15図はラッチ回路19aのラッチ内容を説明
するためのタイミングチャート、第16図はゲート信号発
生回路の他の実施例を示すブロック図、第17図はタイミ
ング処理用メモリのデータ格納状態を示す図、第18図は
他の実施例によるゲート信号発生回路を用いた場合にお
けるゲート回路の動作を説明するためのフローチャー
ト、第19図はゲート信号発生回路の更なる他の実施例を
示すブロック図、第20図は本発明の問題点を説明するた
めの図である。〔符号の説明〕１……被検査物体 1a,1b……欠陥２……探触子３……送信部４……受信部５……A/D変換器６……波形メモリ７……アドレスカウンタ８……タイミング回路 10……CPU 13……キーボード入力部 16……ゲート回路部 18,118,218……ゲート信号発生回路 18b,118b……タイミング処理用メモリ 19……ピーク値検出回路 19a,19b,19c,19d……ラッチ回路 19e,19f……コンパレータ 19h……波形判定回路 218a,218b……ラッチ回路 218c,218d……コンパレータ

Claims

(57)【特許請求の範囲】

【請求項１】超音波探触子に対して所定のパルスを出力
する送信部と、前記超音波探触子からの信号を受信する
受信部と、この受信部で受信された信号を所定のサンプ
リング周期で順次にA/D変換するA/D変換器と、このA/D
変換器で変換されたデータを記憶する波形メモリと、こ
の波形メモリのアドレスを順次に指定するアドレスカウ
ンタと、前記波形メモリに記憶されたデータを表示する
表示部を備えた超音波探傷器のゲート回路において、前記パルス出力後の任意の時間範囲を選択するゲート手
段と、選択された前記時間範囲内でA/D変換されたデータを前
記所定のサンプリング周期に相当する時間だけ保持する
第１のラッチ回路と、この第１のラッチ回路に保持され
ているデータよりもサンプリング周期分以前にA/D変換
されたデータを保持する第２のラッチ回路と、前記第１
のラッチ回路で保持されたデータと前記第２のラッチ回
路で保持されたデータとを比較し、前記第１のラッチ回
路に保持されているデータが前記第２のラッチ回路に保
持されているデータよりも大きいか、又は等しいときに
高レベルとなるピーク信号を出力する比較回路と、この
比較回路からのピーク信号が高レベルから低レベルとな
ったとき、そのときの前記第２のラッチ回路に保持され
ているデータをピーク値として判定する判定回路とから
形成され、選択された前記時間範囲に存在する前記デー
タのうちすべてのピーク値を検出するピーク値検出手段
と、前記ピーク値のそれぞれが検出されたとき、各ピーク値
に対応する前記アドレスカウンタの出力値を格納する記
憶手段を設けたことを特徴とする超音波探傷器のゲート
回路。
【請求項２】請求項１記載の超音波探傷器のゲート回路
において、前記ゲート手段を、１ビットメモリで構成さ
れるタイミング処理用メモリと、このタイミング処理用
メモリのアドレスを順次に指定するアドレスカウンタ
と、順次に出力される前記タイミング処理用メモリの格
納データを受取り、これにより前記時間範囲を設定する
フリップフロップ回路で構成したことを特徴とする超音
波探傷器のゲート回路。
【請求項３】請求項１記載の超音波探傷器のゲート回路
において、前記ゲート手段を、前記時間範囲の始点がセ
ットされるラッチ回路と、前記時間範囲の終点がセット
されるラッチ回路と、前記各ラッチ回路から与えられる
前記始点又は前記終点を前記アドレスカウンタの出力値
と比較するコンパレータと、このコンパレータの出力で
前記時間範囲を設定するフリップフロップ回路で構成し
たことを特徴とする超音波探傷器のゲート回路。