JP2664068B2 - 波形整形回路 - Google Patents
波形整形回路Info
- Publication number
- JP2664068B2 JP2664068B2 JP20413088A JP20413088A JP2664068B2 JP 2664068 B2 JP2664068 B2 JP 2664068B2 JP 20413088 A JP20413088 A JP 20413088A JP 20413088 A JP20413088 A JP 20413088A JP 2664068 B2 JP2664068 B2 JP 2664068B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- reference voltage
- hold
- digital signal
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデイスクに記録した情報をピックアップによ
り読み取るディスク装置における波形整形回路に関す
る。
り読み取るディスク装置における波形整形回路に関す
る。
コンパクト・ディスク装置等で用いられているEFM符
号のようにディスクに記録される変調データが平均して
デューティ比50％になっている（変調データの高レベル
と低レベルの各区間長が平均して1:1になっている）こ
とを利用した波形整形回路が特開昭59−77634号公報に
より知られている。この波形整形回路においては第７図
に示すようにディスク装置においてディスクからピック
アップにより読み取られたアナログ再生信号S1が比較器
１により基準電圧E2と比較されディジタル信号S2に波形
整形され、このディジタル信号S2が復調回路へ出力され
ると同時に積分回路２により積分されてディジタル信号
S2の平均電圧（時間平均値）E1が求められる。この積分
回路２の出力電圧E1は減算器３によりディジタル信号S2
の高レベルVHと低レベルVLとの中間の電圧（VH＋VL）/2
に設定された基準電圧Ｅと比較されて基準電圧Ｅが減算
され、この減算器３の出力電圧を前記基準電圧E2として
いる。
号のようにディスクに記録される変調データが平均して
デューティ比50％になっている（変調データの高レベル
と低レベルの各区間長が平均して1:1になっている）こ
とを利用した波形整形回路が特開昭59−77634号公報に
より知られている。この波形整形回路においては第７図
に示すようにディスク装置においてディスクからピック
アップにより読み取られたアナログ再生信号S1が比較器
１により基準電圧E2と比較されディジタル信号S2に波形
整形され、このディジタル信号S2が復調回路へ出力され
ると同時に積分回路２により積分されてディジタル信号
S2の平均電圧（時間平均値）E1が求められる。この積分
回路２の出力電圧E1は減算器３によりディジタル信号S2
の高レベルVHと低レベルVLとの中間の電圧（VH＋VL）/2
に設定された基準電圧Ｅと比較されて基準電圧Ｅが減算
され、この減算器３の出力電圧を前記基準電圧E2として
いる。
この波形整形回路によれば波形整形後のディジタル信
号S2の平均電圧が高レベルと低レベルとの中間値に等し
くなるように、すなわちディジタル信号S2のデューティ
比が50％になるように、比較器１への基準電圧（スライ
ス・レベル）E2が制御され、ディスク装置における記録
パワー変動，ディスク媒体の特性のバラツキ等によりア
ナログ再生信号S1が第８図に示すように非対称になって
も最適なスライス・レベルE2で波形整形を行うことがで
きる。
号S2の平均電圧が高レベルと低レベルとの中間値に等し
くなるように、すなわちディジタル信号S2のデューティ
比が50％になるように、比較器１への基準電圧（スライ
ス・レベル）E2が制御され、ディスク装置における記録
パワー変動，ディスク媒体の特性のバラツキ等によりア
ナログ再生信号S1が第８図に示すように非対称になって
も最適なスライス・レベルE2で波形整形を行うことがで
きる。
上記波形整形回路はコンパクト・ディスク装置等のよ
うにディスク媒体に連続して記録されているデータを再
生する際には有効であるが、ディスクに新たにデータを
記録できる一般的な光ディスク装置，光磁気ディスク装
置では次のような欠点がある。
うにディスク媒体に連続して記録されているデータを再
生する際には有効であるが、ディスクに新たにデータを
記録できる一般的な光ディスク装置，光磁気ディスク装
置では次のような欠点がある。
通常、ディスク装置において記録，再生はディスク媒
体のトラックをセクタ単位に分割して行う。ディスク媒
体における各セクタの先頭にはIDと呼ばれるセクタ・ア
ドレスを示す情報が記録されており、実際のデータは各
セクタのIDの間に記録される。ディスク媒体はデータの
記録前には当然ながら各セクタのIDの間にデータが存在
しない。またディスク媒体にデータを記録するときにデ
ィスク媒体の回転数変動等により各セクタのIDの間の部
分が記録位置を通過する時間が変化して誤ってディスク
媒体のID部にデータを重ね書きしてしまうことを防止す
るため、ディスク媒体上のIDとデータ記録部分との間に
あらかじめ十分なギャップが設けられる。
体のトラックをセクタ単位に分割して行う。ディスク媒
体における各セクタの先頭にはIDと呼ばれるセクタ・ア
ドレスを示す情報が記録されており、実際のデータは各
セクタのIDの間に記録される。ディスク媒体はデータの
記録前には当然ながら各セクタのIDの間にデータが存在
しない。またディスク媒体にデータを記録するときにデ
ィスク媒体の回転数変動等により各セクタのIDの間の部
分が記録位置を通過する時間が変化して誤ってディスク
媒体のID部にデータを重ね書きしてしまうことを防止す
るため、ディスク媒体上のIDとデータ記録部分との間に
あらかじめ十分なギャップが設けられる。
このようなディスクからディスク装置で信号を再生す
ると、第９図に示すようなアナログ再生信号S1がピック
アップより得られる。このアナログ再生信号S1はIDやデ
ータのような信号が存在する信号区間と、ギャップやデ
ータ未記録部のような無信号区間が入り混じっている。
ここで、信号区間には第８図のような非対称な信号が含
まれているとする。このとき、第７図の波形整形回路で
アナログ再生信号S1の波形整形を行うと、スライス・レ
ベルE2は第９図のように比較的ゆっくりと変化し、その
結果、出力信号S2のデューティ比もIDやデータが存在す
る部分に突入する時からゆるやかに50％に整定する。こ
の整定時間はあまり短くすると、データの変調パターン
による瞬時的な出力信号S2のデューティ比の変化でスラ
イス・レベルE2が変化してしまって不安定になるので、
出力信号S2の反転周期よりも十分に長くする必要があ
る。その結果、出力信号S2のデューティ比はIDやデータ
が存在する部分に突入した後しばらくは50％に到達せ
ず、データ復調エラーや同期エラーによりデータを誤っ
て再生してしまう恐れがある。
ると、第９図に示すようなアナログ再生信号S1がピック
アップより得られる。このアナログ再生信号S1はIDやデ
ータのような信号が存在する信号区間と、ギャップやデ
ータ未記録部のような無信号区間が入り混じっている。
ここで、信号区間には第８図のような非対称な信号が含
まれているとする。このとき、第７図の波形整形回路で
アナログ再生信号S1の波形整形を行うと、スライス・レ
ベルE2は第９図のように比較的ゆっくりと変化し、その
結果、出力信号S2のデューティ比もIDやデータが存在す
る部分に突入する時からゆるやかに50％に整定する。こ
の整定時間はあまり短くすると、データの変調パターン
による瞬時的な出力信号S2のデューティ比の変化でスラ
イス・レベルE2が変化してしまって不安定になるので、
出力信号S2の反転周期よりも十分に長くする必要があ
る。その結果、出力信号S2のデューティ比はIDやデータ
が存在する部分に突入した後しばらくは50％に到達せ
ず、データ復調エラーや同期エラーによりデータを誤っ
て再生してしまう恐れがある。
本発明は上記欠点を解消し、常にほぼデューティ比50
％のディジタル信号を得ることができる波形整形回路を
提供することを目的とする。
％のディジタル信号を得ることができる波形整形回路を
提供することを目的とする。
上記目的を達成するため、請求項１記載の発明は、デ
ィスクに記録した情報をピックアップにより読み取るデ
ィスク装置において、前記ピックアップからのアナログ
再生信号を基準電圧と比較してディジタル信号に波形整
形する比較器と、この比較器からのディジタル信号の時
間平均値を検出してこの時間平均値が前記ディジタル信
号の高レベルと低レベルとの中間の電圧に等しくなるよ
うに前記基準電圧を制御する制御手段と、前記アナログ
再生信号に前記記録した情報に対応した信号信号が存在
しないときに、前記アナログ再生信号における前記記録
した情報に対応した信号が存在した区間から前記記録し
た情報に対応した信号が存在しない区間へ遷移する直前
の前記基準電圧をホールドするホールド手段とを備えた
ものである。
ィスクに記録した情報をピックアップにより読み取るデ
ィスク装置において、前記ピックアップからのアナログ
再生信号を基準電圧と比較してディジタル信号に波形整
形する比較器と、この比較器からのディジタル信号の時
間平均値を検出してこの時間平均値が前記ディジタル信
号の高レベルと低レベルとの中間の電圧に等しくなるよ
うに前記基準電圧を制御する制御手段と、前記アナログ
再生信号に前記記録した情報に対応した信号信号が存在
しないときに、前記アナログ再生信号における前記記録
した情報に対応した信号が存在した区間から前記記録し
た情報に対応した信号が存在しない区間へ遷移する直前
の前記基準電圧をホールドするホールド手段とを備えた
ものである。
請求項２記載の発明は、ディスクに記録した情報をピ
ックアップにより読み取るディスク装置において、前記
ピックアップからのアナログ再生信号を基準電圧と比較
してディジタル信号に波形整形する比較器と、この比較
器からのディジタル信号の時間平均値を検出してこの時
間平均値が前記ディジタル信号の高レベルと低レベルと
の中間の電圧に等しくなるように前記基準電圧を制御す
る制御手段と、前記ディジタル信号を入力して前記記録
した情報のアドレスを検出し前記記録した情報に対応し
た信号が存在するか否かを示すホールド信号を出力する
アドレス検出手段と、前記ホールド信号が前記記録した
情報に対応した信号が存在しないことを示している時は
前記基準電圧を直前の状態のまま保持するホールド手段
とを備えたものである。
ックアップにより読み取るディスク装置において、前記
ピックアップからのアナログ再生信号を基準電圧と比較
してディジタル信号に波形整形する比較器と、この比較
器からのディジタル信号の時間平均値を検出してこの時
間平均値が前記ディジタル信号の高レベルと低レベルと
の中間の電圧に等しくなるように前記基準電圧を制御す
る制御手段と、前記ディジタル信号を入力して前記記録
した情報のアドレスを検出し前記記録した情報に対応し
た信号が存在するか否かを示すホールド信号を出力する
アドレス検出手段と、前記ホールド信号が前記記録した
情報に対応した信号が存在しないことを示している時は
前記基準電圧を直前の状態のまま保持するホールド手段
とを備えたものである。
請求項３記載の発明は、ディスクに記録した情報をピ
ックアップにより読み取るディスク装置において、前記
ピックアップからのアナログ再生信号を基準電圧と比較
してディジタル信号に波形整形する比較器と、この比較
器からのディジタル信号の時間平均値を検出してこの時
間平均値が前記ディジタル信号の高レベルと低レベルと
の中間の電圧に等しくなるように前記基準電圧を制御す
る制御手段と、前記アナログ再生信号のエンベロープを
所定の電圧でスライスして前記記録した情報に対応した
信号が存在するか否かを示すホールド信号を出力する弁
別手段と、前記ホールド信号が前記記録した情報に対応
した信号が存在しないことを示している時は前記基準電
圧を直前の状態のまま保持するホールド手段とを備えた
ものである。
ックアップにより読み取るディスク装置において、前記
ピックアップからのアナログ再生信号を基準電圧と比較
してディジタル信号に波形整形する比較器と、この比較
器からのディジタル信号の時間平均値を検出してこの時
間平均値が前記ディジタル信号の高レベルと低レベルと
の中間の電圧に等しくなるように前記基準電圧を制御す
る制御手段と、前記アナログ再生信号のエンベロープを
所定の電圧でスライスして前記記録した情報に対応した
信号が存在するか否かを示すホールド信号を出力する弁
別手段と、前記ホールド信号が前記記録した情報に対応
した信号が存在しないことを示している時は前記基準電
圧を直前の状態のまま保持するホールド手段とを備えた
ものである。
請求項４記載の発明は、請求項１、２または３記載の
波形整形回路において、前記制御手段は、前記時間平均
値の大小に応じてアップ又はダウンするアップダウンカ
ウンタと、このアップダウンカウンタのカウント値をア
ナログ値に変換して前記基準電圧とするD/A変換器とを
備え、前記ホールド信号が前記記録した情報に対応した
信号が存在しないことを示している間は前記アップダウ
ンカウンタの計数動作を禁止するものである。
波形整形回路において、前記制御手段は、前記時間平均
値の大小に応じてアップ又はダウンするアップダウンカ
ウンタと、このアップダウンカウンタのカウント値をア
ナログ値に変換して前記基準電圧とするD/A変換器とを
備え、前記ホールド信号が前記記録した情報に対応した
信号が存在しないことを示している間は前記アップダウ
ンカウンタの計数動作を禁止するものである。
請求項１記載の発明では、比較器がピックアップから
のアナログ再生信号を基準電圧と比較してディジタル信
号に波形整形し、制御手段が比較器からのディジタル信
号の時間平均値を検出してこの時間平均値が前記ディジ
タル信号の高レベルと低レベルとの中間の電圧に等しく
なるように前記基準電圧を制御する。ホールド手段は、
前記アナログ再生信号に前記記録した情報に対応した信
号信号が存在しないときに、前記アナログ再生信号にお
ける前記記録した情報に対応した信号が存在した区間か
ら前記記録した情報に対応した信号が存在しない区間へ
遷移する直前の前記基準電圧をホールドする。
のアナログ再生信号を基準電圧と比較してディジタル信
号に波形整形し、制御手段が比較器からのディジタル信
号の時間平均値を検出してこの時間平均値が前記ディジ
タル信号の高レベルと低レベルとの中間の電圧に等しく
なるように前記基準電圧を制御する。ホールド手段は、
前記アナログ再生信号に前記記録した情報に対応した信
号信号が存在しないときに、前記アナログ再生信号にお
ける前記記録した情報に対応した信号が存在した区間か
ら前記記録した情報に対応した信号が存在しない区間へ
遷移する直前の前記基準電圧をホールドする。
請求項２記載の発明では、比較器がピックアップから
のアナログ再生信号を基準電圧と比較してディジタル信
号に波形整形し、制御手段が比較器からのディジタル信
号の時間平均値を検出してこの時間平均値が前記ディジ
タル信号の高レベルと低レベルとの中間の電圧に等しく
なるように前記基準電圧を制御する。アドレス検出手段
は前記ディジタル信号を入力して前記記録した情報のア
ドレスを検出し前記記録した情報に対応した信号が存在
するか否かを示すホールド信号を出力し、ホールド手段
は前記ホールド信号が前記記録した情報に対応した信号
が存在しないことを示している時は前記基準電圧を直前
の状態のまま保持する。
のアナログ再生信号を基準電圧と比較してディジタル信
号に波形整形し、制御手段が比較器からのディジタル信
号の時間平均値を検出してこの時間平均値が前記ディジ
タル信号の高レベルと低レベルとの中間の電圧に等しく
なるように前記基準電圧を制御する。アドレス検出手段
は前記ディジタル信号を入力して前記記録した情報のア
ドレスを検出し前記記録した情報に対応した信号が存在
するか否かを示すホールド信号を出力し、ホールド手段
は前記ホールド信号が前記記録した情報に対応した信号
が存在しないことを示している時は前記基準電圧を直前
の状態のまま保持する。
請求項３記載の発明では、比較器がピックアップから
のアナログ再生信号を基準電圧と比較してディジタル信
号に波形整形し、制御手段が比較器からのディジタル信
号の時間平均値を検出してこの時間平均値が前記ディジ
タル信号の高レベルと低レベルとの中間の電圧に等しく
なるように前記基準電圧を制御する。弁別手段は前記ア
ナログ再生信号のエンベロープを所定の電圧でスライス
して前記記録した情報に対応した信号が存在するか否か
を示すホールド信号を出力し、ホールド手段は前記ホー
ルド信号が前記記録した情報に対応した信号が存在しな
いことを示している時は前記基準電圧を直前の状態のま
ま保持する。
のアナログ再生信号を基準電圧と比較してディジタル信
号に波形整形し、制御手段が比較器からのディジタル信
号の時間平均値を検出してこの時間平均値が前記ディジ
タル信号の高レベルと低レベルとの中間の電圧に等しく
なるように前記基準電圧を制御する。弁別手段は前記ア
ナログ再生信号のエンベロープを所定の電圧でスライス
して前記記録した情報に対応した信号が存在するか否か
を示すホールド信号を出力し、ホールド手段は前記ホー
ルド信号が前記記録した情報に対応した信号が存在しな
いことを示している時は前記基準電圧を直前の状態のま
ま保持する。
請求項４記載の発明では、請求項１、２または３記載
の波形整形回路において、前記制御手段は、アップダウ
ンカウンタが前記時間平均値の大小に応じてアップ又は
ダウンし、このアップダウンカウンタのカウント値をD/
A変換器によりアナログ値に変換して前記基準電圧と
し、前記ホールド信号が前記記録した情報に対応した信
号が存在しないことを示している間は前記アップダウン
カウンタの計数動作を禁止する。
の波形整形回路において、前記制御手段は、アップダウ
ンカウンタが前記時間平均値の大小に応じてアップ又は
ダウンし、このアップダウンカウンタのカウント値をD/
A変換器によりアナログ値に変換して前記基準電圧と
し、前記ホールド信号が前記記録した情報に対応した信
号が存在しないことを示している間は前記アップダウン
カウンタの計数動作を禁止する。
第１図は本発明の一実施例を示し、第７図と同一部
分，同一信号には同一符号が付してある。
分，同一信号には同一符号が付してある。
この実施例では減算器３の出力電圧E2がホールド手段
としてのホールド回路４を介して基準電圧（スライス・
レベル）E2′として比較器１に入力される。ホールド回
路４はピックアップからのアナログ再生信号S1に情報信
号が存在する信号区間では減算器３からの入力電圧E2を
そのまま比較器１へ基準電圧E2′として出力し、ピック
アップからのアナログ再生信号S1に情報信号が存在しな
い無信号区間ではその直前の入力電圧E2をホールド信号
Holdによりホールドして比較器１へ基準電圧E2′として
出力する。ここに、積分回路２及び減算器３は比較器１
からのディジタル信号の時間平均値を検出してこの時間
平均値が前記ディジタル信号の高レベルと低レベルとの
中間の電圧に等しくなるように前記基準電圧を制御する
制御手段を構成していることになる。比較器１からのデ
ィジタル信号S2は復調回路５により復調されて処理回路
６を介して上位装置へ出力され、かつアドレス検出手段
としてのアドレス検出回路７によりアドレス（ID）が検
出されてアドレス部（ID部），データ部に同期した信号
が上位装置へ出力されると同時にホールド回路４へホー
ルド信号Holdとして出力される。このアドレス検出回路
７はセクタ単位でデータを記録再生するために、ディス
ク装置に一般的に設けられているので、特別なハードウ
ェアを新たに設けなくてもホールド信号Holdを得ること
ができる。
としてのホールド回路４を介して基準電圧（スライス・
レベル）E2′として比較器１に入力される。ホールド回
路４はピックアップからのアナログ再生信号S1に情報信
号が存在する信号区間では減算器３からの入力電圧E2を
そのまま比較器１へ基準電圧E2′として出力し、ピック
アップからのアナログ再生信号S1に情報信号が存在しな
い無信号区間ではその直前の入力電圧E2をホールド信号
Holdによりホールドして比較器１へ基準電圧E2′として
出力する。ここに、積分回路２及び減算器３は比較器１
からのディジタル信号の時間平均値を検出してこの時間
平均値が前記ディジタル信号の高レベルと低レベルとの
中間の電圧に等しくなるように前記基準電圧を制御する
制御手段を構成していることになる。比較器１からのデ
ィジタル信号S2は復調回路５により復調されて処理回路
６を介して上位装置へ出力され、かつアドレス検出手段
としてのアドレス検出回路７によりアドレス（ID）が検
出されてアドレス部（ID部），データ部に同期した信号
が上位装置へ出力されると同時にホールド回路４へホー
ルド信号Holdとして出力される。このアドレス検出回路
７はセクタ単位でデータを記録再生するために、ディス
ク装置に一般的に設けられているので、特別なハードウ
ェアを新たに設けなくてもホールド信号Holdを得ること
ができる。
第２図はこの実施例の動作を示す。
ピックアップからのアナログ再生信号S1はID部，デー
タ部が間欠的に存在する。今、このアナログ再生信号S1
はID部，データ部の信号が第８図のように非対称である
とする。アナログ再生信号S1における最初の信号区間
（第２図ではID部）に突入すると、ホールド回路４がア
ドレス検出回路７からのホールド信号Holdにより導通
（スルー）状態になって減算器３の出力電圧E2をそのま
ま比較器１へ基準電圧E2′として出力し、比較器１から
のディジタル信号S2のデューティ比が平均して50％にな
るように制御される。アナログ再生信号S1の信号区間が
終了して無信号区間になると、ホールド回路４はアドレ
ス検出回路７からのホールド信号Holdによりホールド状
態になり、アナログ再生信号S1が信号区間から無信号に
遷移する直前の入力電圧E2をホールドしてこれを比較器
１へ基準電圧E2′として出力する。比較器１への基準電
圧E2′はホールド回路４がなければ第２図点線のように
無信号区間で０に戻ってしまうことは前述の通りであ
る。
タ部が間欠的に存在する。今、このアナログ再生信号S1
はID部，データ部の信号が第８図のように非対称である
とする。アナログ再生信号S1における最初の信号区間
（第２図ではID部）に突入すると、ホールド回路４がア
ドレス検出回路７からのホールド信号Holdにより導通
（スルー）状態になって減算器３の出力電圧E2をそのま
ま比較器１へ基準電圧E2′として出力し、比較器１から
のディジタル信号S2のデューティ比が平均して50％にな
るように制御される。アナログ再生信号S1の信号区間が
終了して無信号区間になると、ホールド回路４はアドレ
ス検出回路７からのホールド信号Holdによりホールド状
態になり、アナログ再生信号S1が信号区間から無信号に
遷移する直前の入力電圧E2をホールドしてこれを比較器
１へ基準電圧E2′として出力する。比較器１への基準電
圧E2′はホールド回路４がなければ第２図点線のように
無信号区間で０に戻ってしまうことは前述の通りであ
る。
アナログ再生信号S1が次の信号区間に突入すると、ホ
ールド回路４がアドレス検出回路７からのホールド信号
Holdにより導通状態になって減算器３の出力電圧E2をそ
のまま比較器１へ基準電圧E2′として出力し、再びディ
ジタル信号S2のデューティ比の制御が始まる。しかし今
度はディジタル信号S2のデューティ比の制御を以前の信
号区間で制御した最終値から再開するので、整定時間が
ほとんど０で済み、信号区間の先頭からほぼデューティ
比50％のディジタル信号S2が得られる。
ールド回路４がアドレス検出回路７からのホールド信号
Holdにより導通状態になって減算器３の出力電圧E2をそ
のまま比較器１へ基準電圧E2′として出力し、再びディ
ジタル信号S2のデューティ比の制御が始まる。しかし今
度はディジタル信号S2のデューティ比の制御を以前の信
号区間で制御した最終値から再開するので、整定時間が
ほとんど０で済み、信号区間の先頭からほぼデューティ
比50％のディジタル信号S2が得られる。
上記実施例ではホールド信号Holdをアドレス検出回路
７から得たが、第３図に示すような回路で得てもよい。
この回路は第４図に示すように動作し、すなわちピック
アップからのアナログ再生信号S1がエンベロープ検出回
路８によりエンベロープ検波され、このエンベロープ検
出回路８の出力電圧S1′が比較器９により定電圧源10の
定電圧Ｅ′と比較されてホールド信号Holdが得られる。
このように、エンベロープ検出回路８及び比較器９はア
ナログ再生信号のエンベロープを所定の電圧でスライス
してディスクに記録されている情報に対応した信号が存
在するか否かを示すホールド信号を出力する弁別手段を
構成している。
７から得たが、第３図に示すような回路で得てもよい。
この回路は第４図に示すように動作し、すなわちピック
アップからのアナログ再生信号S1がエンベロープ検出回
路８によりエンベロープ検波され、このエンベロープ検
出回路８の出力電圧S1′が比較器９により定電圧源10の
定電圧Ｅ′と比較されてホールド信号Holdが得られる。
このように、エンベロープ検出回路８及び比較器９はア
ナログ再生信号のエンベロープを所定の電圧でスライス
してディスクに記録されている情報に対応した信号が存
在するか否かを示すホールド信号を出力する弁別手段を
構成している。
また上記ホールド回路４は第５図又は第６図に示すよ
うな回路等が用いられる。
うな回路等が用いられる。
第５図の回路はいわゆるサンプル＆ホールド回路であ
る。スイッチ11は上記ホールド信号Holdがサンプル信号
として加えられ、ホールド信号Holdが低レベルの時には
スイッチ11がオンして減算器３からの入力電圧E2がコン
デンサ12に加えられると共にバッファ13を介して比較器
１へ基準電圧E2′として入力される。ホールド信号Hold
が高レベルになった時にはスイッチ11がオフし、その直
前に減算器３から入力された電圧E2がコンデンサ12でホ
ールドされてバッファ13を介して比較器１へ基準電圧
E2′として入力される。この場合、数秒間以上のホール
ドはもれ電流等によりコンデンサ12が放電してしまうこ
とにより困難である。
る。スイッチ11は上記ホールド信号Holdがサンプル信号
として加えられ、ホールド信号Holdが低レベルの時には
スイッチ11がオンして減算器３からの入力電圧E2がコン
デンサ12に加えられると共にバッファ13を介して比較器
１へ基準電圧E2′として入力される。ホールド信号Hold
が高レベルになった時にはスイッチ11がオフし、その直
前に減算器３から入力された電圧E2がコンデンサ12でホ
ールドされてバッファ13を介して比較器１へ基準電圧
E2′として入力される。この場合、数秒間以上のホール
ドはもれ電流等によりコンデンサ12が放電してしまうこ
とにより困難である。
第６図の回路はいわゆるトラッキングA/D（アナログ
／ディジタル）コンバータである。アップダウンカウン
タ14は上記ホールド信号Holdが高レベルになった時には
ディスイネーブル状態になってカウント値を保持し、ホ
ールド信号Holdが低レベルになった時にはイネーブル状
態になってクロックをカウントする。アップダウンカウ
ンタ14のカウント値はD/A（ディジタル／アナログ）変
換器15によりディジタル／アナログ変換されて比較器16
により減算器３の出力電圧E2と比較され、この比較器16
の出力信号がアップ／ダウン信号としてアップダウンカ
ウンタ14に入力される。したがってアップダウンカウン
タ14はイネーブル状態ではカウント値が減算器３の出力
電圧E2に対応した値となり、ディスイネーブル状態では
イネーブル状態から遷移する直前のカウンタ値を保持す
ることになる。このアップダウンカウンタ14のカウント
値がD/A変換器15でディジタル／アナログ変換されて比
較器１へ基準電圧E2′として入力される。
／ディジタル）コンバータである。アップダウンカウン
タ14は上記ホールド信号Holdが高レベルになった時には
ディスイネーブル状態になってカウント値を保持し、ホ
ールド信号Holdが低レベルになった時にはイネーブル状
態になってクロックをカウントする。アップダウンカウ
ンタ14のカウント値はD/A（ディジタル／アナログ）変
換器15によりディジタル／アナログ変換されて比較器16
により減算器３の出力電圧E2と比較され、この比較器16
の出力信号がアップ／ダウン信号としてアップダウンカ
ウンタ14に入力される。したがってアップダウンカウン
タ14はイネーブル状態ではカウント値が減算器３の出力
電圧E2に対応した値となり、ディスイネーブル状態では
イネーブル状態から遷移する直前のカウンタ値を保持す
ることになる。このアップダウンカウンタ14のカウント
値がD/A変換器15でディジタル／アナログ変換されて比
較器１へ基準電圧E2′として入力される。
以上のように請求項１記載の発明によれば、ディスク
に記録した情報をピックアップにより読み取るディスク
装置において、前記ピックアップからのアナログ再生信
号を基準電圧と比較してディジタル信号に波形整形する
比較器と、この比較器からのディジタル信号の時間平均
値を検出してこの時間平均値が前記ディジタル信号の高
レベルと低レベルとの中間の電圧に等しくなるように前
記基準電圧を制御する制御手段と、前記アナログ再生信
号に前記記録した情報に対応した信号信号が存在しない
ときに、前記アナログ再生信号における前記記録した情
報に対応した信号が存在した区間から前記記録した情報
に対応した信号が存在しない区間へ遷移する直前の前記
基準電圧をホールドするホールド手段とを備えたので、
常にほぼデューティ比50％のディジタル信号を得ること
ができる。
に記録した情報をピックアップにより読み取るディスク
装置において、前記ピックアップからのアナログ再生信
号を基準電圧と比較してディジタル信号に波形整形する
比較器と、この比較器からのディジタル信号の時間平均
値を検出してこの時間平均値が前記ディジタル信号の高
レベルと低レベルとの中間の電圧に等しくなるように前
記基準電圧を制御する制御手段と、前記アナログ再生信
号に前記記録した情報に対応した信号信号が存在しない
ときに、前記アナログ再生信号における前記記録した情
報に対応した信号が存在した区間から前記記録した情報
に対応した信号が存在しない区間へ遷移する直前の前記
基準電圧をホールドするホールド手段とを備えたので、
常にほぼデューティ比50％のディジタル信号を得ること
ができる。
請求項２記載の発明によれば、ディスクに記録した情
報をピックアップにより読み取るディスク装置におい
て、前記ピックアップからのアナログ再生信号を基準電
圧と比較してディジタル信号に波形整形する比較器と、
この比較器からのディジタル信号の時間平均値を検出し
てこの時間平均値が前記ディジタル信号の高レベルと低
レベルとの中間の電圧に等しくなるように前記基準電圧
を制御する制御手段と、前記ディジタル信号を入力して
前記記録した情報のアドレスを検出し前記記録した情報
に対応した信号が存在するか否かを示すホールド信号を
出力するアドレス検出手段と、前記ホールド信号が前記
記録した情報に対応した信号が存在しないことを示して
いる時は前記基準電圧を直前の状態のまま保持するホー
ルド手段とを備えたので、常にほぼデューティ比50％の
ディジタル信号を得ることができる。
報をピックアップにより読み取るディスク装置におい
て、前記ピックアップからのアナログ再生信号を基準電
圧と比較してディジタル信号に波形整形する比較器と、
この比較器からのディジタル信号の時間平均値を検出し
てこの時間平均値が前記ディジタル信号の高レベルと低
レベルとの中間の電圧に等しくなるように前記基準電圧
を制御する制御手段と、前記ディジタル信号を入力して
前記記録した情報のアドレスを検出し前記記録した情報
に対応した信号が存在するか否かを示すホールド信号を
出力するアドレス検出手段と、前記ホールド信号が前記
記録した情報に対応した信号が存在しないことを示して
いる時は前記基準電圧を直前の状態のまま保持するホー
ルド手段とを備えたので、常にほぼデューティ比50％の
ディジタル信号を得ることができる。
請求項３記載の発明によれば、ディスクに記録した情
報をピックアップにより読み取るディスク装置におい
て、前記ピックアップからのアナログ再生信号を基準電
圧と比較してディジタル信号に波形整形する比較器と、
この比較器からのディジタル信号の時間平均値を検出し
てこの時間平均値が前記ディジタル信号の高レベルと低
レベルとの中間の電圧に等しくなるように前記基準電圧
を制御する制御手段と、前記アナログ再生信号のエンベ
ロープを所定の電圧でスライスして前記記録した情報に
対応した信号が存在するか否かを示すホールド信号を出
力する弁別手段と、前記ホールド信号が前記記録した情
報に対応した信号が存在しないことを示している時は前
記基準電圧を直前の状態のまま保持するホールド手段と
を備えたので、常にほぼデューティ比50％のディジタル
信号を得ることができる。
報をピックアップにより読み取るディスク装置におい
て、前記ピックアップからのアナログ再生信号を基準電
圧と比較してディジタル信号に波形整形する比較器と、
この比較器からのディジタル信号の時間平均値を検出し
てこの時間平均値が前記ディジタル信号の高レベルと低
レベルとの中間の電圧に等しくなるように前記基準電圧
を制御する制御手段と、前記アナログ再生信号のエンベ
ロープを所定の電圧でスライスして前記記録した情報に
対応した信号が存在するか否かを示すホールド信号を出
力する弁別手段と、前記ホールド信号が前記記録した情
報に対応した信号が存在しないことを示している時は前
記基準電圧を直前の状態のまま保持するホールド手段と
を備えたので、常にほぼデューティ比50％のディジタル
信号を得ることができる。
請求項４記載の発明によれば、請求項１、２または３
記載の波形整形回路において、前記制御手段は、前記時
間平均値の大小に応じてアップ又はダウンするアップダ
ウンカウンタと、このアップダウンカウンタのカウント
値をアナログ値に変換して前記基準電圧とするD/A変換
器とを備え、前記ホールド信号が前記記録した情報に対
応した信号が存在しないことを示している間は前記アッ
プダウンカウンタの計数動作を禁止するので、常にほぼ
デューティ比50％のディジタル信号を得ることができ
る。
記載の波形整形回路において、前記制御手段は、前記時
間平均値の大小に応じてアップ又はダウンするアップダ
ウンカウンタと、このアップダウンカウンタのカウント
値をアナログ値に変換して前記基準電圧とするD/A変換
器とを備え、前記ホールド信号が前記記録した情報に対
応した信号が存在しないことを示している間は前記アッ
プダウンカウンタの計数動作を禁止するので、常にほぼ
デューティ比50％のディジタル信号を得ることができ
る。
第１図は本発明の一実施例を示すブロック図、第２図は
同実施例の動作を示すタイミングチャート、第３図はホ
ールド信号発生回路の例を示すブロック図、第４図は同
回路の動作を示すタイミングチャート、第５図及び第６
図はホールド回路の各例を示すブロック図、第７図は従
来の波形整形回路を示すブロック図、第８図は同回路の
動作を示すタイミングチャート、第９図は同回路を説明
するためのタイミングチャートである。 １……比較器、2,3……制御手段、４……ホールド回
路、８……エンベロープ検出回路、９……比較器、14…
…アップダウンカウンタ、15……D/A変換器、16……比
較器
同実施例の動作を示すタイミングチャート、第３図はホ
ールド信号発生回路の例を示すブロック図、第４図は同
回路の動作を示すタイミングチャート、第５図及び第６
図はホールド回路の各例を示すブロック図、第７図は従
来の波形整形回路を示すブロック図、第８図は同回路の
動作を示すタイミングチャート、第９図は同回路を説明
するためのタイミングチャートである。 １……比較器、2,3……制御手段、４……ホールド回
路、８……エンベロープ検出回路、９……比較器、14…
…アップダウンカウンタ、15……D/A変換器、16……比
較器
Claims (4)
- 【請求項１】ディスクに記録した情報をピックアップに
より読み取るディスク装置において、前記ピックアップ
からのアナログ再生信号を基準電圧と比較してディジタ
ル信号に波形整形する比較器と、この比較器からのディ
ジタル信号の時間平均値を検出してこの時間平均値が前
記ディジタル信号の高レベルと低レベルとの中間の電圧
に等しくなるように前記基準電圧を制御する制御手段
と、前記アナログ再生信号に前記記録した情報に対応し
た信号信号が存在しないときに、前記アナログ再生信号
における前記記録した情報に対応した信号が存在した区
間から前記記録した情報に対応した信号が存在しない区
間へ遷移する直前の前記基準電圧をホールドするホール
ド手段とを備えたことを特徴とする波形整形回路。 - 【請求項２】ディスクに記録した情報をピックアップに
より読み取るディスク装置において、前記ピックアップ
からのアナログ再生信号を基準電圧と比較してディジタ
ル信号に波形整形する比較器と、この比較器からのディ
ジタル信号の時間平均値を検出してこの時間平均値が前
記ディジタル信号の高レベルと低レベルとの中間の電圧
に等しくなるように前記基準電圧を制御する制御手段
と、前記ディジタル信号を入力して前記記録した情報の
アドレスを検出し前記記録した情報に対応した信号が存
在するか否かを示すホールド信号を出力するアドレス検
出手段と、前記ホールド信号が前記記録した情報に対応
した信号が存在しないことを示している時は前記基準電
圧を直前の状態のまま保持するホールド手段とを備えた
ことを特徴とする波形整形回路。 - 【請求項３】ディスクに記録した情報をピックアップに
より読み取るディスク装置において、前記ピックアップ
からのアナログ再生信号を基準電圧と比較してディジタ
ル信号に波形整形する比較器と、この比較器からのディ
ジタル信号の時間平均値を検出してこの時間平均値が前
記ディジタル信号の高レベルと低レベルとの中間の電圧
に等しくなるように前記基準電圧を制御する制御手段
と、前記アナログ再生信号のエンベロープを所定の電圧
でスライスして前記記録した情報に対応した信号が存在
するか否かを示すホールド信号を出力する弁別手段と、
前記ホールド信号が前記記録した情報に対応した信号が
存在しないことを示している時は前記基準電圧を直前の
状態のまま保持するホールド手段とを備えたことを特徴
とする波形整形回路。 - 【請求項４】請求項１、２または３記載の波形整形回路
において、前記制御手段は、前記時間平均値の大小に応
じてアップ又はダウンするアップダウンカウンタと、こ
のアップダウンカウンタのカウント値をアナログ値に変
換して前記基準電圧とするD/A変換器とを備え、前記ホ
ールド信号が前記記録した情報に対応した信号が存在し
ないことを示している間は前記アップダウンカウンタの
計数動作を禁止することを特徴とする波形整形回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20413088A JP2664068B2 (ja) | 1988-08-17 | 1988-08-17 | 波形整形回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20413088A JP2664068B2 (ja) | 1988-08-17 | 1988-08-17 | 波形整形回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0253224A JPH0253224A (ja) | 1990-02-22 |
| JP2664068B2 true JP2664068B2 (ja) | 1997-10-15 |
Family
ID=16485329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20413088A Expired - Lifetime JP2664068B2 (ja) | 1988-08-17 | 1988-08-17 | 波形整形回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2664068B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2810270B2 (ja) * | 1992-03-13 | 1998-10-15 | 株式会社日立製作所 | 信号再生方法 |
-
1988
- 1988-08-17 JP JP20413088A patent/JP2664068B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0253224A (ja) | 1990-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3547175B2 (ja) | 光ディスク再生装置 | |
| JPH07169058A (ja) | 光学的情報再生装置 | |
| JPH0850758A (ja) | 光ディスク再生装置 | |
| JP3501636B2 (ja) | ハードディスクドライブのデータ補償回路及びその方法 | |
| JP2664068B2 (ja) | 波形整形回路 | |
| KR100422600B1 (ko) | 재생장치및회전서보회로 | |
| US5920440A (en) | Gray code decoding circuit of a hard disk drive | |
| JPH0580749B2 (ja) | ||
| US5126894A (en) | Servo circuit for capstan motor | |
| JPH0619836B2 (ja) | 閾値レベル自動制御回路 | |
| JP2658895B2 (ja) | スライスレベル設定装置とこれを用いた磁気記録装置 | |
| JP2924831B2 (ja) | データ記録再生装置 | |
| KR100276740B1 (ko) | 자기 기록/재생 장치의 cue 신호 검출회로 | |
| KR920009099B1 (ko) | 타코 펄스발생회로 | |
| JPH0616340B2 (ja) | 再生速度制御装置 | |
| JP2546198B2 (ja) | 速度制御装置 | |
| JP2815283B2 (ja) | データ再生装置 | |
| JPH0551986B2 (ja) | ||
| JPH0584584B2 (ja) | ||
| JP2673038B2 (ja) | Ｄａｔのアフレコ装置 | |
| JP2849072B2 (ja) | 光ディスク再生装置のスピンドルサーボ回路 | |
| JP2002334518A (ja) | 情報記録再生装置 | |
| JPH0719446B2 (ja) | 最小ビツト反転周期検出回路 | |
| JPH043591B2 (ja) | ||
| JPH0746482B2 (ja) | 再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080620 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 12 |