JP2661237B2 - パターン形成方法 - Google Patents
パターン形成方法Info
- Publication number
- JP2661237B2 JP2661237B2 JP1028894A JP2889489A JP2661237B2 JP 2661237 B2 JP2661237 B2 JP 2661237B2 JP 1028894 A JP1028894 A JP 1028894A JP 2889489 A JP2889489 A JP 2889489A JP 2661237 B2 JP2661237 B2 JP 2661237B2
- Authority
- JP
- Japan
- Prior art keywords
- resist
- pattern
- forming
- resist film
- positive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Weting (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えばLSI等の製造プロセスで使用するパ
ターン形成方法に関するものである。
ターン形成方法に関するものである。
従来、この種のパターン形成方法は第３図（ａ）〜
（ｆ）に示す手順を経て行われる。これを同図（ａ）〜
（ｆ）に基づいて以下に説明する。
（ｆ）に示す手順を経て行われる。これを同図（ａ）〜
（ｆ）に基づいて以下に説明する。
先ず、同図（ａ）に示すようにシリコン基板１上にポ
ジ型レジスト２を塗布する（resist coating）。次に、
このポジ型レジスト２に同図（ｂ）に示すようにBeの集
束型イオンビーム（FIB）を照射することにより第１の
露光部３を形成した（Be exposure）後、同図（ｃ）に
示すようにSiの集束型イオンビーム（FIB）を照射する
ことにより第２の露光部４を形成する（Si exposur
e）。このとき、Siは注入深さがBeの注入深さより小さ
いのでポジ型レジスト２の底部まで達しない。そして、
両露光部3,4を現像することによる同図（ｄ）に示すよ
うに段階状のレジストパターン５を形成し（developin
g）、このレジストパターン５に同図（ｅ）に示すよう
に金属CVD膜を形成し（metal depositinon）てから、こ
のCVD膜６の一部およびレジストパターン５を除去する
ことにより同図（ｆ）に示すようにマッシュルーム型の
電極６を形成する（Iift−off）。
ジ型レジスト２を塗布する（resist coating）。次に、
このポジ型レジスト２に同図（ｂ）に示すようにBeの集
束型イオンビーム（FIB）を照射することにより第１の
露光部３を形成した（Be exposure）後、同図（ｃ）に
示すようにSiの集束型イオンビーム（FIB）を照射する
ことにより第２の露光部４を形成する（Si exposur
e）。このとき、Siは注入深さがBeの注入深さより小さ
いのでポジ型レジスト２の底部まで達しない。そして、
両露光部3,4を現像することによる同図（ｄ）に示すよ
うに段階状のレジストパターン５を形成し（developin
g）、このレジストパターン５に同図（ｅ）に示すよう
に金属CVD膜を形成し（metal depositinon）てから、こ
のCVD膜６の一部およびレジストパターン５を除去する
ことにより同図（ｆ）に示すようにマッシュルーム型の
電極６を形成する（Iift−off）。
このようにして、シリコン基板１上に電極パターンを
形成することができる。
形成することができる。
ところで、この種のパターン形成方法おいては、集束
型イオンビーム（FIB）を走査することにより行われる
ものであるため、階段状のレジストパターン５を得るに
多大の時間を費やし、光・リソグラフィ等の転写方式と
比較して生産性が低下するという問題があった。
型イオンビーム（FIB）を走査することにより行われる
ものであるため、階段状のレジストパターン５を得るに
多大の時間を費やし、光・リソグラフィ等の転写方式と
比較して生産性が低下するという問題があった。
本発明はこのような事情に鑑みなされたもので、パタ
ーン形成を短時間で行うことができ、もって生産性を向
上させることができるパターン形成方法を提供するもの
である。
ーン形成を短時間で行うことができ、もって生産性を向
上させることができるパターン形成方法を提供するもの
である。
本発明に係るパターン形成方法は、基板上にレジスト
を塗布し、次にこのレジストを露光，現像することによ
り階段状のレジストパターンを形成するパターン形成方
法であって、レジストを塗布するにあたり２種のレジス
トを基板上に順次積層し、これらレジストのうち下層の
レジストに難溶化処理を施すものである。
を塗布し、次にこのレジストを露光，現像することによ
り階段状のレジストパターンを形成するパターン形成方
法であって、レジストを塗布するにあたり２種のレジス
トを基板上に順次積層し、これらレジストのうち下層の
レジストに難溶化処理を施すものである。
本発明においては、上下レジストのうち下層のレジス
トに難溶化処理を施すことにより、光・リソグラフィ等
の転写方式によって階段状のレジストパターンを得るこ
とができる。
トに難溶化処理を施すことにより、光・リソグラフィ等
の転写方式によって階段状のレジストパターンを得るこ
とができる。
以下、本発明の構成等を図に示す実施例によって詳細
に説明する。
に説明する。
第１図（ａ）〜（ｆ）は本発明に係るパターン形成方
法の手順を示す断面図である。これを同図（ａ）〜
（ｆ）に基づいて以下に説明する。
法の手順を示す断面図である。これを同図（ａ）〜
（ｆ）に基づいて以下に説明する。
先ず、同図（ａ）に示すようにシリコン基板11上に第
１のポジ型レジスト12を塗布してこれにアルカリ処理を
施す。この場合、アルカリ処理は、シリコン基板11上に
ポジ型レジスト12を塗布したものを例えばアルカリ溶液
に浸漬して行う。次に、このポジ型レジスト12上に同図
（ｂ）に示すように第２のポジ型レジスト13を塗布，加
熱した後、同図（ｃ）に示すように例えば光・リソグラ
フィ等の転写方式によって露光部14を形成する。このと
き、第１のポジ型レジスト12にはアルカリ処理が施され
ているため、感光剤の一部が変成して不溶化し、ポジ型
レジスト12は溶解が抑制される。そして、露光部14を現
像することにより同図（ｄ）に示すように階段（Ｔ字）
状のレジストパターン15を形成する。このとき、シリコ
ン基板11の表面一部が外部に露呈しており、この露呈表
面部11aはレジスト表面と比較して触媒作用がある。こ
の後、選択CVD法によって同図（ｅ）に示すようにレジ
ストパターン15にタングステンからなる電極用膜16を蒸
着してから、レジストパターン15を除去することによ
り、同図（ｆ）に示すようにマッシュルーム（Ｔ字）型
の電極17を形成する。
１のポジ型レジスト12を塗布してこれにアルカリ処理を
施す。この場合、アルカリ処理は、シリコン基板11上に
ポジ型レジスト12を塗布したものを例えばアルカリ溶液
に浸漬して行う。次に、このポジ型レジスト12上に同図
（ｂ）に示すように第２のポジ型レジスト13を塗布，加
熱した後、同図（ｃ）に示すように例えば光・リソグラ
フィ等の転写方式によって露光部14を形成する。このと
き、第１のポジ型レジスト12にはアルカリ処理が施され
ているため、感光剤の一部が変成して不溶化し、ポジ型
レジスト12は溶解が抑制される。そして、露光部14を現
像することにより同図（ｄ）に示すように階段（Ｔ字）
状のレジストパターン15を形成する。このとき、シリコ
ン基板11の表面一部が外部に露呈しており、この露呈表
面部11aはレジスト表面と比較して触媒作用がある。こ
の後、選択CVD法によって同図（ｅ）に示すようにレジ
ストパターン15にタングステンからなる電極用膜16を蒸
着してから、レジストパターン15を除去することによ
り、同図（ｆ）に示すようにマッシュルーム（Ｔ字）型
の電極17を形成する。
このようにして、シリコン基板11上に電極パターンを
形成することができる。
形成することができる。
すなわち、本実施例は、シリコン基板11上にポジ型レ
ジスト12,13を塗布し、次にこれらポジ型レジスト12,13
を露光，現像することにより階段状のレジストパターン
15を形成した後、このレジストパターン15に電極用膜16
を形成してから、レジストパターン15を除去することに
より電極17を形成するパターン形成方法であって、ポジ
型レジスト12,13を塗布するにあたり２種のポジ型レジ
スト12,13を順次積層し、このうち下方のポジ型レジス
ト12にアルカリ処理を施すのである。
ジスト12,13を塗布し、次にこれらポジ型レジスト12,13
を露光，現像することにより階段状のレジストパターン
15を形成した後、このレジストパターン15に電極用膜16
を形成してから、レジストパターン15を除去することに
より電極17を形成するパターン形成方法であって、ポジ
型レジスト12,13を塗布するにあたり２種のポジ型レジ
スト12,13を順次積層し、このうち下方のポジ型レジス
ト12にアルカリ処理を施すのである。
したがって、本実施例においては、上下レジストのう
ち下方のレジストにアルカリ処理を施すことにより、光
・リソグラフィ等の転写方式によって階段状のレジスト
パターンを得ることができるから、パターン形成を短時
間で行うことができる。
ち下方のレジストにアルカリ処理を施すことにより、光
・リソグラフィ等の転写方式によって階段状のレジスト
パターンを得ることができるから、パターン形成を短時
間で行うことができる。
さて、第２図（対象図形の左側）は５つのサンプルを
用いたシミュレーションＡ〜Ｅの結果であり、これによ
り最終Ｅのレジストパターン15に段差が生じていること
が分かる。この場合、横軸の距離および縦軸の高さは、
各々基板の水平方向，垂直方向を示す。また、符号Ａ〜
Ｅは、各々現像時間が15秒,30秒,45秒,60秒,75秒の時の
レジストパターン15を示す。
用いたシミュレーションＡ〜Ｅの結果であり、これによ
り最終Ｅのレジストパターン15に段差が生じていること
が分かる。この場合、横軸の距離および縦軸の高さは、
各々基板の水平方向，垂直方向を示す。また、符号Ａ〜
Ｅは、各々現像時間が15秒,30秒,45秒,60秒,75秒の時の
レジストパターン15を示す。
なお、本実施例においては、選択CVD法を使用する例
を示したが、本発明はこれに限定されるものではなく、
通常のCVD法を使用しても実施例と同様の効果を奏す
る。但し、通常のCVD法を使用する場合には、第１図
（ｅ）に示す手順においてレジスト上に電極用膜の一部
が載置されるので、これをレジストパターンと共に除去
する。
を示したが、本発明はこれに限定されるものではなく、
通常のCVD法を使用しても実施例と同様の効果を奏す
る。但し、通常のCVD法を使用する場合には、第１図
（ｅ）に示す手順においてレジスト上に電極用膜の一部
が載置されるので、これをレジストパターンと共に除去
する。
また、本実施例においては、ポジ型レジスト12にアル
カリ処理を施すことにより難溶化する例を示したが、本
発明はこれ以外にポジ型レジスト12を難溶化を例えば紫
外線の照射等によっても行うことができる。
カリ処理を施すことにより難溶化する例を示したが、本
発明はこれ以外にポジ型レジスト12を難溶化を例えば紫
外線の照射等によっても行うことができる。
さらに、本実施例においては、ポジ型レジスト12,13
を使用する場合を示したが、本発明はネガ型レジストも
実施例と同様に実施することができる。この場合、上下
のネガ型レジストのうち上方のネガ型レジストを難溶化
する必要がある。
を使用する場合を示したが、本発明はネガ型レジストも
実施例と同様に実施することができる。この場合、上下
のネガ型レジストのうち上方のネガ型レジストを難溶化
する必要がある。
以上説明したように本発明によれば、基板上にレジス
トを塗布し、次にこのレジストを露光，現像することに
より階段状のレジストパターンを形成するパターン形成
方法であって、レジストを塗布するにあたり２種のレジ
ストを基板上に順次積層し、これらレジストのうち下層
のレジストに難溶化処理を施すので、光・リソグラフィ
等の転写方式によって階段状のレジストパターンを得る
ことができる。したがって、パターン形成を短時間で行
うことができるから、生産性を向上させることができ
る。
トを塗布し、次にこのレジストを露光，現像することに
より階段状のレジストパターンを形成するパターン形成
方法であって、レジストを塗布するにあたり２種のレジ
ストを基板上に順次積層し、これらレジストのうち下層
のレジストに難溶化処理を施すので、光・リソグラフィ
等の転写方式によって階段状のレジストパターンを得る
ことができる。したがって、パターン形成を短時間で行
うことができるから、生産性を向上させることができ
る。
第１図（ａ）〜（ｆ）は本発明に係るパターン形成方法
の手順を示す断面図、第２図はサンプルシミュレーショ
ンによる現像パターンの図、第３図（ａ）〜（ｆ）は従
来のパターン形成方法の手順を示す断面図である。 11……シリコン基板、12,13……ポジ型レジスト、14…
…露光部、15……レジストパターン、16……電極用膜、
17……電極。
の手順を示す断面図、第２図はサンプルシミュレーショ
ンによる現像パターンの図、第３図（ａ）〜（ｆ）は従
来のパターン形成方法の手順を示す断面図である。 11……シリコン基板、12,13……ポジ型レジスト、14…
…露光部、15……レジストパターン、16……電極用膜、
17……電極。
Claims (5)
- 【請求項１】基板上に第１のレジスト膜を形成した後、
この第１のレジスト膜に難溶化処理を施す工程と、この
第１のレジスト膜の上に接して第２のレジスト膜を形成
する工程と、前記第１のレジスト膜および第２のレジス
ト膜に光を照射して現像することにより前記第１および
第２のレジスト膜に内径の異なる開口を設ける工程とを
含むことを特徴とするレジストパターンのパターン形成
方法。 - 【請求項２】前記第１および第２のレジスト膜にポジ型
レジストを用いたことを特徴とする請求項１に記載のレ
ジストパターンのパターン形成方法。 - 【請求項３】前記第１のレジスト膜の前記難溶化処理を
アルカリ処理により施したことを特徴とする請求項１ま
たは２に記載のレジストパターンのパターン形成方法。 - 【請求項４】前記開口部の前記第１および第２のレジス
ト膜の断面をほぼ階段状に形成したことを特徴とする請
求項１ないし３のいずれか１項に記載のレジストパター
ンのパターン形成方法。 - 【請求項５】前記開口部の断面をほぼＴ字状に形成した
ことを特徴とする請求項１ないし３のいずれか１項に記
載のレジストパターンのパターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1028894A JP2661237B2 (ja) | 1989-02-08 | 1989-02-08 | パターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1028894A JP2661237B2 (ja) | 1989-02-08 | 1989-02-08 | パターン形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02208932A JPH02208932A (ja) | 1990-08-20 |
| JP2661237B2 true JP2661237B2 (ja) | 1997-10-08 |
Family
ID=12261105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1028894A Expired - Fee Related JP2661237B2 (ja) | 1989-02-08 | 1989-02-08 | パターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2661237B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010063611A (ko) * | 1999-12-23 | 2001-07-09 | 박종섭 | 레지스트 패턴 형성방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55105326A (en) * | 1979-02-07 | 1980-08-12 | Matsushita Electronics Corp | Manufacturing method of electrode of semiconductor device |
| US4283483A (en) * | 1979-07-19 | 1981-08-11 | Hughes Aircraft Company | Process for forming semiconductor devices using electron-sensitive resist patterns with controlled line profiles |
| JPS6378527A (ja) * | 1986-09-20 | 1988-04-08 | Mitsubishi Electric Corp | Ｔ型制御電極形成用ｘ線マスク、そのマスクの製造方法およびそのマスクを用いたｔ型制御電極形成方法 |
-
1989
- 1989-02-08 JP JP1028894A patent/JP2661237B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02208932A (ja) | 1990-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3340493B2 (ja) | パターン形成方法、位相シフト法用ホトマスクの形成方法 | |
| JP2565119B2 (ja) | パターン形成方法 | |
| JPH03159114A (ja) | 微細パターンの形成方法 | |
| JP2661237B2 (ja) | パターン形成方法 | |
| JPH0519973B2 (ja) | ||
| JP2000306795A (ja) | 半導体装置の製造方法 | |
| JPH0219970B2 (ja) | ||
| JPS5819127B2 (ja) | 微細パタ−ン形成方法 | |
| JP3444692B2 (ja) | パターン形成方法 | |
| JPH06105678B2 (ja) | 半導体装置の製造方法 | |
| JPS61102739A (ja) | パタ−ン形成方法 | |
| JP2712407B2 (ja) | ２層フォトレジストを用いた微細パターンの形成方法 | |
| JPH10198048A (ja) | パターン形成方法 | |
| JPH03147315A (ja) | パターン形成方法 | |
| JPH01281730A (ja) | パターン形成方法 | |
| JPS58101427A (ja) | 半導体装置の製造方法 | |
| JPS6170723A (ja) | パタ−ン形成方法 | |
| JPH01239928A (ja) | パターン形成方法 | |
| JPH02103054A (ja) | パターン形成方法 | |
| JP2000182940A (ja) | レジストパターン形成方法 | |
| JPS61177720A (ja) | レジストパタ−ンの形成方法 | |
| JPH03173414A (ja) | レジストパターン形成方法 | |
| JPS6054775B2 (ja) | ドライ現像方法 | |
| JPH024267A (ja) | レジストエッチ耐性向上方法 | |
| JPH0199041A (ja) | 微細パターン形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |