JP2661167B2

JP2661167B2 - 半導体スイッチの電流零点遮断制御方法

Info

Publication number: JP2661167B2
Application number: JP63203033A
Authority: JP
Inventors: 健竹村
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1988-04-18
Filing date: 1988-08-15
Publication date: 1997-10-08
Anticipated expiration: 2012-10-08
Also published as: JPH0229026A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は半導体スイッチの電流零点遮断制御方法にか
かり、詳しくは、インダクタンスを含む交流回路（以
下、主回路という）の電流を半導体スイッチのOFFによ
り遮断する場合、前記主回路電流をその零点で遮断する
ための制御方法に関する。

（従来の技術）従来この種の半導体スイッチの遮断制御方法として、
主回路電流の極性を検出して半導体スイッチをON状態で
自己保持させ、その後にOFFさせるようにしたものがあ
る。

第８図はこの遮断制御回路400を主回路と共に示した
もので、図において、100は交流電源、200はインダクタ
ンス、300は主回路を開閉する半導体スイッチ回路であ
る。そして、このスイッチ回路300は、トランジスタ301
及びダイオード302の直列回路、並びにトランジスタ303
及びダイオード304の直列回路を逆並列接続した回路
と、トランジスタ301,303の駆動回路305,306とを備えて
いる。

また、主回路には変流器等の電流検出器401が接続さ
れ、その出力側には正極性検出回路402,負極性検出回路
403が接続されていると共に、これらの極性検出回路40
2,403の出力信号はORゲート404,405の各一方の入力端子
にそれぞれ加えられている。更に、ORゲート404,405の
各他方の入力端子には外部からの開閉信号が入力されて
おり、ORゲート404,405の出力端子はそれぞれ駆動回路3
06,305に接続されている。

この制御回路400では、第９図に示すような開閉信号
が加わった場合、開閉信号のON時にトランジスタ301,30
3がONして主回路電流ｉが流れる。ここで、極性検出回
路402,403には一定の検出レベルi_P,i_Nが設定されてお
り、主回路電流ｉとの比較により図示の如くパルス状の
極性検出信号が出力されるようになっている。

そして、前記時刻t₁では主回路電流ｉが検出レベルi_P
以下であって極性検出信号が存在しないため、極性検出
信号による自己保持がかからず、開閉信号のOFF時つま
り時刻t₁で主回路電流ｉが遮断される。

一方、時刻t₂のように主回路電流ｉが検出レベルi_P以
上の時に開閉信号がOFFになると、極性検出回路402の出
力信号が時刻t₂以後t₃まで継続するため、ORゲート404
及び駆動回路306を介してトランジスタ303が自己保持さ
れてONし続け、時刻t₃においてOFFすることにより主回
路電流ｉが遮断される。

（発明が解決しようとする課題）しかるに、この制御回路400においては、極性検出レ
ベルi_P,i_Nをあまり小さくできないことにも起因し、主
回路電流ｉのレベルが極く低くなると極性の検出が不正
確になって自己保持が掛らないタイミングを生じ、ま
た、主回路電流ｉが零になるまで自己保持が掛らないた
め、多くの場合にはトランジスタ301,303のOFF時に主回
路電流ｉが一定の値を持っていることになり、開閉信号
のOFFによって電流のチョッピングを生じる恐れがあ
る。特に、主回路のインダクタンスが大きい場合には電
流のチョッピングに伴うサージ電圧Ｌ・di/dtが極めて
大きくなり、異常高電圧の発生やトランジスタ301,303
の破壊を招く恐れがあった。

また、極性検出レベルi_P,i_Nを小さくすることによっ
て主回路電流ｉの零点でこれを遮断する試みも行なわれ
ているが、スイッチ回路300の開放時に電流検出器41や
極性検出回路402,403等にノイズが重畳すると、前記ノ
イズがORゲート404,405を介してトランジスタ303,301の
点弧信号となってしまい、これらの誤投入を引き起こす
という問題があった。

本発明は上記種々の問題点を解決するためになされた
もので、その目的とするところは、開閉信号のタイミン
グに関わらず、主回路電流が低レベルの場合でも半導体
スイッチを所定時限だけ自己保持して主回路電流をその
零点のタイミングで確実に遮断し、電流チョッピングに
よる高電圧発生や半導体スイッチの破壊を未然に防止す
ると共に、主回路電流の周波数変動にも対処可能とした
半導体スイッチの電流零点遮断制御方法を提供すること
にある。

（課題を解決するための手段）上記目的を達成するため、本発明は、交流回路を流れ
る主回路電流を、開閉信号にて駆動される半導体スイッ
チのOFF動作により遮断する際、主回路電流の極性検出
信号によって半導体スイッチをON状態で自己保持するこ
とにより主回路電流を遮断するタイミングを制御する遮
断制御方法において、前記主回路電流の瞬時値がその極
性検出レベルに達しない時点で開閉信号がOFFとなった
場合に、前記半導体スイッチのON状態を主回路電流の瞬
時値が極性検出レベルに達する時点まで引き延ばすと共
に、主回路電流の零点以後まで前記極性検出信号に復帰
時限を持たせることを特徴とする。

（作用）本発明においては、主回路電流が例えば正極性の検出
レベル以下であって極性検出が不可能な時点で開閉信号
がOFFとなった場合、極性検出が可能になるレベルに主
回路電流が達するまで半導体スイッチのON期間が引き延
ばされ、主回路電流ｉを流し続ける。また、極性検出信
号が現れた後は、この極性検出信号の復帰に所定の時限
を持たせることによって半導体スイッチを自己保持す
る。そして、主回路電流が零点に達した時点以後は、逆
極性の電流を流すことがないようにタイミングを制御す
ることにより、主回路電流を常に零点で遮断する。

また、主回路電流の周波数に依存する正負極性検出信
号間の時間を計測し、この時間だけ極性検出信号の復帰
を遅らせることにより、周波数の変動を伴う主回路電流
に対しても確実に零点にて遮断することができる。

（実施例）以下、図に沿って本発明の実施例を説明する。まず、
第１図は本発明にかかる電流零点遮断制御方法の第１実
施例を主回路と共に示したものであり、主回路の構成は
第８図と同様である。すなわち、図において、100は交
流電源、200はリアクトル、300は半導体スイッチ回路、
301,303はトランジスタ、302,304はダイオード、305,30
6はトランジスタ301,303の駆動回路である。

一方、電流零点遮断制御回路（以下、単に制御回路と
いう）10は、主回路に接続された変流器等の電流検出器
401と、その出力側に接続された正極性検出回路402及び
負極性検出回路403とを備えており、これらの極性検出
回路402,403の出力信号は限時復帰タイマ11,12を介して
ORゲート13,14の一入力端子に加えられている。また、
極性検出回路402,403の出力信号は別のORゲート15を介
してR/S（リセット／セット）フリップフロップ16のリ
セット端子に加えられている。更に、外部から入力され
る開閉信号は前記ORゲート13,14の他入力端子に加えら
れていると共に、否定回路17及び立上がり検出用の微分
回路18を介してANDゲート19の一入力端子に加えられて
いる。

そして、ANDゲート19の他の二入力端子には、極性検
出回路402,403の出力信号が否定回路20,21を介して加え
られている。かかるANDゲート19の出力端子はフリップ
フロップ16のセット端子に接続され、その出力端子はOR
ゲート13,14の更に別の入力端子にそれぞれ接続されて
いる。なお、制御回路10において、22は論理回路を構成
している。

次に、この動作を第２図のタイミングチャートを参照
しつつ説明する。まず、第２図に示すように時刻t₁で開
閉信号がON、時刻t₂でOFF、時刻t₅でON、時刻t₆でOFFに
なるものとする。開閉信号のONによりORゲート13,14を
介してトランジスタ303,301がONするため、主回路電流
ｉは図のように流れ始める。このとき、極性検出回路40
2,403は検出レベルi_P,i_Nとの比較により、図示の如くそ
れぞれ主回路電流ｉの１周期ごとにパルス状の極性検出
信号を出力する。

これらの極性検出信号は限時復帰タイマ11,12に入力
され、一定時限t_Dだけ復帰が遅延される。この復帰時限
t_Dは、主回路電流ｉが低下して電流検出が不可能になる
ような最悪の事態を考慮して、電源周期の1/4サイクル
強に設定することが望ましい。

こうすることにより、例えば時刻t₅でONした開閉信号
が時刻t₆でOFFした場合でも、限時復帰タイマ11の出力
信号が時刻t₉まで存在するため、ORゲート13の出力信号
は図示するごとく時刻t₅からt₉までHighレベルとなり、
トランジスタ303はON状態を維持する。この間、ORゲー
ト14の出力信号は時刻t₅からt₇までHighレベルにあり、
時刻t₇からt₉の間はLowレベルになるため、この期間に
主回路電流ｉの極性が負に反転して流れることはなく、
主回路電流ｉの零点である時刻t₈をもって電流が遮断さ
れることになる。

また、時間的に前後するが、時刻t₂のように主回路電
流ｉの瞬時値がたまたま検出レベルi_P以下の時点で開閉
信号がOFFとなった場合、否定回路17の出力信号を微分
回路18にて微分した信号と、否定回路20,21の出力信号
との論理積をANDゲート19にてとることにより、このAND
ゲート19の出力信号によってセットされるフリップフロ
ップ16から図示するようなパルス信号を得ることができ
る。

すなわち、ORゲート13の入力信号が開閉信号及び限時
復帰タイマ11の出力信号のみである場合には、時刻t₂に
おいてORゲート13の出力信号はLowレベルとなるが、限
時復帰タイマ11の出力信号が再びHighレベルとなるまで
の間、換言すれば電流ｉの極性検出が可能になるまでの
間、フリップフロップ16の出力信号がHighレベルになる
ことによってORゲート13の出力信号が時刻t₁からt₄まで
Highレベルとなり、前記同様に主回路電流ｉの零点であ
る時刻t₃において遮断することができるものである。

なお、フリップフロップ16は、極性検出回路402,403
の何れかの出力信号により、ORゲート15を介してリセッ
トされる。

以上のようにこの実施例によれば、開閉信号のOFFの
タイミングや主回路電流ｉのレベルに拘らず、主回路電
流ｉを常に零点にて遮断することができる。しかるに、
これが可能であるのは主回路電流ｉの周波数が一定の場
合であり、電源周波数ひいては主回路電流ｉの周波数が
大幅に変化する時には、復帰時限t_Dを固定しておくと低
周波方向では主回路電流ｉのチョッピングの恐れが生
じ、また、高周波方向では主回路電流ｉが零になった以
後、次の正または負極性で再びトランジスタ303または3
01がONしてしまう可能性がある。

この点に鑑みて提案されたのが、第３図に示す第２実
施例である。すなわち、この実施例は、極性検出信号の
復帰時限を主回路電流ｉの周波数変化に応じて可変した
ものである。

第３図において、第１実施例と同一の構成要素には同
一符号を付してあり、以下では主として異なる部分を説
明する。第３図において、10′は制御回路であり、極性
検出回路402,403の出力端子は後述する可変限時復帰タ
イマ23の入力端子A,B及び前述の論理回路22内のORゲー
ト15にそれぞれ接続されている。また、可変限時復帰タ
イマ23の入力端子Ｃには開閉信号が加えられていると共
に、可変限時復帰タイマ23の出力端子P,NはそれぞれOR
ゲート13,14の一入力端子に接続されている。更に、こ
れらのORゲート13,14の他の二入力端子には、論理回路2
2内のフリップフロップ16出力信号及び開閉信号が入力
されている。

次に、可変限時復帰タイマ23の構成を第４図に沿って
詳述する。同図において、端子A,BはNORゲート24の入力
側に接続され、その出力端子はANDゲート25の一入力端
子に接続されている。また、ANDゲート25の他入力端子
には端子Ｃが接続されている。更に、端子Ｃは否定回路
26を介してANDゲート27,28の一入力端子に接続され、こ
れらの他入力端子には端子A,Bが接続されている。

ANDゲート27,28の出力端子と端子ＣとはNORゲート29,
30の入力側に接続され、これらのNORゲート29,30の出力
信号によってオペアンプ、コンデンサ及び抵抗等からな
る積分回路31,32の入力側に接続されたアナログスイッ
チ33,34がOFFするようになっている。なお、アナログス
イッチ33,34は無入力時にON状態である。そして、積分
回路31,32の入力側には抵抗を介して負電源が加えられ
ていると共に、出力側には別のアナログスイッチ35,36
が接続され、これらのアナログスイッチ35,36は無入力
時にOFFであって後述する微分回路46の出力信号によりO
Nするものである。

積分回路31,32の出力端子はオペアンプ及び抵抗から
なる比較回路37,38の各一方の入力端子に接続され、そ
の出力端子はEX−OR（排他的論理和）ゲート39,40の各
一方の入力端子を介して出力端子P,Nにそれぞれ接続さ
れている。なお、前記ANDゲート27,28の出力端子は否定
回路41,42を介してEX−ORゲート4,39の各他方の入力端
子にそれぞれ接続されている。また、EX−ORゲート39,4
0の出力端子はNORゲート43の入力側に接続されている。

一方、ANDゲート25の出力信号は、別の積分回路44の
入力側に接続されかつ無入力時にON状態のアナログスイ
ッチ45に加えられており、積分回路44の入力側には抵抗
を介して負電源が加えられている。更に、積分回路44の
出力側には、ANDゲート25の出力信号が加えられる立上
り検出用の微分回路46の出力信号によりONするアナログ
スイッチ47が接続されている。ここで、アナログスイッ
チ47は前記NORゲート43の出力信号によってもON可能と
なっている。また、積分回路44の出力端子は前記比較回
路37,38の各他方の入力端子に抵抗を介してそれぞれ接
続されている。なお、積分回路31,32,44の時定数は何れ
も同一に設定されている。

この可変限時復帰タイマ23は、端子A,Bから入力され
る極性検出信号（極性検出回路402,403の出力信号）に
おいて、正負極性検出信号間の時間が主回路電流ｉの周
波数の変化に対応して変化することに着目したもので、
開閉信号のON時に前記正負極性検出信号間の時間を計測
し、開閉信号がOFFになったときの極性検出信号の復帰
をこの時間だけ遅らせることにより、主回路電流ｉの周
波数に拘らずこれを確実に零点で遮断しようとするもの
である。

以下、可変限時復帰タイマ23の動作を第５図を参照し
つつ詳述する。

まず、第５図に示すように開閉信号が時刻t₁でONし、
時刻t₂でOFFするものとする。主回路電流ｉは時刻t₁以
後流れ始め、極性検出回路402,403の作用により可変限
時復帰タイマ23の端子A,Bには図示のような正及び負の
極性検出信号が入力される。これにより、NORゲート24
の出力信号と開閉信号（端子Ｃ）とが加わっているAND
ゲート25の出力信号は、正負極性検出信号が共にLowレ
ベルである期間だけHighレベルの信号となり、この信号
によってアナログスイッチ45もON,OFFを繰り返す。

これにより、積分回路44の出力信号のレベルはANDゲ
ート25の出力パルスの幅に応じたレベルを有することに
なり、同時に、積分回路44の出力信号は、微分回路46の
出力信号によりONするアナログスイッチ47により主回路
電流ｉの半周期ごとにリセットされることになる。そし
て、開閉信号がOFFになった時刻t₂以後はANDゲート25の
出力信号がなくなるためリセットされなくなり、積分回
路44の出力信号は一定のレベルを保持する。

一方、ANDゲート27及びNORゲート29により、開閉信号
がOFFになった時刻t₂で存在した極性検出信号（図にお
いては正極性検出信号）の消滅を検出し、時刻t₃以後、
アナログスイッチ33をOFFして積分回路31の積分動作を
起動する。そして、積分回路31,44の各出力信号は比較
回路37において比較され、積分回路31の出力レベルが積
分回路44よりも高くなった時刻t₅以後、比較回路37の出
力信号はHighレベルに変化する。

EX−ORゲート39においては、比較回路37の出力信号と
否定回路42の出力信号との排他的論理和により、第５図
に示すように時刻t₁からt₅までHighレベルの信号を出力
し、この信号は出力端子Ｐを経て、第３図に示す如くOR
ゲート13の一入力端子に加えられる。ここで、EX−ORゲ
ート39の出力信号は比較回路37の出力信号を反転させた
ものに相当し、かかる信号は、正極性検出信号の復帰を
第５図に示す如く時間Δｔだけ遅らせたものとなる。

なお、この間、負極性側の回路においては上述した正
極性側と異なり、開閉信号がOFFになった時刻t₂から積
分回路32が直ちに積分を開始するが、この時点では負極
性検出信号（負極性検出回路403の出力信号）が存在せ
ず、限時復帰の必要がないばかりか、むしろ無用の信号
を与えることによって次の周期でトランジスタ301を再
点弧するおそれもある。従って、ANDゲート27及び否定
回路41を介してEX−ORゲート40の出力信号（出力端子
Ｎ）を時刻t₂でLowレベルにすることにより、これを防
止することができる。これと同様の条件が、正極性側で
はANDゲート28、否定回路42を介してEX−ORゲート39に
より与えられている。

そして、EX−ORゲート39,40の出力信号が何れもLowレ
ベルである時刻t₅においてNORゲート43の出力信号がHig
hレベルになり、アナログスイッチ47をONさせることに
よって積分回路44をリセットする。また、開閉信号がLo
wレベルであって無通電状態では、第５図に示すようにN
ORゲート29,30の出力信号が常時Highレベルであるた
め、積分回路31,32は制御電圧で決まる飽和状態にあ
り、開閉信号のONに伴い微分回路46及びアナログスイッ
チ35,36によってリセットされるものである。

以上のように、この可変限時復帰タイマ23では時刻t₂
で開閉信号がOFFとなっても時刻t₅までEX−ORゲート39
の出力信号をHighレベルとし、この信号を第３図のORゲ
ート13の一入力端子に加えるものであるから、第１実施
例と同様の原理により、第５図における時刻t₅以前で主
回路電流ｉの零点となる時刻t₄において主回路電流ｉを
遮断することが可能になる。この点は、主回路電流ｉの
極性が負であるタイミングで開閉信号がOFFとなった場
合についても、EX−ORゲート39,40の出力信号の遅延状
態が逆転するだけでその他は同様である。

上述した可変限時復帰タイマ23の動作は、主回路電流
ｉの周波数が変化した場合には正負極性検出信号の存在
しない期間、すなわち極性検出信号の復帰時限Δｔが変
化するだけで基本的に同一である。従って、第６図に示
すように主回路電流ｉの周波数が種々変動した場合であ
っても、極性検出信号の復帰時限をΔt₁,Δt₂,Δt₃の如
く周波数に応じて自動的に変化させることができ、何れ
にしても、半導体スイッチのON状態を開閉信号がOFFと
なった後も自己保持することによって主回路電流ｉを常
に零点にて遮断できるものである。

なお、上記電流零点遮断制御方法は、半導体スイッチ
回路の構成が変わってもそのまま適用することができ、
例えば第７図に示すような構成の半導体スイッチ回路30
0′にも適用可能である。なお、各構成要素はその接続
態様を除いて第１図及び第３図において説明した半導体
スイッチ回路300の構成要素と同一であるため、詳述を
省略する。

上記各実施例では、極性検出信号に復帰時限を持たせ
るため限時復帰タイマを用いているが、この代わりに単
安定マルチバイブレータを用いることもできる。更に、
交流回路を開閉する半導体スイッチは、トランジスタの
みならずサイリスタであってもよい。

（発明の効果）以上のように本発明によれば、主回路電流のレベルや
開閉信号のタイミングに関係なく、主回路電流を常にそ
の零点で遮断することができる。特に、極性検出信号を
一定期間引き延ばして半導体スイッチを継続的にONさ
せ、しかも、極性検出信号に復帰時限を持たせるように
したため、主回路電流を常に零点で遮断可能として電流
チョッピングによる異常高電圧の発生や半導体スイッチ
の破壊、再点孤等を未然に防止することができる。ま
た、必要に応じて電源周波数の大幅な変動にも対処でき
るため、有用性、汎用性が極めて高い。

【図面の簡単な説明】

第１図は本発明の第１実施例を示す回路図、第２図はそ
の動作を示すタイミングチャート、第３図は本発明の第
２実施例を示す回路図、第４図は第２実施例における可
変限時復帰タイマの回路図、第５図は可変限時復帰タイ
マの動作を示すタイミングチャート、第６図は第２実施
例の動作を示すタイミングチャート、第７図は半導体ス
イッチ回路の他の構成例を示す回路図、第８図は従来例
の回路図、第９図はその動作を示すタイミングチャート
である。 10,10′……電流零点遮断制御回路 11,12……限時復帰タイマ 13,14……ORゲート 22……論理回路 23……可変限時復帰タイマ 51,53……否定回路 52……限時動作タイマ 54,55……ANDゲート 100……交流電源 200……インダクタンス 300,300′……半導体スイッチ回路 402,403……極性検出回路

Claims

(57)【特許請求の範囲】

【請求項１】交流回路を流れる主回路電流を、開閉信号
にて駆動される半導体スイッチのOFF動作により遮断す
る際、主回路電流の極性検出信号によって半導体スイッ
チをON状態で自己保持することにより主回路電流を遮断
するタイミングを制御する遮断制御方法において、前記主回路電流の瞬時値がその極性検出レベルに達しな
い時点で開閉信号がOFFとなった場合に、前記半導体ス
イッチのON状態を主回路電流の瞬時値が極性検出レベル
に達する時点まで引き延ばすと共に、主回路電流の零点
以後まで前記極性検出信号に復帰時限を持たせることを
特徴とする半導体スイッチの電流零点遮断制御方法。