JP2656735B2 - 信号のピーク検出方法および装置並びに磁気テープ記憶システム - Google Patents
信号のピーク検出方法および装置並びに磁気テープ記憶システムInfo
- Publication number
- JP2656735B2 JP2656735B2 JP6223711A JP22371194A JP2656735B2 JP 2656735 B2 JP2656735 B2 JP 2656735B2 JP 6223711 A JP6223711 A JP 6223711A JP 22371194 A JP22371194 A JP 22371194A JP 2656735 B2 JP2656735 B2 JP 2656735B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- threshold
- circuit
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
- H04L25/062—Setting decision thresholds using feedforward techniques only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/09—Digital recording
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Digital Magnetic Recording (AREA)
Description
【０００１】
【産業上の利用分野】本発明は信号波形のピーク検出に
関し、特に改良されたピーク検出システムに関する。更
に詳しくは、本発明は、ピーク検出システムにおいて使
用される適応しきい値を生成する回路を提供する。
関し、特に改良されたピーク検出システムに関する。更
に詳しくは、本発明は、ピーク検出システムにおいて使
用される適応しきい値を生成する回路を提供する。
【０００２】
【従来の技術】記憶システムからのデータの検出におい
て、データをデジタル形式に変換するために、通常、読
出しチャネルが使用される。磁気テープ・システムで
は、データは読出しヘッドによりセンスされ、アナログ
信号に変換される。アナログ信号は増幅され、フィルタ
リングされる。次に、信号はサンプリングされ、アナロ
グ−デジタル（Ａ／Ｄ）変換器により、デジタル信号に
変換される。次にピーク検出器が読出しチャネルにおい
て使用され、デジタル信号における論理１及び論理０の
検出を支援をする。ピーク検出器は、波形のピークを突
き止めることにより、論理１及び論理０を認識するデー
タ検出システムである。ピーク検出器はピークを論理１
と解釈する。ピーク検出器は、通常、ピークを検出する
ために２つのテストを実行する。第１に、ピーク検出器
は波形の導関数のゼロ・クロシングを突き止めることに
より、波形内のピークを突き止める。なぜなら、ピーク
は導関数の値０に関連するからである。ゼロ・クロシン
グの検出に加え、ピーク検出器はまた、ピーク値をしき
い値と比較する。ピークを論理１と識別するためには、
波形のピーク値は所定のしきい値よりも大きくなければ
ならない。しきい値はピークのある割合として設計さ
れ、通常、ピークの５０％が使用される。
て、データをデジタル形式に変換するために、通常、読
出しチャネルが使用される。磁気テープ・システムで
は、データは読出しヘッドによりセンスされ、アナログ
信号に変換される。アナログ信号は増幅され、フィルタ
リングされる。次に、信号はサンプリングされ、アナロ
グ−デジタル（Ａ／Ｄ）変換器により、デジタル信号に
変換される。次にピーク検出器が読出しチャネルにおい
て使用され、デジタル信号における論理１及び論理０の
検出を支援をする。ピーク検出器は、波形のピークを突
き止めることにより、論理１及び論理０を認識するデー
タ検出システムである。ピーク検出器はピークを論理１
と解釈する。ピーク検出器は、通常、ピークを検出する
ために２つのテストを実行する。第１に、ピーク検出器
は波形の導関数のゼロ・クロシングを突き止めることに
より、波形内のピークを突き止める。なぜなら、ピーク
は導関数の値０に関連するからである。ゼロ・クロシン
グの検出に加え、ピーク検出器はまた、ピーク値をしき
い値と比較する。ピークを論理１と識別するためには、
波形のピーク値は所定のしきい値よりも大きくなければ
ならない。しきい値はピークのある割合として設計さ
れ、通常、ピークの５０％が使用される。
【０００３】しかしながら、こうしたシステムは、読出
しチャネルにおける信号振幅変化の結果、ピークを取り
逃がしたり、ノイズをピークと誤って解釈したりする。
信号振幅変化の要因は、様々な様式において発生する。
例えば、磁気テープ・システムでは、信号振幅の変化は
磁気テープ上に配置される粒子または異物により、磁気
テープが読出しヘッドから持ち上がる（lift off）ため
に発生する。振動及び他の条件もまた、磁気テープが読
出しヘッドから持ち上がる原因となる。
しチャネルにおける信号振幅変化の結果、ピークを取り
逃がしたり、ノイズをピークと誤って解釈したりする。
信号振幅変化の要因は、様々な様式において発生する。
例えば、磁気テープ・システムでは、信号振幅の変化は
磁気テープ上に配置される粒子または異物により、磁気
テープが読出しヘッドから持ち上がる（lift off）ため
に発生する。振動及び他の条件もまた、磁気テープが読
出しヘッドから持ち上がる原因となる。
【０００４】幾つかのピーク検出器では、調整可能なし
きい値を提供する回路を有する。しかしながら、これら
の回路は、ピーク検出器の出力をしきい値をセットまた
は調整するためのフィードバックとして使用する。
きい値を提供する回路を有する。しかしながら、これら
の回路は、ピーク検出器の出力をしきい値をセットまた
は調整するためのフィードバックとして使用する。
【０００５】従って、信号振幅変化の結果生じるピーク
検出におけるエラーを低減する、適応しきい値を提供す
る方法及びシステムが要望される。
検出におけるエラーを低減する、適応しきい値を提供す
る方法及びシステムが要望される。
【０００６】
【発明が解決しようとする課題】本発明の目的は、信号
波形のピーク検出のための方法及び装置を提供すること
である。
波形のピーク検出のための方法及び装置を提供すること
である。
【０００７】本発明の別の目的は、改良されたピーク検
出システムのための方法及び装置を提供することであ
る。
出システムのための方法及び装置を提供することであ
る。
【０００８】本発明の他の目的は、ピーク検出システム
において使用される適応しきい値を生成する方法及び装
置を提供することである。
において使用される適応しきい値を生成する方法及び装
置を提供することである。
【０００９】
【課題を解決するための手段】上述の目的が、次に説明
されるようにして達成される。本発明は、複数のポイン
トを含む交流極性波形を成す信号におけるピーク検出方
法及び装置を提供する。信号内の選択ポイントが指定さ
れる。その後、選択ポイントに対応するしきい値が、そ
の選択ポイント以前のポイントに対応する以前のしきい
値に関連する差引（set off）距離を使用して、次のよ
うに確立される。
されるようにして達成される。本発明は、複数のポイン
トを含む交流極性波形を成す信号におけるピーク検出方
法及び装置を提供する。信号内の選択ポイントが指定さ
れる。その後、選択ポイントに対応するしきい値が、そ
の選択ポイント以前のポイントに対応する以前のしきい
値に関連する差引（set off）距離を使用して、次のよ
うに確立される。
【数１１】 ｍ（ｎ）＝｛ｔ０*ａｘ（ｎ）｝＋｛ｔ１*ｍ（ｎ−１）｝
【００１０】ここで、ｎはポイント識別子、ｍ（ｎ）は
しきい値、ｔ０及びｔ１は１より小さな正の固定定数、
ａｘ（ｎ）は入力信号の絶対値、ｍ（ｎ−１）は以前の
ポイントに対応する以前のしきい値である。このよう
に、しきい値は信号の振幅の変動に対応して調整され
る。次に、選択ポイントがしきい値と比較され、選択ポ
イントがしきい値の所定の距離内にあるか否かが判断さ
れる。選択ポイントがしきい値の所定の距離内にある場
合、選択ポイントにおける論理１の存在を確認するため
に、選択ポイントがピークを表すか否かが判断され、信
号におけるデジタル・データが検出される。
しきい値、ｔ０及びｔ１は１より小さな正の固定定数、
ａｘ（ｎ）は入力信号の絶対値、ｍ（ｎ−１）は以前の
ポイントに対応する以前のしきい値である。このよう
に、しきい値は信号の振幅の変動に対応して調整され
る。次に、選択ポイントがしきい値と比較され、選択ポ
イントがしきい値の所定の距離内にあるか否かが判断さ
れる。選択ポイントがしきい値の所定の距離内にある場
合、選択ポイントにおける論理１の存在を確認するため
に、選択ポイントがピークを表すか否かが判断され、信
号におけるデジタル・データが検出される。
【００１１】本発明は更にデジタルしきい値トラッキン
グ回路を含む。デジタルしきい値トラッキング回路は、
入力に接続される第１の乗算回路を含み、これは入力に
受信される入力信号を第１の所定値と乗算し、第１の乗
算信号を生成する。供給される各信号に遅延を生成する
ために遅延回路が使用される。遅延回路は次にデジタル
しきい値トラッキング回路の出力に接続され、遅延出力
信号を生成する。
グ回路を含む。デジタルしきい値トラッキング回路は、
入力に接続される第１の乗算回路を含み、これは入力に
受信される入力信号を第１の所定値と乗算し、第１の乗
算信号を生成する。供給される各信号に遅延を生成する
ために遅延回路が使用される。遅延回路は次にデジタル
しきい値トラッキング回路の出力に接続され、遅延出力
信号を生成する。
【００１２】第２の乗算回路が遅延回路に接続され、遅
延回路から遅延出力信号を受信する。遅延出力信号は第
２の乗算回路により第２の所定値と乗算され、第２の乗
算信号が生成される。加算回路が次に第１の乗算回路、
第２の乗算回路、及びデジタルしきい値トラッキング回
路の出力に接続される。加算回路は第１及び第２の乗算
信号を加算して、出力信号を生成し、その出力信号をデ
ジタルしきい値トラッキング回路の出力に接続する。こ
のようにして、ピーク検出器において使用される適応ト
ラッキングしきい値信号が生成される。
延回路から遅延出力信号を受信する。遅延出力信号は第
２の乗算回路により第２の所定値と乗算され、第２の乗
算信号が生成される。加算回路が次に第１の乗算回路、
第２の乗算回路、及びデジタルしきい値トラッキング回
路の出力に接続される。加算回路は第１及び第２の乗算
信号を加算して、出力信号を生成し、その出力信号をデ
ジタルしきい値トラッキング回路の出力に接続する。こ
のようにして、ピーク検出器において使用される適応ト
ラッキングしきい値信号が生成される。
【００１３】本発明の上述の目的、特徴及び利点が次に
示す詳細な説明において明らかとなろう。
示す詳細な説明において明らかとなろう。
【００１４】
【実施例】図１を参照すると、データ復元ユニット１０
のブロック図が示され、複数の並列データ復元チャネル
１２が含まれる。各チャネル１２は、移動磁気テープ・
タイプのデータ記憶システム１４上の複数のトラックの
１つを専用に扱う。記憶システム１４は、生データ信号
の復元のための既知のトランスジューサ、バッファリン
グ及び増幅回路（図示せず）を含む。本発明はテープ・
システムにおいて表されるが、当業者には理解されるよ
うに、本発明は他のタイプの移動記憶システムにおいて
も使用される。アナログ−デジタル変換器（"Ａ／Ｄ"）
１６は、データ記憶システム１４から検出されるアナロ
グ・データを、デジタル形式に変換する。変換されたデ
ータは次に読出しチャネル１８に送信され、これがデジ
タル・データを論理データに変換する。読出しチャネル
１８はデータ・ストリーム及びクロックを生成し、これ
らは次にデータ形式制御２０に供給され、ホスト・コン
ピュータ・システム（図示せず）により使用されるデー
タ・バイトに復元される。
のブロック図が示され、複数の並列データ復元チャネル
１２が含まれる。各チャネル１２は、移動磁気テープ・
タイプのデータ記憶システム１４上の複数のトラックの
１つを専用に扱う。記憶システム１４は、生データ信号
の復元のための既知のトランスジューサ、バッファリン
グ及び増幅回路（図示せず）を含む。本発明はテープ・
システムにおいて表されるが、当業者には理解されるよ
うに、本発明は他のタイプの移動記憶システムにおいて
も使用される。アナログ−デジタル変換器（"Ａ／Ｄ"）
１６は、データ記憶システム１４から検出されるアナロ
グ・データを、デジタル形式に変換する。変換されたデ
ータは次に読出しチャネル１８に送信され、これがデジ
タル・データを論理データに変換する。読出しチャネル
１８はデータ・ストリーム及びクロックを生成し、これ
らは次にデータ形式制御２０に供給され、ホスト・コン
ピュータ・システム（図示せず）により使用されるデー
タ・バイトに復元される。
【００１５】データ記憶システム１４は移動磁気テープ
・システムとして示されるが、直接アクセス・メモリ・
システム（"ＤＡＳＤ"）などの他のタイプのデータ記憶
システムが使用されても良い。
・システムとして示されるが、直接アクセス・メモリ・
システム（"ＤＡＳＤ"）などの他のタイプのデータ記憶
システムが使用されても良い。
【００１６】図２を参照すると、本発明の好適な実施例
による読出しチャネル１８のブロック図が示される。読
出しチャネル１８は等化器ブロック１１、トラッキング
しきい値検査ブロック１３、ピーク検出器ブロック１
５、及びクロック１７を含む。
による読出しチャネル１８のブロック図が示される。読
出しチャネル１８は等化器ブロック１１、トラッキング
しきい値検査ブロック１３、ピーク検出器ブロック１
５、及びクロック１７を含む。
【００１７】等化器ブロック１１はデジタル等化器であ
り、有限インパルス応答（ＦＩＲ：finite impulse res
ponse ）フィルタを用いて実現されたりする。等化器ブ
ロック１１に入力する信号はサンプリングまたはデジタ
ル化されているが、論理１または論理０などのデータを
検出するようには処理されない。ＦＩＲデジタル・フィ
ルタは等化器ブロック１１において、波形入力を整形す
るために使用される。等化器ブロック１１の出力は、ト
ラッキングしきい値検査ブロック１３に送られ、ブロッ
ク１３は次に等化器サンプルがトラッキングしきい値よ
りも大きいかどうかの指示を生成する。
り、有限インパルス応答（ＦＩＲ：finite impulse res
ponse ）フィルタを用いて実現されたりする。等化器ブ
ロック１１に入力する信号はサンプリングまたはデジタ
ル化されているが、論理１または論理０などのデータを
検出するようには処理されない。ＦＩＲデジタル・フィ
ルタは等化器ブロック１１において、波形入力を整形す
るために使用される。等化器ブロック１１の出力は、ト
ラッキングしきい値検査ブロック１３に送られ、ブロッ
ク１３は次に等化器サンプルがトラッキングしきい値よ
りも大きいかどうかの指示を生成する。
【００１８】本発明の好適な実施例によれば、正の値は
正のトラッキングしきい値と比較され、負の値は負のト
ラッキングしきい値と比較される。等化サンプルは、こ
れらのトラッキングしきい値及び"クランプ（clamp） "
と比較される。等化器サンプルが正で、正のトラッキン
グしきい値よりも大きく、且つ正の"クランプ"よりも大
きい場合、検査ビットがセットされる。同様に負のサン
プルに対しては、サンプルが負で負のトラッキングしき
い値よりも小さく、且つ"クランプ"よりも小さい場合、
検査ビットがセットされる。
正のトラッキングしきい値と比較され、負の値は負のト
ラッキングしきい値と比較される。等化サンプルは、こ
れらのトラッキングしきい値及び"クランプ（clamp） "
と比較される。等化器サンプルが正で、正のトラッキン
グしきい値よりも大きく、且つ正の"クランプ"よりも大
きい場合、検査ビットがセットされる。同様に負のサン
プルに対しては、サンプルが負で負のトラッキングしき
い値よりも小さく、且つ"クランプ"よりも小さい場合、
検査ビットがセットされる。
【００１９】その後、トラッキングしきい値検査ブロッ
ク１３の出力は、ピーク検出器回路１５に送られる。こ
のブロックはトラッキングしきい値検査ビット及び等化
器出力を使用し、デジタル化信号における論理１及び論
理０を認識する。
ク１３の出力は、ピーク検出器回路１５に送られる。こ
のブロックはトラッキングしきい値検査ビット及び等化
器出力を使用し、デジタル化信号における論理１及び論
理０を認識する。
【００２０】図１の読出しチャネル１８の等化器ブロッ
ク１１は一般に既知であり、当業者により知られる多数
の方法により実現される。検出器ブロック１５は、係属
中の米国特許出願第０７３９２１号"ASYNCHRONOUS DIGI
TAL THRESHOLD DETECTOR FORA DIGITAL DATA SOURCE CH
ANNEL"（Attorney Docket No．SA9-92-037 、１９９３
年６月７日出願）で開示されるように実現される。開示
される出願は本願の出願人に帰属し、本願においても参
照される。クロック１７は、係属中の米国特許出願第０
９７５０３号"BIT STREAM RATE ASYNCHRONOUS DIGITAL
PHASE-LOCKEDLOOP" （１９９３年７月２７日出願）、及
び係属中の米国特許出願第９６７５８８号"DISCRETE TI
ME CONTROL LOOP METHOD AND APPARATUS FOR CLOCKING
DATAIN AN ASYNCHRONOUS CHANNEL"（Attorney Docket
No．SA9-91-099、１９９２年１０月２８日出願）で開示
されるように構成される。これらの２つの開示される出
願は本願の出願人に帰属し、本願においても参照され
る。
ク１１は一般に既知であり、当業者により知られる多数
の方法により実現される。検出器ブロック１５は、係属
中の米国特許出願第０７３９２１号"ASYNCHRONOUS DIGI
TAL THRESHOLD DETECTOR FORA DIGITAL DATA SOURCE CH
ANNEL"（Attorney Docket No．SA9-92-037 、１９９３
年６月７日出願）で開示されるように実現される。開示
される出願は本願の出願人に帰属し、本願においても参
照される。クロック１７は、係属中の米国特許出願第０
９７５０３号"BIT STREAM RATE ASYNCHRONOUS DIGITAL
PHASE-LOCKEDLOOP" （１９９３年７月２７日出願）、及
び係属中の米国特許出願第９６７５８８号"DISCRETE TI
ME CONTROL LOOP METHOD AND APPARATUS FOR CLOCKING
DATAIN AN ASYNCHRONOUS CHANNEL"（Attorney Docket
No．SA9-91-099、１９９２年１０月２８日出願）で開示
されるように構成される。これらの２つの開示される出
願は本願の出願人に帰属し、本願においても参照され
る。
【００２１】図３を参照すると、図２のトラッキングし
きい値検査ブロック１３のブロック図が示される。トラ
ッキングしきい値検査ブロック１３は、等化器ブロック
１１からの波形に相当する信号ｘ（ｎ）を入力として有
する。更にトラッキングしきい値検査ブロック１３は、
入力ｔ０、ｔ１、+clamp、-clampを含む。信号ｘ（ｎ）
の出力、及び検査ビットｑ（ｎ）が、トラッキングしき
い値検査ブロック１３内において提供される。このブロ
ックはトラッキングしきい値回路１４ａ及び比較論理回
路１４ｂを含む。トラッキングしきい値回路１４ａは、
正のしきい値ｍ１（ｎ）、及び負のしきい値ｍ２（ｎ）
を提供し、これらは比較論理回路１４ｂに送られる。信
号ｘ（ｎ）はそれが正か負かに依存して、しきい値ｍ１
（ｎ）またはｍ２（ｎ）と比較される。
きい値検査ブロック１３のブロック図が示される。トラ
ッキングしきい値検査ブロック１３は、等化器ブロック
１１からの波形に相当する信号ｘ（ｎ）を入力として有
する。更にトラッキングしきい値検査ブロック１３は、
入力ｔ０、ｔ１、+clamp、-clampを含む。信号ｘ（ｎ）
の出力、及び検査ビットｑ（ｎ）が、トラッキングしき
い値検査ブロック１３内において提供される。このブロ
ックはトラッキングしきい値回路１４ａ及び比較論理回
路１４ｂを含む。トラッキングしきい値回路１４ａは、
正のしきい値ｍ１（ｎ）、及び負のしきい値ｍ２（ｎ）
を提供し、これらは比較論理回路１４ｂに送られる。信
号ｘ（ｎ）はそれが正か負かに依存して、しきい値ｍ１
（ｎ）またはｍ２（ｎ）と比較される。
【００２２】比較論理回路１４ｂは、信号ｘ（ｎ）がト
ラッキングしきい値ｍ１（ｎ）及びｍ２（ｎ）によりセ
ットされるしきい値の指定距離内にある場合、検査ビッ
トｑ（ｎ）をセットする。通常、信号ｘ（ｎ）が正の場
合、これはｍ１（ｎ）以上であり、信号ｘ（ｎ）が負の
場合、これはｍ２（ｎ）以下である。更に、比較論理回
路１４ｂはトラッキングしきい値ｍ１（ｎ）及びｍ２
（ｎ）に限界をセットするために、+clamp及び-clampに
対応する入力を含む。検査ビットｑ（ｎ）は信号ｘ
（ｎ）内の論理１及び論理０を検出するために、ピーク
検出器ブロック１５により使用される。
ラッキングしきい値ｍ１（ｎ）及びｍ２（ｎ）によりセ
ットされるしきい値の指定距離内にある場合、検査ビッ
トｑ（ｎ）をセットする。通常、信号ｘ（ｎ）が正の場
合、これはｍ１（ｎ）以上であり、信号ｘ（ｎ）が負の
場合、これはｍ２（ｎ）以下である。更に、比較論理回
路１４ｂはトラッキングしきい値ｍ１（ｎ）及びｍ２
（ｎ）に限界をセットするために、+clamp及び-clampに
対応する入力を含む。検査ビットｑ（ｎ）は信号ｘ
（ｎ）内の論理１及び論理０を検出するために、ピーク
検出器ブロック１５により使用される。
【００２３】図４を参照すると、本発明の好適な実施例
による単一トラッキングしきい値回路１４ａのブロック
図が示される。図４に示される単一トラッキングしきい
値回路は、乗算器ブロック４２及び４４、加算ブロック
４６、及びレジスタ・ブロック４８を含む。入力信号ａ
ｘ（ｎ）は乗算器ブロック４２において、定数ｔ０と乗
算される。しきい値信号ｍ１（ｎ）がレジスタ・ブロッ
ク４８に入力され、信号ｍ１（ｎ−１）が生成され、こ
れが１個のサンプルにより遅延されるしきい値となる。
レジスタ４８は当業者には既知の多数の方法により実現
される。例えば、レジスタ・ブロック４８はＤフリップ
・フロップを用いて実現される。レジスタ・ブロック４
８の出力は、乗算器ブロック４４において、定数ｔ１と
乗算される。本発明の好適な実施例によれば、乗算器ブ
ロック４４の出力は、加算ブロック４６において乗算器
ブロック４２の出力と加算され、しきい値信号ｍ１
（ｎ）を生成する。トラッキングしきい値信号ｍ２
（ｎ）は負のピークを検出するために、乗算器ブロック
５０において、しきい値信号ｍ１（ｎ）と−１とを乗算
して生成される。
による単一トラッキングしきい値回路１４ａのブロック
図が示される。図４に示される単一トラッキングしきい
値回路は、乗算器ブロック４２及び４４、加算ブロック
４６、及びレジスタ・ブロック４８を含む。入力信号ａ
ｘ（ｎ）は乗算器ブロック４２において、定数ｔ０と乗
算される。しきい値信号ｍ１（ｎ）がレジスタ・ブロッ
ク４８に入力され、信号ｍ１（ｎ−１）が生成され、こ
れが１個のサンプルにより遅延されるしきい値となる。
レジスタ４８は当業者には既知の多数の方法により実現
される。例えば、レジスタ・ブロック４８はＤフリップ
・フロップを用いて実現される。レジスタ・ブロック４
８の出力は、乗算器ブロック４４において、定数ｔ１と
乗算される。本発明の好適な実施例によれば、乗算器ブ
ロック４４の出力は、加算ブロック４６において乗算器
ブロック４２の出力と加算され、しきい値信号ｍ１
（ｎ）を生成する。トラッキングしきい値信号ｍ２
（ｎ）は負のピークを検出するために、乗算器ブロック
５０において、しきい値信号ｍ１（ｎ）と−１とを乗算
して生成される。
【００２４】本発明は、読出しチャネルにおける信号振
幅変化の影響を低減するための、適応しきい値発生器ま
たはトラッキングしきい値回路を提供する。ｘ（ｎ）が
ある瞬間におけるトラッキングしきい値ブロックへの入
力信号または波形を表すものと仮定し、ここでｘ（ｎ）
は固定レートでサンプリングされる信号ｘ（ｔ）のサン
プリング量子化表現とする。ａｘ（ｎ）をｘ（ｎ）の絶
対値とし、ｍ（ｎ）を時刻ｎにおけるしきい値とする。
本発明の好適な実施例によれば、しきい値はピークを知
ることなしに入力信号ａｘ（ｎ）から直接更新される。
この方法は各時刻において、次式による単純な繰返しに
より達成される。
幅変化の影響を低減するための、適応しきい値発生器ま
たはトラッキングしきい値回路を提供する。ｘ（ｎ）が
ある瞬間におけるトラッキングしきい値ブロックへの入
力信号または波形を表すものと仮定し、ここでｘ（ｎ）
は固定レートでサンプリングされる信号ｘ（ｔ）のサン
プリング量子化表現とする。ａｘ（ｎ）をｘ（ｎ）の絶
対値とし、ｍ（ｎ）を時刻ｎにおけるしきい値とする。
本発明の好適な実施例によれば、しきい値はピークを知
ることなしに入力信号ａｘ（ｎ）から直接更新される。
この方法は各時刻において、次式による単純な繰返しに
より達成される。
【数１２】 ｍ（ｎ）＝ｔ０*ａｘ（ｎ）＋ｔ１*ｍ（ｎ−１）
【００２５】ここで、ｔ０及びｔ１は１よりも小さな正
の固定定数である。従って、時刻ｎにおけるしきい値ｍ
（ｎ）の予測は、部分的には以前のトラッキングしきい
値ｍ（ｎ−１）により影響され、部分的には入力信号ａ
ｘ（ｎ）により更新される。値ｔ０及びｔ１は、特定の
タイプのドライブ・システム（すなわちテープまたは直
接アクセス記憶装置（"ＤＡＳＤ"））に依存する。値ｔ
０は、通常、波形のピークの５０％に相当するしきい値
に対して、
の固定定数である。従って、時刻ｎにおけるしきい値ｍ
（ｎ）の予測は、部分的には以前のトラッキングしきい
値ｍ（ｎ−１）により影響され、部分的には入力信号ａ
ｘ（ｎ）により更新される。値ｔ０及びｔ１は、特定の
タイプのドライブ・システム（すなわちテープまたは直
接アクセス記憶装置（"ＤＡＳＤ"））に依存する。値ｔ
０は、通常、波形のピークの５０％に相当するしきい値
に対して、
【数１３】 ｔ０＝１−ｔ１
【００２６】により選択される。ピークの５０％よりも
小さいしきい値が望まれる場合、ｔ０は、
小さいしきい値が望まれる場合、ｔ０は、
【数１４】 ｔ０＜１−ｔ１
【００２７】の如く選択される。ピークの５０％よりも
大きいしきい値が要求される場合には、ｔ０は、
大きいしきい値が要求される場合には、ｔ０は、
【数１５】 ｔ０＞１−ｔ１
【００２８】の如く選択されるべきである。
【００２９】信号の変化が突然の場合、ｔ０は増加され
るべきである。テープ・ドライブ・システムからの信号
がかなり安定な場合にはｔ０は小さい。更にデータ媒体
上の欠陥の量がｔ０を選択する際に考慮される。例え
ば、ＤＡＳＤにおけるｔ０は磁気テープ・システムの場
合よりも小さい。
るべきである。テープ・ドライブ・システムからの信号
がかなり安定な場合にはｔ０は小さい。更にデータ媒体
上の欠陥の量がｔ０を選択する際に考慮される。例え
ば、ＤＡＳＤにおけるｔ０は磁気テープ・システムの場
合よりも小さい。
【００３０】図５を参照すると、本発明の好適な実施例
によるデュアル・トラッキングしきい値回路のブロック
図が示される。デジタル信号ｘ（ｎ）が乗算器５２に送
られ、ここで定数ｔ０と乗算され、信号ｔ０* ｘ（ｎ）
が生成される。信号ｘ（ｎ）が正の場合、乗算器５２は
加算ブロック５６ａに接続される。しきい値信号ｍ１
（ｎ）がレジスタ・ブロック５８ａにおいて遅延され、
信号ｍ１（ｎ−１）が生成される。この信号は乗算器５
４ａにおいて、定数ｔ１と乗算される。加算ブロック５
６ａにおいて、乗算器５２及び５４ａからの出力を加算
することにより、しきい値ｍ１（ｎ）が生成される。
によるデュアル・トラッキングしきい値回路のブロック
図が示される。デジタル信号ｘ（ｎ）が乗算器５２に送
られ、ここで定数ｔ０と乗算され、信号ｔ０* ｘ（ｎ）
が生成される。信号ｘ（ｎ）が正の場合、乗算器５２は
加算ブロック５６ａに接続される。しきい値信号ｍ１
（ｎ）がレジスタ・ブロック５８ａにおいて遅延され、
信号ｍ１（ｎ−１）が生成される。この信号は乗算器５
４ａにおいて、定数ｔ１と乗算される。加算ブロック５
６ａにおいて、乗算器５２及び５４ａからの出力を加算
することにより、しきい値ｍ１（ｎ）が生成される。
【００３１】信号ｘ（ｎ）が負の状況では、乗算器５２
は加算ブロック５６ａの代わりに、加算ブロック５６ｂ
に接続される。しきい値信号ｍ２（ｎ）がレジスタ・ブ
ロック５８ｂに供給され、遅延信号ｍ２（ｎ−１）が生
成される。この信号は乗算器５４ｂにおいて、定数ｔ１
と乗算される。乗算器５２及び５４ｂからの出力を加算
することにより、しきい値信号ｍ２（ｎ）が生成され
る。
は加算ブロック５６ａの代わりに、加算ブロック５６ｂ
に接続される。しきい値信号ｍ２（ｎ）がレジスタ・ブ
ロック５８ｂに供給され、遅延信号ｍ２（ｎ−１）が生
成される。この信号は乗算器５４ｂにおいて、定数ｔ１
と乗算される。乗算器５２及び５４ｂからの出力を加算
することにより、しきい値信号ｍ２（ｎ）が生成され
る。
【００３２】図６を参照すると、本発明の好適な実施例
による高速トラッキングしきい値回路のブロック図が示
される。高速トラッキングしきい値回路は、レジスタ・
ブロック７２が乗算器ブロック４２と加算ブロック４６
との間に配置され、レジスタ・ブロック７４が乗算器ブ
ロック４４と加算ブロック４６との間に配置される以外
は、図３の単一しきい値トラッキング回路と同様であ
る。レジスタ７２及び７４により提供される遅延が要求
されるのは、加算ブロック４６が乗算器ブロック４２及
び４４に追従して、十分に高速にその機能を実行できな
いことによる。
による高速トラッキングしきい値回路のブロック図が示
される。高速トラッキングしきい値回路は、レジスタ・
ブロック７２が乗算器ブロック４２と加算ブロック４６
との間に配置され、レジスタ・ブロック７４が乗算器ブ
ロック４４と加算ブロック４６との間に配置される以外
は、図３の単一しきい値トラッキング回路と同様であ
る。レジスタ７２及び７４により提供される遅延が要求
されるのは、加算ブロック４６が乗算器ブロック４２及
び４４に追従して、十分に高速にその機能を実行できな
いことによる。
【００３３】図７を参照すると、本発明の好適な実施例
による高速デュアル・トラッキングしきい値回路のブロ
ック図が示される。高速デュアル・トラッキングしきい
値回路は図５のデュアル・トラッキングしきい値回路と
類似であるが、加算ブロック５６ａ及び５６ｂに必要な
遅延を提供する、レジスタ・ブロック７８、８０、８２
及び８４が追加される。本発明の好適な実施例によれ
ば、図４乃至図７の様々なブロック図が当業者に既知の
論理回路、例えばIntegrated Device Technology社（カ
ルフォルニア州サンタクララ）から提供される１６ビッ
トＣＭＯＳカスケード式ＡＬＵ及び１６×１６並列ＣＭ
ＯＳ乗算器などにより実現される。
による高速デュアル・トラッキングしきい値回路のブロ
ック図が示される。高速デュアル・トラッキングしきい
値回路は図５のデュアル・トラッキングしきい値回路と
類似であるが、加算ブロック５６ａ及び５６ｂに必要な
遅延を提供する、レジスタ・ブロック７８、８０、８２
及び８４が追加される。本発明の好適な実施例によれ
ば、図４乃至図７の様々なブロック図が当業者に既知の
論理回路、例えばIntegrated Device Technology社（カ
ルフォルニア州サンタクララ）から提供される１６ビッ
トＣＭＯＳカスケード式ＡＬＵ及び１６×１６並列ＣＭ
ＯＳ乗算器などにより実現される。
【００３４】図８を参照すると、本発明の好適な実施例
による図３の比較論理回路１４ｂのブロック図が示され
る。比較論理回路１４ｂは、
による図３の比較論理回路１４ｂのブロック図が示され
る。比較論理回路１４ｂは、
【数１６】 ｑ（ｎ）＝（（ｘ（ｎ）＞ｍ１（ｎ））且つ（ｘ（ｎ）＞+clamp））または、 （（ｘ（ｎ）＜ｍ２（ｎ））且つ（ｘ（ｎ）＜-clamp））
【００３５】を実現する。比較論理回路１４ｂは信号ｘ
（ｎ）及びしきい値信号ｍ１（ｎ）を入力として有する
比較器９０を有する。比較器９０はｘ（ｎ）がｍ１
（ｎ）よりも大きい時、論理１出力を生成する。比較器
９２はｘ（ｎ）を+clampと比較し、ｘ（ｎ）が+clampよ
りも大きい時、論理１を出力する。比較器９０及び９２
の出力は、ＡＮＤゲート９４に送られる。
（ｎ）及びしきい値信号ｍ１（ｎ）を入力として有する
比較器９０を有する。比較器９０はｘ（ｎ）がｍ１
（ｎ）よりも大きい時、論理１出力を生成する。比較器
９２はｘ（ｎ）を+clampと比較し、ｘ（ｎ）が+clampよ
りも大きい時、論理１を出力する。比較器９０及び９２
の出力は、ＡＮＤゲート９４に送られる。
【００３６】比較器９６は信号ｘ（ｎ）をしきい値信号
ｍ２（ｎ）と比較し、ｍ２（ｎ）がｘ（ｎ）よりも大き
ければ論理１出力を生成する。比較器９８はｘ（ｎ）を
-clampと比較するために使用される。ｘ（ｎ）が-clamp
よりも小さい場合、比較器９８により論理１が生成され
る。比較器９６及び９８の出力は、ＡＮＤゲート１００
に送られる。ＡＮＤゲート９４及び１００の出力は、検
査ビットｑ（ｎ）を表す出力を有するＯＲゲート１０２
に送られる。比較論理回路１４ｂのブロックは、当業者
には既知の様々な回路を用いて実現される。そうした回
路には、例えば、論理回路または組合わせ論理を用いる
プログラマブル・アレイ論理回路などが含まれる。本発
明の好適な実施例によれば、プログラマブル・アレイ論
理回路は、図８に表される比較論理回路１４ｂの機能を
実行するように、付録に示されるプログラムを用いて、
ＰＡＬＡＳＭにプログラムされる。
ｍ２（ｎ）と比較し、ｍ２（ｎ）がｘ（ｎ）よりも大き
ければ論理１出力を生成する。比較器９８はｘ（ｎ）を
-clampと比較するために使用される。ｘ（ｎ）が-clamp
よりも小さい場合、比較器９８により論理１が生成され
る。比較器９６及び９８の出力は、ＡＮＤゲート１００
に送られる。ＡＮＤゲート９４及び１００の出力は、検
査ビットｑ（ｎ）を表す出力を有するＯＲゲート１０２
に送られる。比較論理回路１４ｂのブロックは、当業者
には既知の様々な回路を用いて実現される。そうした回
路には、例えば、論理回路または組合わせ論理を用いる
プログラマブル・アレイ論理回路などが含まれる。本発
明の好適な実施例によれば、プログラマブル・アレイ論
理回路は、図８に表される比較論理回路１４ｂの機能を
実行するように、付録に示されるプログラムを用いて、
ＰＡＬＡＳＭにプログラムされる。
【００３７】図９及び図１０は、単一トラッキングしき
い値回路からの入出力波形を表す。図１０は図９のウィ
ンドウ８０の拡大を示す。波形８２は入力波形８４に応
答するトラッキングしきい値回路出力である。入力波形
は磁気テープ内の欠陥または磁気テープ表面からの持ち
上がりが信号の損失となる状態を表す。
い値回路からの入出力波形を表す。図１０は図９のウィ
ンドウ８０の拡大を示す。波形８２は入力波形８４に応
答するトラッキングしきい値回路出力である。入力波形
は磁気テープ内の欠陥または磁気テープ表面からの持ち
上がりが信号の損失となる状態を表す。
【００３８】図１１は、単一トラッキングしきい値回路
からの入力波形８６及び出力波形８８を表す。波形８８
は０状態から始まり、波形８６に対してセットされるし
きい値レベルまで増加する。
からの入力波形８６及び出力波形８８を表す。波形８８
は０状態から始まり、波形８６に対してセットされるし
きい値レベルまで増加する。
【００３９】図１２及び図１３は、単一トラッキングし
きい値回路からの入出力波形を示す。図１３は図１２の
ウィンドウ９０の拡大を示す。本発明の好適な実施例に
よれば、トラッキングしきい値回路に供給される入力波
形９２は、トラッキングしきい値回路により生成される
しきい値信号を表す波形９４を生成する。ウィンドウ９
０は０秒時における、しきい値トラッキングの開始を表
す。図示のように、波形９４は０から増加し、適応トラ
ッキングしきい値レベルを提供するように波形９２を追
跡する。
きい値回路からの入出力波形を示す。図１３は図１２の
ウィンドウ９０の拡大を示す。本発明の好適な実施例に
よれば、トラッキングしきい値回路に供給される入力波
形９２は、トラッキングしきい値回路により生成される
しきい値信号を表す波形９４を生成する。ウィンドウ９
０は０秒時における、しきい値トラッキングの開始を表
す。図示のように、波形９４は０から増加し、適応トラ
ッキングしきい値レベルを提供するように波形９２を追
跡する。
【００４０】次に図１４を参照すると、正のトラッキン
グしきい値波形１０２、及び負のトラッキングしきい値
波形１０４を有する入力信号１００のグラフと、+clamp
及び-clampが表される。波形１０２及び１０４は、本発
明によるデュアル・トラッキングしきい値回路に供給さ
れる波形１００に応答して、生成される。+clamp及び-c
lampはピーク検出回路へのノイズの導入を回避するため
に、ピーク検出において大きな欠陥を無視するレベルを
セットするために使用される。
グしきい値波形１０２、及び負のトラッキングしきい値
波形１０４を有する入力信号１００のグラフと、+clamp
及び-clampが表される。波形１０２及び１０４は、本発
明によるデュアル・トラッキングしきい値回路に供給さ
れる波形１００に応答して、生成される。+clamp及び-c
lampはピーク検出回路へのノイズの導入を回避するため
に、ピーク検出において大きな欠陥を無視するレベルを
セットするために使用される。
【００４１】図１５及び図１６は、本発明の好適な実施
例によるデュアル・トラッキングしきい値回路からの入
出力波形のグラフを示す。図１６は図１５のウィンドウ
１０６の拡大である。波形１０８が入力信号として供給
されると波形１１０及び１１２が生成される。波形１１
０は正のトラッキングしきい値を表し、波形１１２は負
のトラッキングしきい値を表す。図示のように、トラッ
キングしきい値は波形１０８の変化に応答して調整され
る。
例によるデュアル・トラッキングしきい値回路からの入
出力波形のグラフを示す。図１６は図１５のウィンドウ
１０６の拡大である。波形１０８が入力信号として供給
されると波形１１０及び１１２が生成される。波形１１
０は正のトラッキングしきい値を表し、波形１１２は負
のトラッキングしきい値を表す。図示のように、トラッ
キングしきい値は波形１０８の変化に応答して調整され
る。
【００４２】本発明は特に好適な実施例に関連して示さ
れ、また述べられてきたが、当業者には理解されるよう
に、本発明の精神及び範囲を逸脱することなしに、その
形式及び詳細に関する様々な変更が可能である。
れ、また述べられてきたが、当業者には理解されるよう
に、本発明の精神及び範囲を逸脱することなしに、その
形式及び詳細に関する様々な変更が可能である。
【００４３】
【発明の効果】以上説明したように、本発明によれば、
信号波形の振幅変化により生じるピーク検出エラーを低
減する、信号波形のピーク検出のための方法及び装置が
提供される。
信号波形の振幅変化により生じるピーク検出エラーを低
減する、信号波形のピーク検出のための方法及び装置が
提供される。
【図１】トラッキングしきい値回路を組込む磁気テープ
記憶システムにおける複数の並列ビット・ストリーム・
データ復元チャネルのハイレベル・ブロック図である。
記憶システムにおける複数の並列ビット・ストリーム・
データ復元チャネルのハイレベル・ブロック図である。
【図２】本発明の好適な実施例による磁気テープ記憶シ
ステムにおける読出しチャネルのブロック図である。
ステムにおける読出しチャネルのブロック図である。
【図３】図２のトラッキングしきい値検査ブロックのブ
ロック図である。
ロック図である。
【図４】本発明の好適な実施例により提供されるトラッ
キングしきい値回路のブロック図である。
キングしきい値回路のブロック図である。
【図５】本発明の好適な実施例により提供されるデュア
ル・トラッキングしきい値回路のブロック図である。
ル・トラッキングしきい値回路のブロック図である。
【図６】本発明の好適な実施例により提供される高速ト
ラッキングしきい値回路のブロック図である。
ラッキングしきい値回路のブロック図である。
【図７】本発明の好適な実施例により提供される高速デ
ュアル・トラッキングしきい値回路のブロック図であ
る。
ュアル・トラッキングしきい値回路のブロック図であ
る。
【図８】本発明の好適な実施例により提供される比較論
理のブロック図である。
理のブロック図である。
【図９】本発明の好適な実施例により提供されるトラッ
キングしきい値回路からの入力波形及び出力波形を表す
図である。
キングしきい値回路からの入力波形及び出力波形を表す
図である。
【図１０】本発明の好適な実施例により提供されるトラ
ッキングしきい値回路からの入力波形及び出力波形を表
す図である。
ッキングしきい値回路からの入力波形及び出力波形を表
す図である。
【図１１】本発明の好適な実施例により提供されるトラ
ッキングしきい値回路からの入力波形及び出力波形を表
す図である。
ッキングしきい値回路からの入力波形及び出力波形を表
す図である。
【図１２】本発明の好適な実施例により提供されるトラ
ッキングしきい値回路からの入力波形及び出力波形を表
す図である。
ッキングしきい値回路からの入力波形及び出力波形を表
す図である。
【図１３】本発明の好適な実施例により提供されるトラ
ッキングしきい値回路からの入力波形及び出力波形を表
す図である。
ッキングしきい値回路からの入力波形及び出力波形を表
す図である。
【図１４】本発明の好適な実施例により提供されるトラ
ッキングしきい値回路からの入力波形及び出力波形を表
す図である。
ッキングしきい値回路からの入力波形及び出力波形を表
す図である。
【図１５】本発明の好適な実施例により提供されるトラ
ッキングしきい値回路からの入力波形及び出力波形を表
す図である。
ッキングしきい値回路からの入力波形及び出力波形を表
す図である。
【図１６】本発明の好適な実施例により提供されるトラ
ッキングしきい値回路からの入力波形及び出力波形を表
す図である。
ッキングしきい値回路からの入力波形及び出力波形を表
す図である。
１０ データ復元ユニット １１ 等化器ブロック １２ 並列データ復元チャネル １３ トラッキングしきい値検査ブロック １４ データ記憶システム １５ ピーク検出器ブロック １６ アナログ−デジタル変換器（Ａ／Ｄ） １７ クロック １８ 読出しチャネル ２０ データ形式制御 ４２、４４ 乗算器ブロック ４６ 加算器ブロック ５２ 乗算器 ８０、９０、１０６ ウィンドウ ８４、８６、９２ 入力波形 ８８ 出力波形 ９０、９２、９６、９８ 比較器 ９４ ＡＮＤゲート １００ 入力信号 １０２ 正のトラッキングしきい値波形 １０４ 負のトラッキングしきい値波形
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アラ・エス・パタポーシャン アメリカ合衆国85749、アリゾナ州ツー ソン、イースト・オークウッド・ドライ ブ 10657
Claims (20)
- 【請求項１】複数のポイントを有する交流極性波形を含
む信号のピーク検出方法であって、 前記信号内の前記複数のポイントから選択ポイントを指
定するステップと、 前記選択ポイント以前のポイントに関連する以前のしき
い値を使用し、前記選択ポイントに対応するしきい値
を、 【数１】 ｍ（ｎ）＝ｔ０*ａｘ（ｎ）＋ｔ１*ｍ（ｎ−１） として確立するステップであって、ｎはポイント識別
子、ｍ（ｎ）はしきい値、ｔ０は１よりも小さな正の固
定定数、ｔ１は１よりも小さな正の固定定数、ａｘ
（ｎ）は入力信号の絶対値、ｍ（ｎ−１）は以前のポイ
ントに対応する以前のしきい値であり、前記しきい値が
前記入力信号の変動に応じて調整される前記確立ステッ
プと、 前記選択ポイントにおける信号が前記しきい値を越える
かを判断するために、前記選択ポイントにおける信号を
前記しきい値と比較するステップと、 前記選択ポイントにおける信号が前記しきい値を越える
場合、前記選択ポイントが該選択ポイントにおける論理
１の存在を確認するピークを表すものと判断する判断ス
テップと、 を含む、ピーク検出方法。 - 【請求項２】前記判断ステップが、前記選択ポイントに
おける信号を予め選択された値と比較し、前記選択ポイ
ントにおける信号が前記予め選択された値を越えない場
合、前記判断ステップをスキップする、請求項１記載の
ピーク検出方法。 - 【請求項３】複数のポイントを有する交流極性波形を含
むアナログ信号のピーク検出方法であって、 前記アナログ信号をデジタル信号に変換するステップ
と、 前記デジタル信号内の前記複数のポイントから選択ポイ
ントを指定するステップと、 前記選択ポイント以前のポイントに関連する以前のしき
い値を使用し、前記選択ポイントに対応するしきい値
を、 【数２】 ｍ（ｎ）＝ｔ０*ａｘ（ｎ）＋ｔ１*ｍ（ｎ−１） として確立するステップであって、ｎはポイント識別
子、ｍ（ｎ）はしきい値、ｔ０は１よりも小さな正の固
定定数、ｔ１は１よりも小さな正の固定定数、ａｘ
（ｎ）は入力信号の絶対値、ｍ（ｎ−１）は以前のポイ
ントに対応する以前のしきい値であり、前記しきい値が
前記入力信号の変動に応じて調整される前記確立ステッ
プと、 前記選択ポイントにおけるデジタル信号が前記しきい値
を越えるかを判断するために、前記選択ポイントにおけ
るデジタル信号を前記しきい値と比較するステップと、 前記選択ポイントにおけるデジタル信号が前記しきい値
を越える場合、前記選択ポイントが該選択ポイントにお
ける論理１の存在を確認するピークを表すものと判断す
る判断ステップと、 を含む、ピーク検出方法。 - 【請求項４】 【数３】 ｔ０＝１−ｔ１ である、請求項１記載のピーク検出方法。
- 【請求項５】 【数４】 ｔ０＜１−ｔ１ である、請求項１記載のピーク検出方法。
- 【請求項６】 【数５】 ｔ０＞１−ｔ１ である、請求項１記載のピーク検出方法。
- 【請求項７】ｔ０がテープ・ドライブ・システムの要求
により決定される、請求項１記載のピーク検出方法。 - 【請求項８】信号から論理データを検出する方法であっ
て、 データ・ソースからデータを読出し、前記データから複
数のポイントを含む交流極性波形信号を生成するステッ
プと、 前記信号内の前記複数のポイントから選択ポイントを指
定するステップと、前記選択ポイント以前のポイントに
関連する以前のしきい値を使用し、前記選択ポイントに
対応するしきい値を、 【数６】 ｍ（ｎ）＝ｔ０*ａｘ（ｎ）＋ｔ１*ｍ（ｎ−１） として確立するステップであって、ｎはポイント識別
子、ｍ（ｎ）はしきい値、ｔ０は１よりも小さな正の固
定定数、ｔ１は１よりも小さな正の固定定数、ａｘ
（ｎ）は入力信号の絶対値、ｍ（ｎ−１）は以前のポイ
ントに対応する以前のしきい値であり、前記しきい値が
前記信号の変動に応じて調整される前記確立ステップ
と、 前記選択ポイントにおける信号が前記しきい値を越える
かを判断するために、前記選択ポイントにおける信号を
前記しきい値と比較するステップと、 前記選択ポイントにおける信号が前記しきい値を越える
場合、前記選択ポイントが該選択ポイントにおける論理
１の存在を確認するピークを表すものと判断するステッ
プと、 前記信号における２進データを検出するために、前記信
号内における論理１の有無に応答して、論理１及び論理
０データを生成するステップと、 を含む、方法。 - 【請求項９】複数のポイントを有する交流極性波形を含
む信号のピーク検出装置であって、 前記信号内の前記複数のポイントから選択ポイントを指
定する手段と、 前記選択ポイント以前のポイントに関連する以前のしき
い値を使用し、前記選択ポイントに対応するしきい値
を、 【数７】 ｍ（ｎ）＝ｔ０*ａｘ（ｎ）＋ｔ１*ｍ（ｎ−１） として確立する手段であって、ｎはポイント識別子、ｍ
（ｎ）はしきい値、ｔ０は１よりも小さな正の固定定
数、ｔ１は１よりも小さな正の固定定数、ａｘ（ｎ）は
入力信号の絶対値、ｍ（ｎ−１）は以前のポイントに対
応する以前のしきい値であり、前記しきい値が前記入力
信号の変動に応じて調整される前記確立手段と、 前記選択ポイントにおける信号が前記しきい値を越える
かを判断するために、前記選択ポイントにおける信号を
前記しきい値と比較する手段と、 前記選択ポイントにおける信号が前記しきい値を越える
場合、前記選択ポイントが該選択ポイントにおける論理
１の存在を確認するピークを表すものと判断する判断手
段と、 を含む、ピーク検出装置。 - 【請求項１０】前記判断手段が前記選択ポイントにおけ
る信号を予め選択された値と比較する、請求項９記載の
ピーク検出装置。 - 【請求項１１】前記信号がデジタル信号である、請求項
９記載のピーク検出装置。 - 【請求項１２】前記信号がアナログ信号である、請求項
９記載のピーク検出装置。 - 【請求項１３】 【数８】 ｔ０＝１−ｔ１ である、請求項９記載のピーク検出装置。
- 【請求項１４】 【数９】 ｔ０＜１−ｔ１ である、請求項９記載のピーク検出装置。
- 【請求項１５】 【数１０】 ｔ０＞１−ｔ１ である、請求項９記載のピーク検出装置。
- 【請求項１６】入力信号を受信する入力と、 出力信号を生成する出力と、 前記入力に受信される入力信号を第１の所定値と乗算
し、第１の乗算信号を生成する、前記入力に接続される
第１の乗算器回路と、 前記出力に接続されて該出力から出力信号を受信し、遅
延出力信号を生成する遅延回路と、 前記遅延回路から前記遅延出力信号を受信し、該遅延出
力信号を第２の所定値と乗算して第２の乗算信号を生成
する、前記遅延回路に接続される第２の乗算器回路と、 前記第１の乗算器回路、前記第２の乗算器回路、及び前
記出力に接続され、前記第１の乗算信号及び前記第２の
乗算信号を受信し、前記第１及び第２の乗算信号を加算
して出力信号を生成し、前記出力信号を前記出力に送信
する加算回路と、 を含む、デジタルしきい値トラッキング回路。 - 【請求項１７】入力信号を受信するユニット入力と、 ユニット出力と、 トラッキングしきい値回路と比較回路を具備するトラッ
キングしきい値ユニットであって、 前記トラッキングしきい値回路は、 回路出力と、 前記入力を第１の乗数と乗算し、第１の乗算信号を生成
する、前記ユニット入力に接続される第１の乗算器回路
と、 前記回路出力に接続されてしきい値信号を受信し、前記
しきい値信号から遅延信号を生成する遅延回路と、 前記遅延信号を第２の乗数と乗算して第２の乗算信号を
生成する、前記遅延回路に接続される第２の乗算器回路
と、 前記第１の乗算器回路及び前記第２の乗算器回路に接続
され、前記第１の乗算信号と前記第２の乗算信号とを加
算することにより、前記回路出力に前記しきい値信号を
生成する加算回路と、 を含み、 前記比較回路は、 前記ユニット入力及び前記回路出力を入力として有し、
前記入力信号が前記しきい値信号よりも大きいと、前記
ユニット出力に第１の出力信号を生成する比較器回路
と、 を含む、 ことを特徴とするトラッキングしきい値ユニット。 - 【請求項１８】第１の出力信号が前記ユニット出力にお
いて検出され、ピークが前記ユニット入力において入力
信号から検出される場合、論理出力において論理１を示
す、前記ユニット入力及び前記ユニット出力に接続され
るピーク検出器回路を含む、 請求項１７記載のトラッキングしきい値ユニット。 - 【請求項１９】前記比較論理回路が、 前記ユニット入力に接続される入力、及び前記入力信号
が予め選択された値を越えるかどうかの指示が生成され
る出力を有する第２の比較器回路と、 ユニット出力及び前記第２の比較器回路の前記出力に接
続される入力を有し、前記入力信号が前記しきい値信号
よりも大きく、前記予め選択された値よりも大きいと、
有効入力信号が存在することを示す信号を生成する論理
回路と、 を含む、請求項１７記載のトラッキングしきい値ユニッ
ト。 - 【請求項２０】ａ．磁気テープ上のデータを検出し、前
記磁気テープ内の検出データに応答してアナログ信号を
生成するトランスジューサと、 ｂ．前記アナログ信号を増幅する増幅器と、 ｃ．磁気テープ記憶システムに接続され、前記アナログ
信号をデジタル信号に変換するアナログ−デジタル変換
器と、 ｄ．前記デジタル信号を論理データに変換する読出しチ
ャネルであって、デジタルしきい値トラッキング回路と
ピーク検出器回路とを有するものと、 ｅ．前記読出しチャネルにより変換されたデータを、デ
ータ処理システムにより使用されるように復元するデー
タ形式制御ユニットと、 を備え、 前記デジタルしきい値トラッキング回路は前記デジタル
信号を受信する入力と、 しきい値信号を生成する出力と、 前記入力に受信される入力信号を第１の所定値と乗算
し、第１の乗算信号を生成する、前記入力に接続される
第１の乗算器回路と、 前記出力に接続されて該出力から出力信号を受信し、遅
延出力信号を生成する遅延回路と、 前記遅延回路から前記遅延出力信号を受信し、該遅延出
力信号を第２の所定値と乗算して第２の乗算信号を生成
する、前記遅延回路に接続される第２の乗算器回路と、 前記第１の乗算器回路及び前記第２の乗算器回路に接続
され、前記第１及び第２の乗算信号を加算し、しきい値
信号を生成する出力信号を前記出力に生成する加算回路
と、 を含み、 前記ピーク検出器回路は、 前記デジタル信号を受信する第１の入力と、前記デジタ
ルしきい値トラッキング回路の前記出力に接続されて前
記しきい値信号を受信する第２の入力とを有し、前記デ
ジタルしきい値トラッキング回路により生成される前記
しきい値信号を用い、前記デジタル信号を論理データに
変換し、論理１及び論理０を検出するものである、 を含む、 ことを特徴とする磁気テープ記憶システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/129,531 US5530601A (en) | 1993-09-30 | 1993-09-30 | Tracking threshold circuit for peak detection |
| US129531 | 1998-08-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07153009A JPH07153009A (ja) | 1995-06-16 |
| JP2656735B2 true JP2656735B2 (ja) | 1997-09-24 |
Family
ID=22440454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6223711A Expired - Fee Related JP2656735B2 (ja) | 1993-09-30 | 1994-09-19 | 信号のピーク検出方法および装置並びに磁気テープ記憶システム |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5530601A (ja) |
| JP (1) | JP2656735B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5787005A (en) * | 1995-10-02 | 1998-07-28 | Aiwa Co., Ltd. | Method and apparatus for signal threshold adjustment that compensates for signal asymmetry |
| US5825744A (en) * | 1996-05-13 | 1998-10-20 | International Business Machines Corporation | Configurable read detection channel and method for decoding data stored within a data storage medium |
| US5877644A (en) * | 1997-01-08 | 1999-03-02 | International Business Machines Corporation | Programmable digital envelope following threshold generation apparatus and method |
| US6100829A (en) * | 1997-10-20 | 2000-08-08 | Seagate Technology, Inc. | Method and apparatus for a digital peak detection system including a countdown timer |
| US6549658B1 (en) * | 1998-01-21 | 2003-04-15 | Xerox Corporation | Method and system for classifying and processing of pixels of image data |
| US6385260B1 (en) | 1998-09-25 | 2002-05-07 | Hewlett-Packard Company | Asynchronous sampling digital detection (ASDD) methods and apparatus |
| US6898253B2 (en) * | 2000-04-27 | 2005-05-24 | Ceva Communications Limited | Method and apparatus for an accurate slicer that can rapidly adjust to an offset |
| US7230782B2 (en) * | 2003-08-28 | 2007-06-12 | Quantum Corporation | Correlation receiver for demodulating servo track information |
| JP6079119B2 (ja) | 2012-10-10 | 2017-02-15 | ティアック株式会社 | 録音装置 |
| JP6056356B2 (ja) * | 2012-10-10 | 2017-01-11 | ティアック株式会社 | 録音装置 |
| EP3225001B1 (en) | 2014-11-25 | 2020-01-08 | Maxim Integrated Products, Inc. | Peak detection in data stream |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4399474A (en) * | 1981-08-10 | 1983-08-16 | Ampex Corporation | Automatic threshold tracking system |
| US4837642A (en) * | 1988-01-12 | 1989-06-06 | Ampex Corporation | Threshold tracking system |
| DE3852395T2 (de) * | 1988-10-17 | 1995-05-24 | Ibm | Adaptiver Entzerrer für Aufzeichnungssysteme unter Verwendung von Partial-Response-Signalisierung. |
| US5231544A (en) * | 1990-01-29 | 1993-07-27 | Hitachi, Ltd. | Method and apparatus for signal detection in a magnetic recording and reproducing apparatus |
| US5101395A (en) * | 1990-06-11 | 1992-03-31 | International Business Machines Corporation | Data detection employing high-speed baseline tracking compensation |
| US5223989A (en) * | 1991-04-25 | 1993-06-29 | Storage Technology Corporation | Data detection circuit having a pulse shape and amplitude measuring sampling detector |
| US5311178A (en) * | 1992-08-14 | 1994-05-10 | Silicon Systems, Inc. | Method for processing sample values in an RLL channel |
| US5295128A (en) * | 1992-10-28 | 1994-03-15 | International Business Machines Corporation | Clock controller employing a discrete time control loop method for clocking data in an asynchronous channel |
| US5293369A (en) * | 1992-10-28 | 1994-03-08 | International Business Machines Corporation | Asynchronous sampling digital detector system for magnetic and optical recording channels |
| US5315284A (en) * | 1992-12-23 | 1994-05-24 | International Business Machines Corporation | Asynchronous digital threshold detector for a digital data storage channel |
-
1993
- 1993-09-30 US US08/129,531 patent/US5530601A/en not_active Expired - Fee Related
-
1994
- 1994-09-19 JP JP6223711A patent/JP2656735B2/ja not_active Expired - Fee Related
-
1995
- 1995-04-07 US US08/418,691 patent/US5508855A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07153009A (ja) | 1995-06-16 |
| US5530601A (en) | 1996-06-25 |
| US5508855A (en) | 1996-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2656735B2 (ja) | 信号のピーク検出方法および装置並びに磁気テープ記憶システム | |
| US5216554A (en) | Digital phase error estimator | |
| JP3107703B2 (ja) | 直接位相デジタル化装置および方法 | |
| JPH08506707A (ja) | 同期波形サンプリング用ゲインコントロール回路 | |
| JP2802027B2 (ja) | デジタル・データ格納チャネルの非同期デジタルしきい値検出器 | |
| WO1997007501A1 (en) | Control loops for low power, high speed prml sampling data detection channel | |
| GB1578645A (en) | Instantaneous floating point amplifier | |
| US5329554A (en) | Digital pulse detector | |
| US3882540A (en) | Readback circuits for digital signal recorders | |
| JPH10510387A (ja) | 磁気抵抗ヘッドの非線形特性を補償する装置 | |
| JPH06188748A (ja) | 適応ビテルビ検出器 | |
| JPH06188749A (ja) | 適応ビテルビ検出器 | |
| US4357577A (en) | Instantaneous floating point amplifier | |
| US4812987A (en) | Wave shaping circuit | |
| JP3256399B2 (ja) | ディジタルオーディオ信号の直線性誤差検出装置及び検出方法ならびに直線性誤差低減装置及び低減方法 | |
| JP2818997B2 (ja) | ディジタルデータ検出器 | |
| US6664904B2 (en) | Method and device for recovering RLL constrained data to be decoded | |
| JPH0469864A (ja) | 自動波形等化回路 | |
| TW202226226A (zh) | 具低複雜度語音活動檢測演算之設備及方法 | |
| JPH0936740A (ja) | ビット長拡張方法及びその装置 | |
| JP3137746B2 (ja) | データ受信装置 | |
| JP4575226B2 (ja) | 適応等化器 | |
| JP3133693B2 (ja) | ディジタル再生信号判別装置 | |
| JPH10135829A (ja) | アナログ／デジタル変換誤差低減装置 | |
| JPH07169192A (ja) | ２値化回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |