JP2653199B2 - 磁気テープ再生装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ディジタルオーディオテープレコーダやビ
デオテープレコーダ等に用いることのできる磁気テープ
再生装置に関するものである。

従来の技術 回転ヘッドを用いて記録再生を行う磁気記録再生装
置、たとえばディジタルオーディオテープレコーダで
は、磁気テープ上に形成されるトラックの所定の場合
に、ヘッドと記録されたトラックの位置関係を検出する
ための信号（トラッキング検出信号と呼ぶ）を記録し
て、再生時にこのトラッキング検出信号を用いてヘッド
を正しくトラック上に走行させる方法が用いられている
（特公昭63−177342号公報参照）。

以下、図面を参照しながら、上述した従来の磁気記録
再生装置の一例について説明する。

第７図はトラッキング検出用の信号が記録された磁気
テープトラックパターン、第８図はトラッキング信号の
記録パターン図、第６図は従来の磁気記録再生装置のブ
ロックダイヤグラムである。

従来の磁気記録再生装置におけるトラッキング検出信
号はクロストークからヘッドと隣接トラックの重なり具
合を検出するパイロット信号（第８図303,304のハッチ
ングを施したエリア）とその検出の同期をとる同期信号
（同図301,302,302aのハッチングを施したエリア）とか
らなっている。

第６図において、2a,2bは互いに順次トラックを記録
再生するヘッドペア、３はヘッド2a,2bが取り付けられ
た回転シリンダ、１は磁気テープ、16はヘッド2a,2bの
出力からトラッキングをとるためのパイロット信号を濾
波するバンドパスフィルタ、17は整流器、14はヘッド2
a,2bの出力から同期信号を検出する同期信号検出回路、
15は同期信号検出回路14が同期信号を検出した直後にパ
ルスSP1と一定時間後にパルスSP2の２回パルス出力を行
なうパルス発生回路、58はパルスSP1のタイミングで整
流器17の出力をサンプルホールドするサンプルホールド
回路、59はサンプルホールド回路58の出力と整流器17の
出力信号の差をとる演算器、60はパルス発生回路15の出
力するパルスSP2のタイミングで減算器59の出力をサン
プルホールドするサンプルホールド回路、9a,9bは磁気
テープ１が巻回されるリール、8a,8bは磁気テープ１の
走行経路を形成するポスト、5a,5bはそれぞれ磁気テー
プ１を走行させるためのキャプスタンモータとキャプス
タン軸、６はピンチローラ、７はキャプスタンモータ5a
の回転数に比例した周波数の信号を出力するFG、41はF/
Vコンバータ、110は所望のキャプスタン回転数に相当す
る電圧を発生する基準値発生器、11は基準電圧発生器11
0の出力とF/Vコンバータ41の出力差をとる引き算器、12
はサンプルホールド回路60の出力と引き算器11の出力を
加算する加算器、13は加算器12の出力をもとにキャプス
タンモータ5aを駆動する駆動回路である。

同図において、FG7,F/Vコンバータ41,基準電圧発生器
110,駆動回路13は、FG7の出力周波数が基準電圧発生器1
10の発生電圧に相当する値となって安定するため、キャ
プスタンモータ5aはほぼ一定回転で回転する。ピンチロ
ーラ６とキャプスタン軸5bは一定回転で回転するキャプ
スタンモータ5aの回転力を磁気テープ１に加え、磁気テ
ープ１をほぼ一定速度で走行させる。

この従来例においてトラッキングをとる方法につい
て、次に説明する。

第７図において、201はトラック、202a、202bはトラ
ッキング検出信号の記録位置、203はヘッドの進行方向
を示すベクトル、204は磁気テープ１の進行方向を示す
ベクトルである。第８図は、第７図における202a,202b
のエリアの一方を拡大して示したものである。303,304
はパイロット信号で同一のアジマスロスの少ない周波数
の信号が記録され、同一の斜線を施したものは同一のア
ジマス角のヘッドで記録されている。（同図の場合は２
つのアジマス角のヘッドで記録されている。）301,302,
302aはパイロット信号の隣接トラックからの信号を検出
するための同期信号で、同一の斜線を施したものは同一
のアジマス角のヘッドで記録されている。

ヘッドペア2a,2bのヘッドギャップ305はパイロット信
号を確実に検出するため、ヘッド幅がトラック幅より広
めに設定されている。

バンドパスフィルタ16はパイロット信号を選択し、
又、同期信号検出回路14でトラック上の同期信号を検出
する。バンドパスフィルタ16で濾波されたパイロット信
号は整流器17で整流検波される。同期信号検出回路14
は、バンドパスフィルタとコンパレータでも構成できる
し、又、再生信号周波数をディジタル的に検出する構成
でも可能である。たとえば、ヘッドギャップが第３図30
5に示す位置を通るとき、そのトラック中の同期信号302
aがヘッドギャップ305によって検出される。パルス発生
回路15はヘッドが同期信号を検出した瞬間にパルスSP1
を、その一定時間後にパルスSP2を、合計２回パルスを
発生する。最初のパルスSP1はサンプルホールド58に供
給され、２回目のパルスSP2はサンプルホールド60に供
給される。SP1が生成されるとき、ヘッドギャップ305は
進行方向右側の隣接トラックのパイロット信号を再生し
ており、SP2はヘッドギャップ305が進行方向左側の隣接
トラックのパイロット信号を再生している時に合せて生
成される。

従って、サンプルホールド58には進行方向右側のトラ
ックからのパイロット信号振幅電圧がサンプルホールド
される。又、引き算器59ではサンプルホールド58の出力
と整流器17の出力の差がとられる。SP2の発生すると
き、ヘッドギャップ305は進行方向左側の隣接トラック
のパイロット信号を再生しており、サンプルホールド60
には両隣接トラックからのパイロット信号信号振幅電圧
の差がサンプルホールドされる。

隣接トラックからのクロストーク信号は該当トラック
へのヘッドの突き出し量に比例するので、サンプルホー
ルド60では、ヘッドの両隣接トラックへの突き出し量の
差、即ちトラック中心とヘッドギャップ中心の位置の差
に比例する電圧がホールドされる。

第６図の従来例では、ヘッド2a,2bの走行位置と記録
されたトラックとの相対位置をサンプルホールド60の出
力として検出してF/Vコンバータ41と基準電圧発生器110
の出力の差に加算器12を介して加え、このサンプルホー
ルド60の出力信号を零にするように制御することによっ
て、ヘッド2a,2bが記録されたトラック上の中央を走行
するようにキャプスタンモータ5aを回転させる。

発明が解決しようとする課題 このような従来の技術では、整流器，サンプルホール
ド回路等の実際のアナログ回路が必要であるとともに、
サンプルホールド回路のオフセットの解消が困難である
等の課題があった。

本発明はかかる点に鑑みてなされたもので、整流器を
ディジタル的に構成し、サンプルホールドと加減算器も
ディジタルで構成して、ディジタルLSI,または、マイク
ロプロセッサなどで構成できるようにし、ハードウエア
の簡素化と性能向上を可能にする磁気記録再生装置を提
供することを目的としている。

課題を解決するための手段 上記目的を達成するため本発明の磁気記録再生装置
は、隣接トラックからのクロストークでトラッキング位
置を検出するためのパイロット信号と前記パイロット信
号検出のタイミングを得るための同期信号が磁気テープ
上に形成されたトラックに記録された磁気テープを用
い、前記磁気テープを走行させる駆動手段と、前記再生
ヘッドの再生信号から前記磁気テープ上のトラックに記
録された同期信号を検出する同期信号検出回路と、前記
同期信号検出回路が前記同期信号を検出したときに第１
のパルスと一定時間後に第２のパルスの合計２回パルス
発生を行うパルス発生回路と、前記パイロット信号の信
号周期より十分小さい周期の信号を発生するパイロット
変換クロック発生器と、前記パイロット信号の再生信号
を前記パイロット変換クロック発生器の発生する信号周
期でディジタル値に変換するアナログ−ディジタル変換
器と、前記アナログ−ディジタル変換器の出力の最大デ
ータの検出とホールドを行うピークレベル検出器と、前
記ピークレベル検出器の出力を前記パルス発生回路の発
生する第１のパルスで記憶する第１の記憶回路と、前記
第１の記憶回路に記憶されたデータと前記ピークレベル
検出器の出力データとの差をとる引き算器と、前記引き
算器の出力を前記パルス発生回路の発生する第２のパル
スで記憶する第２の記憶回路と、前記駆動手段における
前記磁気テープの走行速度に対応する信号を発生する速
度検出器と、前記速度検出器の出力信号の周期、または
周波数からその望ましいテープ速度に対応する値との差
を出力する速度誤差計算器と、前記第２の記憶回路と前
記速度誤差計算器の出力を加算する加算器と、前記加算
器の出力をアナログ電圧に変換するディジタル−アナロ
グ変換器と、を具備し、前記ディジタル−アナログ変換
器の出力を前記駆動手段への駆動信号とするように構成
されている。

作用 本発明は上記した構成によって、トラッキング位置を
検出するためのパイロット信号の振幅がピークレベル検
出器によってディジタル的に検出され、パルス発生回路
の出力パルスでのサンプルホールドはディジタル的な記
憶回路で行われる。

実施例 以下、本発明の一実施例の磁気記録再生装置につい
て、図面を参照しながら説明する。

第１図は本発明の一実施例であり、第２図は第１図の
実施例の動作波形図、第３図は第１図における周期計数
器の構成例を示すブロックダイヤグラムである。また、
第７図はトラッキング検出用の信号が記録された磁気テ
ープのトラックパターン例、第８図はトラッキング信号
の記録パターン例を示す図である。

第８図の例では、トラッキング検出信号はクロストー
クからヘッドと隣接トラックの重なり具合を検出するパ
イロット信号（同図303,304のハッチングを施したエリ
ア）とその検出の同期をとる同期信号（同図301,302,30
2aのハッチングを施したエリア）とからなっている。

第１図において、2a,2bは互いに順次トラックを記録
再生するヘッドペア、３はヘッド2a,2bが取り付けられ
た回転シリンダ、１は磁気テープ、16はヘッド2a,2bの
出力からトラッキングをとるためのパイロット信号を濾
波するバンドパスフィルタ、17aはバンドパスフィルタ1
6で抽出される信号の周波数より10倍程度高い周波数の
パルスを発生するパイロット変換クロック発生器、17b
はバンドパスフィルタ16で抽出される信号を、パイロッ
ト変換クロック発生器の発生するパルス時にディジタル
値に変換するA/D変換器、18は時々刻々変化するA/D変換
器17bの出力の最大データを検出するピークレベル検出
器、14はヘッド2a,2bの出力からパイロット信号を検出
するための同期信号を検出する同期信号検出回路、15は
同期信号検出回路14が同期信号を検出した直後にパルス
SP1と一定時間後にパルスSP2の２回パルス出力を行うパ
ルス発生回路、19はパルス発生回路15の出力するパルス
SP1のタイミングでピークレベル検出器18の出力を記憶
する記憶回路、20は記憶回路19の出力とピークレベル検
出器18の出力信号の差をとる引き算器、21はパルス発生
回路15の出力するパルスSP2のタイミングで引き算器20
の出力を記憶する記憶回路、9a,9bは磁気テープ１が巻
回されるリール、8a,8bは磁気テープ１の走行経路を形
成するポスト、5a,5bはそれぞれ磁気テープ１を走行さ
せるためのキャプスタンモータとキャプスタン軸、６は
ピンチローラ、７はキャプスタンモータ5aの回転数に比
例した周波数の信号を出力するFG、４はFG7の出力信号
の周期を計算してディジタル値で出力する周期計数器、
10は所望のキャプスタン回転数に相当するディジタルデ
ータを発生する基準値発生器、11は基準値発生器10の出
力データと周期計数器４の出力データの差をとる引き算
器、12は記憶回路21と引き算器11の出力データを加算す
る加算器、22は加算器12の出力データをアナログ電圧に
変換するD/A変換器、13はD/A変換器22の出力をもとにキ
ャプスタンモータ5aを駆動する駆動回路である。

第１図において、FG7は磁気テープ１の速度検出器と
して動作し、また、周期計数器4,基準値発生器10,引き
算器11は速度誤差計算器を構成している。また、駆動回
路13,キャプスタンモータ5a,キャプスタン軸5b,ピンチ
ローラ６は磁気テープ１の駆動手段として動作する。

次に、本実施例の動作を説明する。

第１図において、FG7,周期計数器4,基準値発生器10,D
/A変換器22,駆動回路13からなるフィードバックループ
は、FG7の出力周波数が基準値発生器10の発生データに
相当する値となって安定する様に動作する。そのため、
キャプスタンモータ5aはほぼ一定回転で回転し、ピンチ
ローラ６とキャプスタン軸5bは一定回転で回転するキャ
プスタンモータ5aの回転力を磁気テープ１に加え、磁気
テープ１をほぼ一定速度で走行させる。

第３図には、周期計数器４の構成例を示した。401はF
G7の出力を矩形波に成型するリミッタ、402は遅延回
路、403はクロック発生器、404はクロック発生器403の
出力を計数するカウンタ、405はラッチ回路である。FG7
の立ち上がりエッヂでラッチ405はカウンタ404のカウン
トデータをラッチする。また、カウンタ404は遅延回路4
02を介し、ラッチ405にデータがラッチされた直後にク
リアされる。したがって、ラッチ405にはFG7の出力信号
周期間にクロック発生器403で発生されたクロックパル
ス数がホールドされる。以上の様に周期計数機４は、FG
7の出力信号周期をディジタル値で計数し出力する。

第７図において、201はトラック、202a、202bはトラ
ッキング検出信号の記録位置、203はヘッドの進行方向
を示すベクトル、204は磁気テープ１の進行方向を示す
ベクトルである。第８図は、第７図における202a,202b
のエリアの一方を拡大して示したものである。303,304
はパイロット信号で同一のアジマスロスの少ない周波数
の信号が記録され、同一の斜線を施したものは同一のア
ジマス角のヘッドで記録されている（同図の場合は２つ
のアジマス角のヘッドで記録されている。）。301,302,
302aはパイロット信号の隣接トラックからの信号を検出
するための同期信号で、同一の斜線を施したものは同一
のアジマス角のヘッドで記録されている。また、同図の
例では、隣隣接の同アジマス記録されたトラックと区別
できるよう同期信号の記録長が異なった例が示されてい
る。

トラッキング検出信号は、以上のパイロット信号と同
期信号とからなっている。305はヘッドギャップを示
し、306はヘッドギャップ305の移動方向を示す。

ヘッドペア2a,2bのヘッドギャップ305はパイロット信
号を確実に検出するため、ヘッド幅がトラック幅より広
めに設定される。

第１図において、バンドパスフィルタ16はパイロット
信号を選択濾波し、また、同期信号検出回路14はトラッ
ク上の同期信号を検出する。又、パイロット変換クロッ
ク発生器17aはバンドパスフィルタ16で選択濾波される
パイロット信号の周波数より10倍程度高い周波数のパル
スを発生する。バンドパスフィルタ16で選択濾波された
パイロット信号は、パイロット変換クロック発生器17a
の発生するパルスに同期してA/D変換器17bでディジタル
値に変換される回数はパイロット信号１周期に10回程に
なり、これらのデータの内最大値すなち波形の中の最も
電圧レベルの高い値がピークレベル検出器18によって検
出される。その様子をもう少し詳しく説明すると、例え
ば正弦波状に時次刻々変動するパイロット信号がピーク
レベル検出器18に印加された場合、１周期で10回A/D変
換された値の内の最大値が検出されて出力される。従っ
て、入力されるパイロット信号のピークデータがディジ
タル的にピークレベル検出器18で検出され、出力され
る。すなわち、パイロット信号の最大値エンベロープが
ディジタルデータとしてピークレベル検出器18で検出、
出力される。このピークレベル検出器を適当な時期にリ
セットしておけば、リセット後の最大値を検出できる。

第２図（ａ）には検出される同期信号を、同図（ｂ）
にはパイロット信号を、同図（ｃ）にはピークレベル検
出器18によって検出されるパイロット信号の振幅信号デ
ータを相当するアナログ値に変換して示した。

同期信号検出回路は、バンドパスフィルタとコンパレ
ータでも構成できるし、また、再生信号周波数をディジ
タル的に検出する構成でも可能である。第２図（ａ）に
はバンドパスフィルタで抜き出す例の場合の波形を示し
た。パルス発生回路15はヘッドが同期信号を検出した瞬
間にパルスSP1を、その一定時間後にパルスSP2を、合計
２回パルスを発生する。この２つのパルスを第２図では
それぞれ（ｄ），（ｅ）で示した。

ピークレベル検出器18の出力データ（第２図（ｃ））
は、パルス発生回路15の出力するパルスSP1（第２図
（ｄ））によって記憶回路19に記憶される。引き算器20
は記憶回路19の出力データからピークレベル検出器18の
出力データを引き出力する。パルス発生回路15の出力す
るパルスSP2（第２図（ｅ））で記憶回路21は引き算器2
0の出力データを記憶する。

第８図において、ヘッドギャップ305が図のように進
行する場合、同期信号検出回路が同期信号を検出すると
き、すなわち、SP1が生成されるとき、ヘッドギャップ3
05は進行方向右側の隣接トラックのパイロット信号のク
ロストーク分を再生しており、また、一定時間後に生成
されるSP2はヘッドギャップ305が進行方向左側の隣接ト
ラックのパイロット信号のクロストーク分を再生してい
る時に合わせて生成される。

したがって、記憶回路19には進行方向右側のトラック
からのパイロット信号振幅電圧に相当するデータ記憶さ
れる。また、SP2の発生するとき、ヘッドギャップ305は
進行方向左側の隣接トラックのパイロット信号を再生し
ており、SP2の発生するときには、引き算器20の出力は
ヘッドが再生する両隣接トラックからのパイロット信号
信号振幅電圧の差に相当するデータが出力されている。
したがって、記憶回路21にはヘッドが再生する両隣接ト
ラックからのパイロット信号振幅電圧の差に相当するデ
ータが記憶される。

隣接トラックからのクロストーク信号は該当トラック
へのヘッドの突き出し量に比例するので、記憶回路21で
はヘッドの両隣接トラックへの突き出し量の差、すなわ
ち、トラック中心とヘッドギャップ中心の位置の差に比
例するデータがホールドされる。

FG7,周期計数器4,基準値発生器10,D/A変換器22,駆動
回路13からなるフィードバックループは、FG7の出力周
波数が基準値発生器10の発生データに相当する値となっ
て安定する様に動作しており、キャプスタンモータ5aが
ほぼ一定回転で回転して、ピンチローラ６とキャプスタ
ン軸5bは一定回転で回転するキャプスタンモータ5aの回
転力を磁気テープ１に加え、磁気テープ１をほぼ一定速
度で走行させる。

ヘッド2a,2bの走行位置と記録されたトラックとの相
対位置として出力される記憶回路21の出力は周期計数器
4,基準値発生器10の差をとった引き算器11の出力に加算
され、この記憶回路21の出力データを零にするように制
御系は構成されている。

したがって、トラック中心とヘッドギャップ中心の位
置の差に比例するデータである記憶回路21の出力データ
が零になるようにキャプスタンモータ5aの回転は制御さ
れ、ヘッド2a,2bが記録されたトラック上の中央を走行
する。

以上の説明の中で、パイロット変換クロック発生器17
a,A/D変換器17b,ピークレベル検出器18,記憶回路19,21,
引き算器20,周期計数器4,基準値発生器10,加算器12,D/A
変換器22は１つのICとして構成でき、さらに、マイクロ
コンピュータとしても構成できる。特に周期計数器4,ピ
ークレベル検出器18,はマイクロコンピュータのソフト
ウェアでも構成可能である。これらの回路が１つのLSI
で構成され、また、ディジタルで処理されることによっ
て、回路の簡素化が実現される。

また、信号が全てディジタル処理されるため、アナロ
グ回路で発生するオフセットが全くなくなり、装置の設
計が極めて容易になるなどの効果が生まれる。

次に、本発明の他の実施例における構成例について説
明する。第４図は、本発明の第２の実施例におけるピー
クレベル検出器18の構成例を示すブロックダイヤグラム
である。同図において、ピークレベル検出器18以外の構
成は第１図の実施例と全く同一であり、図示を省く。

第４図において、1801はディジタルデータを記憶する
メモリ、1802はメモリ1801の出力とA/D変換器17bの出力
の大小関係を比較する比較器であり、ピークレベル検出
器18はメモリ1801と比較器1802から構成される。

このような構成のピークレベル検出器の動作を簡単に
説明する。

第１図に図示したパイロット変換クロック発生器の発
生するパルスに同期して起こる、A/D変換器17bの変換動
作ごとに変化するA/D変換器17bの出力はメモリ1801の出
力と比較器1802で大小関係が比較される。比較器1802は
A/D変換器17bの出力がメモリ1801の出力より大なるとき
パルス出力を行う。比較器1802がパルス出力を行ったと
きメモリ1801はA/D変換器17bの出力データを記憶する。

したがって、メモリ1801はA/D変換器17bの出力の最大
値を記憶し、出力する。このメモリ1801の出力がピーク
レベル検出器18の出力となる。

第４図に図示したピークレベル検出器18を用いること
によって、第１図に図示した実施例と同様な動作が実現
され、同様な効果が得られる。

次に、本発明のさらに他の実施例における構成例につ
いて説明する。第５図は、本発明の第３の実施例におけ
るピークレベル検出器18の構成例を示すブロックダイヤ
グラムである。同図において、ピークレベル検出器18以
外の構成は第１図の実施例と全く同一であり、図示を省
く。

第５図において、1803はクリア可能で且つ外部入力パ
ルスでディジタルデータの記憶動作を行なうメモリ、18
04はメモリ1803とA/D変換器17bの出力データを比較し、
メモリ1803の出力データよりA/D変換器17bの出力データ
が大なるときパルス出力を行う比較器、1805は比較器18
04がパルス出力を行ったときにリセットされ、その一定
時間後にパルス出力を行うタイマ、1807はタイマ1805の
出力パルスでメモリ1803の出力データを記憶するメモ
リ、1806はタイマ1805の出力パルスを遅延させてメモリ
1803のクリアのための信号を生成する遅延回路であり、
ピークレベル検出器18はメモリ1803,1807、比較器180
4、タイマ1805、遅延回路1806から構成され、メモリ180
7の出力がピークレベル検出回路の出力となる。

このような構成のピークレベル検出器の動作を簡単に
説明する。

第１図に図示したパイロット変換クロック発生器の発
生するパルスに同期して起こる、A/D変換器17bの変換動
作ごとに変化するA/D変換器17bの出力はメモリ1803の出
力と比較器1804で大小関係が比較される。比較器1804は
A/D変換器17bの出力がメモリ1803の出力より大なるとき
パルス出力を行う。比較器1804がパルス出力を行ったと
きメモリ1803はA/D変換器17bの出力データを記憶する。
また、比較器1804の出力はタイマ1805に入力され、タイ
マ1805はリセットされ時間のカウントを０から始める。
タイマ1805はA/D変換器17bに入力されるパイロット信号
の1/2周期に相当する時間を計数するように設定されて
いる。もし、A/D変換器17bに入力される信号が増加時で
あれば、A/D変換器17bの出力はメモリ1803の出力データ
より大なるように変化するため、タイマ1805がカウント
終了以前にリセットパルスが比較器から与えられ、タイ
マ1805は出力パルスを出さない。一方、A/D変換器17bに
入力される信号が減少し始めると、A/D変換器17bの出力
はメモリ1803の出力データより小なるように変化するた
め、比較器1804はパルス出力を行わなくなる。そのた
め、タイマ1805はカウント終了までカウントし、メモリ
1803が最大データを記憶してからパイロット信号の1/2
周期後にパルス出力を行なう。メモリ1807はこのパルス
出力によってメモリ1803に蓄えられた最大値を記憶す
る。また、タイマ1805の出力パルスは遅延回路1806で遅
延され、メモリ1803を０にクリアする。メモリ1807は次
のパイロット信号のピークレベルが来るまでその値を保
持することになり、ピークレベル検出回路18は以上の動
作を繰返す。

したがって、メモリ1807はA/D変換器17bに入力される
パイロット信号の各周期におけるピークレベルを保持出
力することになる。

したがって、メモリ1807はA/D変換器17bの出力の最大
値を記憶し、出力する。このメモリ1807の出力がピーク
レベル検出器18の出力となる。

第５図に図示したピークレベル検出器18を用いること
によって、第１図に図示した実施例と同様な動作が実現
される。

また、以上の説明の中で、第５図の構成要素は全てデ
ィジタルICの回路として構成でき、さらに、マイクロコ
ンピュータのソフトウェアとしても構成できる。これら
の回路が１つのLSIで構成され、また、ディジタルで処
理されることによって、回路の簡素化が実現される。

また、信号が全てディジタル処理されるため、アナロ
グ回路で発生するオフセットが全くなくなり、装置の設
計が極めて容易になるなどの効果が生まれる。

発明の効果 以上のように本発明によれば、パイロット信号を直接
A/D変換器でディジタル値で取り込んで隣接トラックか
らのパイロット信号のピークレベルを検出し、サンプル
ホールドをディジタル的な記憶回路で行って、演算によ
ってトラッキングエラー量をディジタル値で得る様にデ
ィジタルIC回路内で実現することによって、従来の技術
で必要であったサンプルホールド回路を不要として回路
の簡素化が実現されるとともに、かつ、サンプルホール
ド回路等のアナログ回路で発生していたオフセット等の
問題を解決することが可能となる等、大きな実用上の効
果を生むことができる。

【図面の簡単な説明】

第１図は本発明の磁気記録再生装置の一実施例を示すブ
ロックダイヤグラム、第２図は第１図の実施例の動作波
形図、第３図は本発明で用いられる周期計数器のブロッ
クダイヤグラム、第４図は本発明の第２の実施例のブロ
ックダイヤグラム、第５図は本発明の第３の実施例のブ
ロックダイヤグラム、第６図は従来例のブロックダイヤ
グラム、第７図は磁気テープのトラックパターン図、第
８図はトラッキング信号の記録パターン図である。 １……磁気テープ、2a,2b……再生ヘッド、３……回転
シリンダ、5a,5b,6,13……駆動手段、14……同期信号検
出回路、15……パルス発生回路、17a……パイロット変
換クロック発生器、17b……アナログ−ディジタル変換
器、18……ピークレベル検出器、19……第１の記憶回
路、20……引き算器、21……第２の記憶回路、７……速
度検出器、4,10,11……速度誤差計算器、12……加算
器、22……ディジタル−アナログ変換器。

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】隣接トラックからのクロストークでトラッ
   キング位置を検出するためのパイロット信号と前記パイ
   ロット信号検出のタイミングを得るための同期信号が磁
   気テープ上に形成されたトラックに記録された磁気テー
   プを再生する装置であって、 前記磁気テープを走行させる駆動手段と、 前記再生ヘッドの再生信号から前記磁気テープ上のトラ
   ックに記録された同期信号を検出する同期信号検出回路
   と、 前記同期信号検出回路が前記同期信号を検出したときに
   第１のパルスと一定時間後に第２のパルスの合計２回パ
   ルス発生を行うパルス発生回路と、 他の信号との位相的，振幅的な相関関係を拘束されず、
   前記パイロット信号の信号周期より十分小さい周期の信
   号を発生するパイロット変換クロック発生器と、 前記パイロット信号の再生信号を前記パイロット変換ク
   ロック発生器の発生する信号周期でディジタル値に変換
   するアナログ−ディジタル変換器と、 前記パイロット変換クロックで変換されて時々刻々変動
   する前記アナログ−ディジタル変換器の出力データの中
   から最大データの検出とホールドを行って前記パイロッ
   ト信号の電圧ピークレベルに相当するディジタルデータ
   を出力するピークレベル検出器と、 前記ピークレベル検出器の出力を前記パルス発生回路の
   発生する第１のパルスで記憶する第１の記憶回路と、 前記第１の記憶回路に記憶されたデータと前記ピークレ
   ベル検出器の出力データとの差をとる引き算器と、 前記引き算器の出力を前記パルス発生回路の発生する第
   ２のパルスで記憶する第２の記憶回路と、 前記駆動手段における前記磁気テープの走行速度に対応
   する信号を発生する速度検出器と、 前記速度検出器の出力信号の周期又は周波数からその望
   ましいテープ速度に対応する値との差をディジタル値で
   出力する速度誤差計算器と、 前記第２の記憶回路と前記速度誤差計算器の出力を加算
   する加算器と、 前記加算器の出力をアナログ電圧に変換するディジタル
   −アナログ変換器と、 を具備し、前記ディジタル−アナログ変換器の出力を前
   記駆動手段への駆動信号とするように構成したことを特
   徴とする磁気テープ再生装置。
2. 【請求項２】ピークレベル検出器は、 前記アナログ−ディジタル変換器において前記パイロッ
   ト変換クロック発生器の発生する信号周期でディジタル
   値に変換されたデータを記憶する第１のメモリと、 前記第１のメモリのデータと前記アナログ−ディジタル
   変換器の出力データを比較し、前記アナログ−ディジタ
   ル変換器の出力値が大なるときのみ前記第１のメモリに
   前記アナログ−ディジタル変換器の出力データをストア
   する信号を出力する比較器と、 を有することを特徴とする請求項１記載の磁気テープ再
   生装置。
3. 【請求項３】ピークレベル検出器は、 前記アナログ−ディジタル変換器において前記パイロッ
   ト変換クロック発生器の発生する信号周期でディジタル
   値に変換されたデータを記憶する第２のメモリと、 前記第２のメモリのデータと前記アナログ−ディジタル
   変換器の出力データを比較し、前記アナログ−ディジタ
   ル変換器の出力値が大なるときのみ前記第２のメモリに
   前記アナログ−ディジタル変換器の出力データをストア
   する信号を出力する比較器と、 前期比較器によりリセットされ、リセットの一定時間後
   にパルス出力を行うタイマ回路と、 前記タイマ回路の出力により前記第２のメモリの出力デ
   ータを記憶する第３のメモリと、 前記タイマ回路の出力するパルスの一定時間後に前記第
   ２のメモリをクリアするパルスを発生する遅延回路とを
   有することを特徴とする請求項１記載の磁気テープ再生
   装置。